JPH1175367A - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JPH1175367A JPH1175367A JP23438897A JP23438897A JPH1175367A JP H1175367 A JPH1175367 A JP H1175367A JP 23438897 A JP23438897 A JP 23438897A JP 23438897 A JP23438897 A JP 23438897A JP H1175367 A JPH1175367 A JP H1175367A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- load
- transistor
- converter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 ＤＣ／ＤＣコンバータの効率を良くし、かつ
コストを安くすること。 【解決手段】 スイッチング動作するＭＯＳトランジス
タＱ1 により負荷１と直流電源６との間をオンオフする
ＤＣ／ＤＣコンバータにおいて、前記負荷１の大小を検
出する検出手段Ｒ1 と、前記負荷１が大きいことを前記
検出手段Ｒ1 が検出した場合に前記ＭＯＳトランジスタ
Ｑ1 に並列に他のＭＯＳトランジスタＱ2を接続する接
続手段ＳＷ1 とを具備することを特徴とするＤＣ／ＤＣ
コンバータ。
コストを安くすること。 【解決手段】 スイッチング動作するＭＯＳトランジス
タＱ1 により負荷１と直流電源６との間をオンオフする
ＤＣ／ＤＣコンバータにおいて、前記負荷１の大小を検
出する検出手段Ｒ1 と、前記負荷１が大きいことを前記
検出手段Ｒ1 が検出した場合に前記ＭＯＳトランジスタ
Ｑ1 に並列に他のＭＯＳトランジスタＱ2を接続する接
続手段ＳＷ1 とを具備することを特徴とするＤＣ／ＤＣ
コンバータ。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ／ＤＣコンバ
ータに関し、特に、負荷電流の大きさが変化しても効率
良く動作する技術に関するものである。
ータに関し、特に、負荷電流の大きさが変化しても効率
良く動作する技術に関するものである。
【０００２】
【従来の技術】従来からＤＣ／ＤＣコンバータが使用さ
れている。特開平９−１４０１２６号公報はこのＤＣ／
ＤＣコンバータの従来例を開示している。図４はこの従
来例の回路を示す。図４において、ＤＣ／ＤＣコンバー
タ（なお、特開平９−１４０１２６号公報ではスイッチ
ングレギュレータとされている。）は、出力回路２０、
ＰＷＭ制御回路３０、出力制御回路４０及びスイッチＳ
Ｗ 5 からなる。出力回路２０は、パワーＭＯＳ電界効果
トランジスタ（以下、「ＭＯＳ電界効果トランジスタ」
を「ＭＯＳトランジスタ」とする。）（ＭＯＳＦＥＴ）
Ｑ11、Ｑ12、ダイオードＤ3 、インダクタンスＬ3 、抵
抗Ｒ3 、コンデンサＣ5 、Ｃ6及びドライバ２１、２２
からなる。なお、トランジスタＱ11は許容出力電流の大
きいトランジスタであり、トランジスタＱ12は許容出力
電流の小さなトランジスタである。
れている。特開平９−１４０１２６号公報はこのＤＣ／
ＤＣコンバータの従来例を開示している。図４はこの従
来例の回路を示す。図４において、ＤＣ／ＤＣコンバー
タ（なお、特開平９−１４０１２６号公報ではスイッチ
ングレギュレータとされている。）は、出力回路２０、
ＰＷＭ制御回路３０、出力制御回路４０及びスイッチＳ
Ｗ 5 からなる。出力回路２０は、パワーＭＯＳ電界効果
トランジスタ（以下、「ＭＯＳ電界効果トランジスタ」
を「ＭＯＳトランジスタ」とする。）（ＭＯＳＦＥＴ）
Ｑ11、Ｑ12、ダイオードＤ3 、インダクタンスＬ3 、抵
抗Ｒ3 、コンデンサＣ5 、Ｃ6及びドライバ２１、２２
からなる。なお、トランジスタＱ11は許容出力電流の大
きいトランジスタであり、トランジスタＱ12は許容出力
電流の小さなトランジスタである。
【０００３】ドライバ２１はトランジスタＱ11を駆動
し、ドライバ２２はトランジスタＱ12を駆動するもので
ある。トランジスタＱ11、Ｑ12はスイッチング動作をす
るものであり、トランジスタＱ11、Ｑ12のソース・ドレ
イン間は並列に接続されている。インダクタンスＬ3 及
びコンデンサＣ6 は平滑用である。電源端子２３はトラ
ンジスタＱ11、Ｑ12のソースに接続されている。出力端
子２４には負荷抵抗Ｒ6が接続されている。ＰＷＭ制御
回路３０は、発振器３１、制御ロジック３２、比較器３
３、差動増幅器３４、基準電圧３５、抵抗Ｒ4 、Ｒ5 及
び制御可能なオフセット電圧３６からなる。
し、ドライバ２２はトランジスタＱ12を駆動するもので
ある。トランジスタＱ11、Ｑ12はスイッチング動作をす
るものであり、トランジスタＱ11、Ｑ12のソース・ドレ
イン間は並列に接続されている。インダクタンスＬ3 及
びコンデンサＣ6 は平滑用である。電源端子２３はトラ
ンジスタＱ11、Ｑ12のソースに接続されている。出力端
子２４には負荷抵抗Ｒ6が接続されている。ＰＷＭ制御
回路３０は、発振器３１、制御ロジック３２、比較器３
３、差動増幅器３４、基準電圧３５、抵抗Ｒ4 、Ｒ5 及
び制御可能なオフセット電圧３６からなる。
【０００４】ＰＷＭ制御回路３０は、出力端子２４の電
圧が所望の値になるように抵抗Ｒ3を通る電流を調整す
るために、ドライバ２１、２２のデューティサイクルを
制御する電流モードパルス幅変調（ＰＷＭ）回路であ
る。発振器３１により制御ロジック３２は、ドライバ２
１、２２に一定周波数のオンパルスを供給する。各オン
パルスにより、ドライバ２１、２２はトランジスタ
Ｑ11、Ｑ12をオンにする。なお、インダクタンスＬ3 を
流れる電流が差動増幅器３４によってセットされたレベ
ルに達したことを比較器３３が示したときに、制御ロジ
ック３２はトラジスタＱ11、Ｑ12をオフにするように働
く。出力制御回路４０は、比較器４１及び基準電圧４２
からなる。効率よく動作するようにするために、出力制
御回路４０及びスイッチＳＷ5 により軽負荷（抵抗Ｒ3
を流れる電流が小さいとき）において、トランジスタＱ
11は動作せず、トランジスタＱ12が動作し、重負荷で
は、トランジスタＱ12は動作せず、トランジスタＱ11が
動作する。
圧が所望の値になるように抵抗Ｒ3を通る電流を調整す
るために、ドライバ２１、２２のデューティサイクルを
制御する電流モードパルス幅変調（ＰＷＭ）回路であ
る。発振器３１により制御ロジック３２は、ドライバ２
１、２２に一定周波数のオンパルスを供給する。各オン
パルスにより、ドライバ２１、２２はトランジスタ
Ｑ11、Ｑ12をオンにする。なお、インダクタンスＬ3 を
流れる電流が差動増幅器３４によってセットされたレベ
ルに達したことを比較器３３が示したときに、制御ロジ
ック３２はトラジスタＱ11、Ｑ12をオフにするように働
く。出力制御回路４０は、比較器４１及び基準電圧４２
からなる。効率よく動作するようにするために、出力制
御回路４０及びスイッチＳＷ5 により軽負荷（抵抗Ｒ3
を流れる電流が小さいとき）において、トランジスタＱ
11は動作せず、トランジスタＱ12が動作し、重負荷で
は、トランジスタＱ12は動作せず、トランジスタＱ11が
動作する。
【０００５】
【発明が解決しようとする課題】しかし、上述の従来例
では、負荷電流が大きいときは大きなパワーＭＯＳトラ
ンジスタＱ11を使用し、小さなパワーＭＯＳトランジス
タＱ12を使用しないので、大きなパワーＭＯＳトランジ
スタＱ11と小さなパワーＭＯＳトランジスタＱ12を併せ
た容量の負荷を制御できない。このため、所定の容量の
負荷を制御するために、小さなパワーＭＯＳトランジス
タＱ12が無駄になるので、コストが高くなるという欠点
があった。したがって、本願発明の課題は、上述の従来
例の欠点をなくし、負荷電流が大きくても小さくても効
率良く動作し、かつコストが安くなるＤＣ／ＤＣコンバ
ータを提供することである。
では、負荷電流が大きいときは大きなパワーＭＯＳトラ
ンジスタＱ11を使用し、小さなパワーＭＯＳトランジス
タＱ12を使用しないので、大きなパワーＭＯＳトランジ
スタＱ11と小さなパワーＭＯＳトランジスタＱ12を併せ
た容量の負荷を制御できない。このため、所定の容量の
負荷を制御するために、小さなパワーＭＯＳトランジス
タＱ12が無駄になるので、コストが高くなるという欠点
があった。したがって、本願発明の課題は、上述の従来
例の欠点をなくし、負荷電流が大きくても小さくても効
率良く動作し、かつコストが安くなるＤＣ／ＤＣコンバ
ータを提供することである。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本願の第１の発明の構成は、スイッチング動作する
ＭＯＳトランジスタにより負荷と直流電源との間をオン
オフするＤＣ／ＤＣコンバータにおいて、前記負荷の大
小を検出する検出手段と、前記負荷が大きいことを前記
検出手段が検出した場合に前記ＭＯＳトランジスタに並
列に他のＭＯＳトランジスタを接続する接続手段とを具
備することを特徴とするＤＣ／ＤＣコンバータである。
め、本願の第１の発明の構成は、スイッチング動作する
ＭＯＳトランジスタにより負荷と直流電源との間をオン
オフするＤＣ／ＤＣコンバータにおいて、前記負荷の大
小を検出する検出手段と、前記負荷が大きいことを前記
検出手段が検出した場合に前記ＭＯＳトランジスタに並
列に他のＭＯＳトランジスタを接続する接続手段とを具
備することを特徴とするＤＣ／ＤＣコンバータである。
【０００７】上記第１の発明の構成により、検出手段が
負荷の大小を検出し、前記負荷が大きいことを前記検出
手段が検出した場合に、接続手段が、スイッチング動作
により負荷と直流電源との間をオンオフするＭＯＳトラ
ンジスタに並列に他のＭＯＳトランジスタを接続するの
で、負荷の大小に係わらずＤＣ／ＤＣコンバータを効率
良く動作させることができる。
負荷の大小を検出し、前記負荷が大きいことを前記検出
手段が検出した場合に、接続手段が、スイッチング動作
により負荷と直流電源との間をオンオフするＭＯＳトラ
ンジスタに並列に他のＭＯＳトランジスタを接続するの
で、負荷の大小に係わらずＤＣ／ＤＣコンバータを効率
良く動作させることができる。
【０００８】更に、第２の発明の構成は、スイッチング
動作するＭＯＳトランジスタにより負荷と直流電源との
間をオンオフするＤＣ／ＤＣコンバータにおいて、前記
負荷の大小を検出する検出手段と、前記負荷が大きいこ
とを前記検出手段が検出した場合に前記ＭＯＳトランジ
スタを駆動するＭＯＳトランジスタに並列に他のＭＯＳ
トランジスタを接続する接続手段とを具備することを特
徴とするＤＣ／ＤＣコンバータである。
動作するＭＯＳトランジスタにより負荷と直流電源との
間をオンオフするＤＣ／ＤＣコンバータにおいて、前記
負荷の大小を検出する検出手段と、前記負荷が大きいこ
とを前記検出手段が検出した場合に前記ＭＯＳトランジ
スタを駆動するＭＯＳトランジスタに並列に他のＭＯＳ
トランジスタを接続する接続手段とを具備することを特
徴とするＤＣ／ＤＣコンバータである。
【０００９】更に、第２の発明の構成により、スイッチ
ング動作するＭＯＳトランジスタにより負荷と直流電源
との間をオンオフするＤＣ／ＤＣコンバータにおいて、
検出手段が負荷の大小を検出し、前記負荷が大きいこと
を前記検出手段が検出した場合に、接続手段が、前記Ｍ
ＯＳトランジスタを駆動するＭＯＳトランジスタに並列
に他のＭＯＳトランジスタを接続するので、前記負荷の
大小に係わらずＤＣ／ＤＣコンバータを効率良く動作さ
せることができる。
ング動作するＭＯＳトランジスタにより負荷と直流電源
との間をオンオフするＤＣ／ＤＣコンバータにおいて、
検出手段が負荷の大小を検出し、前記負荷が大きいこと
を前記検出手段が検出した場合に、接続手段が、前記Ｍ
ＯＳトランジスタを駆動するＭＯＳトランジスタに並列
に他のＭＯＳトランジスタを接続するので、前記負荷の
大小に係わらずＤＣ／ＤＣコンバータを効率良く動作さ
せることができる。
【００１０】
【発明の実施の形態】図１は本願発明の第１の実施の形
態に係わるＤＣ／ＤＣコンバータの回路を示している。
図１において、電源端子６と出力端子７との間に直列に
パワーＭＯＳトランジスタ（ｐチャネル型ＭＯＳＦＥ
Ｔ）Ｑ1 のソース・ドレイン間、インダクタンスＬ1 及
び抵抗Ｒ1 が直列に接続され、直流電源＋ＶDDが電源端
子６と接地点との間に接続され、負荷１が出力端子７と
接地点との間に接続されている。更に、パワーＭＯＳト
ランジスタ（ｐチャネル型ＭＯＳＦＥＴ）Ｑ2 のソース
・ドレイン間がＭＯＳトランジスタＱ1 のソース・ドレ
イン間に並列に接続されている。ＭＯＳトランジスタ
（ｎチャネル型ＭＯＳＦＥＴ）Ｑ3 はソースが接地点に
接続され、ドレインがＭＯＳトランジスタＱ1 のドレイ
ンに接続されている。更に、ＭＯＳトランジスタ（ｎチ
ャネル型ＭＯＳＦＥＴ）Ｑ4 のソース・ドレイン間がＭ
ＯＳトランジスタＱ3 のソース・ドレイン間に並列に接
続されている。
態に係わるＤＣ／ＤＣコンバータの回路を示している。
図１において、電源端子６と出力端子７との間に直列に
パワーＭＯＳトランジスタ（ｐチャネル型ＭＯＳＦＥ
Ｔ）Ｑ1 のソース・ドレイン間、インダクタンスＬ1 及
び抵抗Ｒ1 が直列に接続され、直流電源＋ＶDDが電源端
子６と接地点との間に接続され、負荷１が出力端子７と
接地点との間に接続されている。更に、パワーＭＯＳト
ランジスタ（ｐチャネル型ＭＯＳＦＥＴ）Ｑ2 のソース
・ドレイン間がＭＯＳトランジスタＱ1 のソース・ドレ
イン間に並列に接続されている。ＭＯＳトランジスタ
（ｎチャネル型ＭＯＳＦＥＴ）Ｑ3 はソースが接地点に
接続され、ドレインがＭＯＳトランジスタＱ1 のドレイ
ンに接続されている。更に、ＭＯＳトランジスタ（ｎチ
ャネル型ＭＯＳＦＥＴ）Ｑ4 のソース・ドレイン間がＭ
ＯＳトランジスタＱ3 のソース・ドレイン間に並列に接
続されている。
【００１１】差動増幅器２の出力端子は、スイッチＳＷ
1 の入力端子ｄ1 及びスイッチＳＷ 2 の入力端子ｄ2 に
接続されている。差動増幅器２は抵抗Ｒ1 の電圧とオフ
セット電圧ＶS1との差電圧を入力とし、該差電圧が所定
値以下のときは、スイッチＳＷ1 及びスイッチＳＷ2 を
実線で示す接続状態（ＳＷ1 では端子ａ1 と端子ｂ1が
接続され、ＳＷ2 では端子ａ2 と端子ｂ2 が接続された
状態）にし、前記差電圧が前記所定値を越えるときは、
スイッチＳＷ1 及びスイッチＳＷ2 を点線で示す接続状
態（ＳＷ1 では端子ａ1 と端子ｃ1 が接続され、ＳＷ2
では端子ａ2 と端子ｃ2 が接続された状態）にする。制
御回路３はドライバ４、５及びスイッチＳＷ1 、ＳＷ2
を含んでいる。ドライバ４の出力端子は、ＭＯＳトラン
ジスタＱ1 のゲート及びスイッチＳＷ1 の端子ｃ1 に接
続され、ドライバ５の出力端子は、ＭＯＳトランジスタ
Ｑ3 のゲート及びスイッチＳＷ2 の端子ｃ2 に接続され
ている。ダイオードＤ1 はカソードがＭＯＳトランジス
タＱ1 のドレインに接続され、アノードが接地されてい
る。コンデンサＣ1 は電源端子６と接地点との間に接続
され、コンデンサＣ2 は出力端子７と接地点との間に接
続されている。
1 の入力端子ｄ1 及びスイッチＳＷ 2 の入力端子ｄ2 に
接続されている。差動増幅器２は抵抗Ｒ1 の電圧とオフ
セット電圧ＶS1との差電圧を入力とし、該差電圧が所定
値以下のときは、スイッチＳＷ1 及びスイッチＳＷ2 を
実線で示す接続状態（ＳＷ1 では端子ａ1 と端子ｂ1が
接続され、ＳＷ2 では端子ａ2 と端子ｂ2 が接続された
状態）にし、前記差電圧が前記所定値を越えるときは、
スイッチＳＷ1 及びスイッチＳＷ2 を点線で示す接続状
態（ＳＷ1 では端子ａ1 と端子ｃ1 が接続され、ＳＷ2
では端子ａ2 と端子ｃ2 が接続された状態）にする。制
御回路３はドライバ４、５及びスイッチＳＷ1 、ＳＷ2
を含んでいる。ドライバ４の出力端子は、ＭＯＳトラン
ジスタＱ1 のゲート及びスイッチＳＷ1 の端子ｃ1 に接
続され、ドライバ５の出力端子は、ＭＯＳトランジスタ
Ｑ3 のゲート及びスイッチＳＷ2 の端子ｃ2 に接続され
ている。ダイオードＤ1 はカソードがＭＯＳトランジス
タＱ1 のドレインに接続され、アノードが接地されてい
る。コンデンサＣ1 は電源端子６と接地点との間に接続
され、コンデンサＣ2 は出力端子７と接地点との間に接
続されている。
【００１２】以上の構成により、負荷１が所定値以下の
とき（軽負荷時）は、抵抗Ｒ1 の電圧降下が小さいの
で、スイッチＳＷ1 及びスイッチＳＷ2 の接続は実線で
示す状態である。このため、制御回路３のドライバ４は
ＭＯＳトランジスタＱ1 のゲートを駆動し、ドライバ５
はＭＯＳトランジスタＱ3 のゲートを駆動する。なお、
このとき、ＭＯＳトランジスタＱ2 のゲート・ソース間
はスイッチＳＷ1 の端子ａ1 、ｂ1 により短絡され、Ｍ
ＯＳトランジスタＱ4 のゲート・ソース間はスイッチＳ
Ｗ2 の端子ａ2 、ｂ2 により短絡されている。このた
め、軽負荷時は、パワーＭＯＳトランジスタＱ1 のみの
ゲートのチャージ量（ゲートに存在するキャパシタンス
の充電電荷量）がＭＯＳトランジスタＱ 1 とＭＯＳトラ
ンジスタＱ2 とのゲートのチャージ量の和より少ないの
で、効率を上げることができる。なお、ＭＯＳトランジ
スタＱ1 とＭＯＳトランジスタＱ3 とは、ドライバ４、
５により駆動されて交互にオンとなる。
とき（軽負荷時）は、抵抗Ｒ1 の電圧降下が小さいの
で、スイッチＳＷ1 及びスイッチＳＷ2 の接続は実線で
示す状態である。このため、制御回路３のドライバ４は
ＭＯＳトランジスタＱ1 のゲートを駆動し、ドライバ５
はＭＯＳトランジスタＱ3 のゲートを駆動する。なお、
このとき、ＭＯＳトランジスタＱ2 のゲート・ソース間
はスイッチＳＷ1 の端子ａ1 、ｂ1 により短絡され、Ｍ
ＯＳトランジスタＱ4 のゲート・ソース間はスイッチＳ
Ｗ2 の端子ａ2 、ｂ2 により短絡されている。このた
め、軽負荷時は、パワーＭＯＳトランジスタＱ1 のみの
ゲートのチャージ量（ゲートに存在するキャパシタンス
の充電電荷量）がＭＯＳトランジスタＱ 1 とＭＯＳトラ
ンジスタＱ2 とのゲートのチャージ量の和より少ないの
で、効率を上げることができる。なお、ＭＯＳトランジ
スタＱ1 とＭＯＳトランジスタＱ3 とは、ドライバ４、
５により駆動されて交互にオンとなる。
【００１３】一方、負荷が所定値を越えるとき（重負荷
時）は、抵抗Ｒ1 の電圧降下が大きいので、スイッチＳ
Ｗ1 及びスイッチＳＷ2 の接続は点線で示す状態であ
る。このため、ＭＯＳトランジスタＱ2 はＭＯＳトラン
ジスタＱ1 に並列に接続され、ＭＯＳトランジスタＱ4
はＭＯＳトランジスタＱ3 に並列に接続される。このた
め、ＭＯＳトランジスタＱ1 、Ｑ2 を合わせたトランジ
スタのオン抵抗が小さくなるので、効率がよくなる。こ
のとき、制御回路３のドライバ４はＭＯＳトランジスタ
Ｑ1 、Ｑ2 のゲートを駆動し、ドライバ５はＭＯＳトラ
ンジスタＱ3 、Ｑ4 のゲートを駆動する。なお、パワー
ＭＯＳトランジスタＱ1 、Ｑ2 をｎチャネル型パワーＭ
ＯＳトランジスタとしてもよい。この場合、ｎチャネル
型パワーＭＯＳトランジスタＱ1、Ｑ2 のゲート入力信
号の極性は前記ｐチャネルの場合のものと逆になる。
時）は、抵抗Ｒ1 の電圧降下が大きいので、スイッチＳ
Ｗ1 及びスイッチＳＷ2 の接続は点線で示す状態であ
る。このため、ＭＯＳトランジスタＱ2 はＭＯＳトラン
ジスタＱ1 に並列に接続され、ＭＯＳトランジスタＱ4
はＭＯＳトランジスタＱ3 に並列に接続される。このた
め、ＭＯＳトランジスタＱ1 、Ｑ2 を合わせたトランジ
スタのオン抵抗が小さくなるので、効率がよくなる。こ
のとき、制御回路３のドライバ４はＭＯＳトランジスタ
Ｑ1 、Ｑ2 のゲートを駆動し、ドライバ５はＭＯＳトラ
ンジスタＱ3 、Ｑ4 のゲートを駆動する。なお、パワー
ＭＯＳトランジスタＱ1 、Ｑ2 をｎチャネル型パワーＭ
ＯＳトランジスタとしてもよい。この場合、ｎチャネル
型パワーＭＯＳトランジスタＱ1、Ｑ2 のゲート入力信
号の極性は前記ｐチャネルの場合のものと逆になる。
【００１４】図２は本願発明の第２の実施の形態に係わ
るＤＣ／ＤＣコンバータの回路を示している。第２の実
施の形態は上記第１の実施の形態の変形例である。図２
において、制御回路３ａはドライバ４ａ及びドライバ５
ａを制御し、ドライバ４ａは図１のドライバ４と同様に
動作し、ドライバ５ａは図１のドライバ５と同様に動作
する。差動増幅器２ａ、２ｂは図１の差動増幅器２を置
き換えたものである。差動増幅器２ａは抵抗Ｒ1 の電圧
を増幅し、差動増幅器２ｂは差動増幅器２ａの出力と基
準電圧Ｖｒとを比較する比較器として動作し、スイッチ
ＳＷ1 、ＳＷ2 を制御する。制御回路３ａは出力端子７
からフィードバック信号を受け、負荷出力を所定値に保
つようにドライバー４ａ、５ａをパルス幅変調（ＰＷ
Ｍ）により制御する。その他は、上記図１と同様であ
る。
るＤＣ／ＤＣコンバータの回路を示している。第２の実
施の形態は上記第１の実施の形態の変形例である。図２
において、制御回路３ａはドライバ４ａ及びドライバ５
ａを制御し、ドライバ４ａは図１のドライバ４と同様に
動作し、ドライバ５ａは図１のドライバ５と同様に動作
する。差動増幅器２ａ、２ｂは図１の差動増幅器２を置
き換えたものである。差動増幅器２ａは抵抗Ｒ1 の電圧
を増幅し、差動増幅器２ｂは差動増幅器２ａの出力と基
準電圧Ｖｒとを比較する比較器として動作し、スイッチ
ＳＷ1 、ＳＷ2 を制御する。制御回路３ａは出力端子７
からフィードバック信号を受け、負荷出力を所定値に保
つようにドライバー４ａ、５ａをパルス幅変調（ＰＷ
Ｍ）により制御する。その他は、上記図１と同様であ
る。
【００１５】図２においても、図１と同様に、重負荷の
ときはＭＯＳトランジスタＱ2 がＭＯＳトランジスタＱ
1 に並列に接続され、ＭＯＳトランジスタＱ4 がＭＯＳ
トランジスタＱ3 に並列に接続され、軽負荷のときはＭ
ＯＳトランジスタＱ1 とＭＯＳトランジスタＱ3 のみが
動作する。このため、図２の回路は図１の回路と同様の
効果がある。
ときはＭＯＳトランジスタＱ2 がＭＯＳトランジスタＱ
1 に並列に接続され、ＭＯＳトランジスタＱ4 がＭＯＳ
トランジスタＱ3 に並列に接続され、軽負荷のときはＭ
ＯＳトランジスタＱ1 とＭＯＳトランジスタＱ3 のみが
動作する。このため、図２の回路は図１の回路と同様の
効果がある。
【００１６】図３は、第３の実施の形態に係わるＤＣ／
ＤＣコンバータの回路を示している。図３において、電
源端子１７と出力端子１８との間に直列にパワーＭＯＳ
トランジスタ（ｐチャネル型ＭＯＳＦＥＴ）Ｑ9 のソー
ス・ドレイン間、インダクタンスＬ2 及び抵抗Ｒ2 が直
列に接続され、負荷１１が出力端子１８と接地点との間
に接続されている。なお、電源端子１７には前記電源端
子６と同様に直流電源が接続されている。
ＤＣコンバータの回路を示している。図３において、電
源端子１７と出力端子１８との間に直列にパワーＭＯＳ
トランジスタ（ｐチャネル型ＭＯＳＦＥＴ）Ｑ9 のソー
ス・ドレイン間、インダクタンスＬ2 及び抵抗Ｒ2 が直
列に接続され、負荷１１が出力端子１８と接地点との間
に接続されている。なお、電源端子１７には前記電源端
子６と同様に直流電源が接続されている。
【００１７】制御回路１３は、ＭＯＳトランジスタ（ｐ
チャネル型ＭＯＳＦＥＴ）Ｑ5 、Ｑ 6 、ＭＯＳトランジ
スタ（ｎチャネル型ＭＯＳＦＥＴ）Ｑ7 、Ｑ8 、スイッ
チＳＷ3 、ＳＷ4 及びドライバ１４、１５、１６からな
る。ＭＯＳトランジスタＱ6 のソース・ドレイン間がＭ
ＯＳトランジスタＱ9 のソース・ゲート間に接続され、
更に、ＭＯＳトランジスタＱ5 のソース・ドレイン間が
ＭＯＳトランジスタＱ6 のソース・ドレイン間に接続さ
れている。接地点と前記ＭＯＳトランジスタＱ9 のドレ
インとの間にパワーＭＯＳトランジスタ（ｎチャネル型
ＭＯＳＦＥＴ）Ｑ10のソース・ドレイン間が接続されて
いる。ＭＯＳトランジスタＱ8 のソース・ドレイン間が
ＭＯＳトランジスタＱ9 のゲートと接地点との間に接続
され、更に、ＭＯＳトランジスタＱ7 のソース・ドレイ
ン間がＭＯＳトランジスタＱ8 のソース・ドレイン間に
接続されている。
チャネル型ＭＯＳＦＥＴ）Ｑ5 、Ｑ 6 、ＭＯＳトランジ
スタ（ｎチャネル型ＭＯＳＦＥＴ）Ｑ7 、Ｑ8 、スイッ
チＳＷ3 、ＳＷ4 及びドライバ１４、１５、１６からな
る。ＭＯＳトランジスタＱ6 のソース・ドレイン間がＭ
ＯＳトランジスタＱ9 のソース・ゲート間に接続され、
更に、ＭＯＳトランジスタＱ5 のソース・ドレイン間が
ＭＯＳトランジスタＱ6 のソース・ドレイン間に接続さ
れている。接地点と前記ＭＯＳトランジスタＱ9 のドレ
インとの間にパワーＭＯＳトランジスタ（ｎチャネル型
ＭＯＳＦＥＴ）Ｑ10のソース・ドレイン間が接続されて
いる。ＭＯＳトランジスタＱ8 のソース・ドレイン間が
ＭＯＳトランジスタＱ9 のゲートと接地点との間に接続
され、更に、ＭＯＳトランジスタＱ7 のソース・ドレイ
ン間がＭＯＳトランジスタＱ8 のソース・ドレイン間に
接続されている。
【００１８】ドライバ１４の出力端子はＭＯＳトランジ
スタＱ5 のゲート及びスイッチＳＷ 3 の端子ｃ3 に接続
され、ドライバ１５の出力端子はＭＯＳトランジスタＱ
8 のゲート及びスイッチＳＷ4 の端子ｃ4 に接続されて
いる。更に、ドライバ１６の出力端子はＭＯＳトランジ
スタＱ10のゲートに接続されている。差動増幅器１２
は、抵抗Ｒ2 の電圧とオフセット電圧ＶS2との差電圧を
入力とし、差動増幅器１２の出力端子はスイッチＳＷ3
の入力端子ｄ3 及びＳＷ4 の入力端子ｄ4 に接続されて
いる。差動増幅器１２により、抵抗Ｒ2 の電圧が所定値
以下のとき（軽負荷時）は、スイッチＳＷ3 、ＳＷ4 の
接続状態は実線で示す状態（ＳＷ3 の端子ａ3 と端子ｂ
3 が接続され、ＳＷ4 の端子ａ4 と端子ｂ4 が接続され
た状態）となり、抵抗Ｒ2 の電圧が前記所定値を越える
とき（重負荷時）は、スイッチＳＷ3 、ＳＷ4の接続状
態は点線で示す状態（ＳＷ3 の端子ａ3 と端子ｃ3 が接
続され、ＳＷ4の端子ａ4 と端子ｃ4 が接続された状
態）となる。
スタＱ5 のゲート及びスイッチＳＷ 3 の端子ｃ3 に接続
され、ドライバ１５の出力端子はＭＯＳトランジスタＱ
8 のゲート及びスイッチＳＷ4 の端子ｃ4 に接続されて
いる。更に、ドライバ１６の出力端子はＭＯＳトランジ
スタＱ10のゲートに接続されている。差動増幅器１２
は、抵抗Ｒ2 の電圧とオフセット電圧ＶS2との差電圧を
入力とし、差動増幅器１２の出力端子はスイッチＳＷ3
の入力端子ｄ3 及びＳＷ4 の入力端子ｄ4 に接続されて
いる。差動増幅器１２により、抵抗Ｒ2 の電圧が所定値
以下のとき（軽負荷時）は、スイッチＳＷ3 、ＳＷ4 の
接続状態は実線で示す状態（ＳＷ3 の端子ａ3 と端子ｂ
3 が接続され、ＳＷ4 の端子ａ4 と端子ｂ4 が接続され
た状態）となり、抵抗Ｒ2 の電圧が前記所定値を越える
とき（重負荷時）は、スイッチＳＷ3 、ＳＷ4の接続状
態は点線で示す状態（ＳＷ3 の端子ａ3 と端子ｃ3 が接
続され、ＳＷ4の端子ａ4 と端子ｃ4 が接続された状
態）となる。
【００１９】ダイオードＤ2 はカソードがＭＯＳトラン
ジスタＱ9 のドレインに接続され、アノードが接地され
ている。コンデンサＣ3 は電源端子１７と接地点との間
に接続され、コンデンサＣ4 は出力端子１８と接地点と
の間に接続されている。なお、パワーＭＯＳトランジス
タＱ10のゲートに接続する回路は、ドライバ１６でも、
パワーＭＯＳトランジスタＱ9 のゲートに接続する回路
と同様のものでもよい。また、パワーＭＯＳトランジス
タＱ10をなくして非同期型ＤＣ／ＤＣコンバータとして
もよい。
ジスタＱ9 のドレインに接続され、アノードが接地され
ている。コンデンサＣ3 は電源端子１７と接地点との間
に接続され、コンデンサＣ4 は出力端子１８と接地点と
の間に接続されている。なお、パワーＭＯＳトランジス
タＱ10のゲートに接続する回路は、ドライバ１６でも、
パワーＭＯＳトランジスタＱ9 のゲートに接続する回路
と同様のものでもよい。また、パワーＭＯＳトランジス
タＱ10をなくして非同期型ＤＣ／ＤＣコンバータとして
もよい。
【００２０】以上の構成により、軽負荷時は、抵抗Ｒ2
の電圧が所定値以下なので、スイッチＳＷ3 によりＭＯ
ＳトランジスタＱ6 が動作しないようにされ、スイッチ
ＳＷ 4 によりＭＯＳトランジスタＱ7 が動作しないよう
にされる。このため、ドライバ１４はＭＯＳトランジス
タＱ5 のみを駆動し、ドライバ１５はＭＯＳトランジス
タＱ8 のみを駆動する。このため、ドライバ１４、１５
の駆動損失が少なくなるので、効率が上がる。なお、Ｍ
ＯＳトランジスタＱ5 とＭＯＳトランジスタＱ8 とはＣ
ＭＯＳとして動作し、交互にオンとなり、次段のＭＯＳ
トランジスタＱ9 を駆動する。ドライバ１６はＭＯＳト
ランジスタＱ10を駆動する。
の電圧が所定値以下なので、スイッチＳＷ3 によりＭＯ
ＳトランジスタＱ6 が動作しないようにされ、スイッチ
ＳＷ 4 によりＭＯＳトランジスタＱ7 が動作しないよう
にされる。このため、ドライバ１４はＭＯＳトランジス
タＱ5 のみを駆動し、ドライバ１５はＭＯＳトランジス
タＱ8 のみを駆動する。このため、ドライバ１４、１５
の駆動損失が少なくなるので、効率が上がる。なお、Ｍ
ＯＳトランジスタＱ5 とＭＯＳトランジスタＱ8 とはＣ
ＭＯＳとして動作し、交互にオンとなり、次段のＭＯＳ
トランジスタＱ9 を駆動する。ドライバ１６はＭＯＳト
ランジスタＱ10を駆動する。
【００２１】一方、重負荷時は、抵抗Ｒ2 の電圧が所定
値を越えるので、スイッチＳＷ3 によりＭＯＳトランジ
スタＱ6 がＭＯＳトランジスタＱ5 に並列に接続され、
スイッチＳＷ4 によりＭＯＳトランジスタＱ7 がＭＯＳ
トランジスタＱ8 に並列に接続される。このため、ドラ
イバ１４はＭＯＳトランジスタＱ5 、Ｑ6 を駆動し、ド
ライバ１５はＭＯＳトランジスタＱ7 、Ｑ8 を駆動す
る。ＭＯＳトランジスタＱ5 、Ｑ6 とＭＯＳトランジス
タＱ7 、Ｑ8 とはＣＭＯＳとして動作し、交互にオンと
なり、次段のＭＯＳトランジスタＱ9 を駆動する。この
ため、ＭＯＳトランジスタＱ9 は、スイッチング速度が
速くなるので、ＭＯＳトランジスタＱ9 のスイッチング
損失が少なくなる。この結果、効率がよくなる。なお、
ドライバ１６はＭＯＳトランジスタＱ10を駆動し、ＭＯ
ＳトランジスタＱ9 とＭＯＳトランジスタＱ10は交互に
オンとなる。このため、負荷の大小にかかわらずＤＣ／
ＤＣコンバータを効率よく動作させることができる。
値を越えるので、スイッチＳＷ3 によりＭＯＳトランジ
スタＱ6 がＭＯＳトランジスタＱ5 に並列に接続され、
スイッチＳＷ4 によりＭＯＳトランジスタＱ7 がＭＯＳ
トランジスタＱ8 に並列に接続される。このため、ドラ
イバ１４はＭＯＳトランジスタＱ5 、Ｑ6 を駆動し、ド
ライバ１５はＭＯＳトランジスタＱ7 、Ｑ8 を駆動す
る。ＭＯＳトランジスタＱ5 、Ｑ6 とＭＯＳトランジス
タＱ7 、Ｑ8 とはＣＭＯＳとして動作し、交互にオンと
なり、次段のＭＯＳトランジスタＱ9 を駆動する。この
ため、ＭＯＳトランジスタＱ9 は、スイッチング速度が
速くなるので、ＭＯＳトランジスタＱ9 のスイッチング
損失が少なくなる。この結果、効率がよくなる。なお、
ドライバ１６はＭＯＳトランジスタＱ10を駆動し、ＭＯ
ＳトランジスタＱ9 とＭＯＳトランジスタＱ10は交互に
オンとなる。このため、負荷の大小にかかわらずＤＣ／
ＤＣコンバータを効率よく動作させることができる。
【００２２】
【発明の効果】本願の第１の発明に係わるＤＣ／ＤＣコ
ンバータによれば、負荷が大きい場合に、スイッチング
動作により負荷と直流電源との間をオンオフするパワー
ＭＯＳトランジスタに並列に他のパワーＭＯＳトランジ
スタが接続されるので、負荷の大小に係わらずＤＣ／Ｄ
Ｃコンバータを効率良く動作させることができる。更
に、使用するパワーＭＯＳトランジスタの容量を最大限
に使用するので、むだなパワーＭＯＳトランジスタがな
いため、コストが安くなる。更に、第２の発明のＤＣ／
ＤＣコンバータによれば、負荷が大きい場合に、スイッ
チング動作により負荷と直流電源との間をオンオフする
パワーＭＯＳトランジスタを駆動するＭＯＳトランジス
タに並列に他のＭＯＳトランジスタが接続されるので、
前記負荷の大小に係わらずＤＣ／ＤＣコンバータを効率
良く動作させることができる。更に、使用するＭＯＳト
ランジスタの容量を最大限に使用するので、むだなＭＯ
Ｓトランジスタがないため、コストが安くなる。
ンバータによれば、負荷が大きい場合に、スイッチング
動作により負荷と直流電源との間をオンオフするパワー
ＭＯＳトランジスタに並列に他のパワーＭＯＳトランジ
スタが接続されるので、負荷の大小に係わらずＤＣ／Ｄ
Ｃコンバータを効率良く動作させることができる。更
に、使用するパワーＭＯＳトランジスタの容量を最大限
に使用するので、むだなパワーＭＯＳトランジスタがな
いため、コストが安くなる。更に、第２の発明のＤＣ／
ＤＣコンバータによれば、負荷が大きい場合に、スイッ
チング動作により負荷と直流電源との間をオンオフする
パワーＭＯＳトランジスタを駆動するＭＯＳトランジス
タに並列に他のＭＯＳトランジスタが接続されるので、
前記負荷の大小に係わらずＤＣ／ＤＣコンバータを効率
良く動作させることができる。更に、使用するＭＯＳト
ランジスタの容量を最大限に使用するので、むだなＭＯ
Ｓトランジスタがないため、コストが安くなる。
【図１】本願発明の第１の実施の形態に係わるＤＣ／Ｄ
Ｃコンバータの回路図である。
Ｃコンバータの回路図である。
【図２】第２の実施の形態に係わるＤＣ／ＤＣコンバー
タの回路図である。
タの回路図である。
【図３】第３の実施の形態に係わるＤＣ／ＤＣコンバー
タの回路図である。
タの回路図である。
【図４】従来例の回路図である。
１、１１ 負荷 ６、１７ 電源端子 Ｑ1 、Ｑ2 、Ｑ9 ｐチャネル型パワ−ＭＯＳトランジ
スタ Ｑ3 、Ｑ4 、Ｑ10 ｎチャネル型パワーＭＯＳトランジ
スタ Ｑ5 、Ｑ6 ｐチャネル型ＭＯＳトランジスタ Ｑ7 、Ｑ8 ｎチャネル型ＭＯＳトランジスタ Ｒ1 ，Ｒ2 抵抗 ２、２ａ、２ｂ 差動増幅器 ＳＷ1 、ＳＷ2 、ＳＷ3 、ＳＷ4 スイッチ
スタ Ｑ3 、Ｑ4 、Ｑ10 ｎチャネル型パワーＭＯＳトランジ
スタ Ｑ5 、Ｑ6 ｐチャネル型ＭＯＳトランジスタ Ｑ7 、Ｑ8 ｎチャネル型ＭＯＳトランジスタ Ｒ1 ，Ｒ2 抵抗 ２、２ａ、２ｂ 差動増幅器 ＳＷ1 、ＳＷ2 、ＳＷ3 、ＳＷ4 スイッチ
Claims (2)
- 【請求項１】 スイッチング動作するＭＯＳトランジス
タにより負荷と直流電源との間をオンオフするＤＣ／Ｄ
Ｃコンバータにおいて、 前記負荷の大小を検出する検出手段と、前記負荷が大き
いことを前記検出手段が検出した場合に前記ＭＯＳトラ
ンジスタに並列に他のＭＯＳトランジスタを接続する接
続手段とを具備することを特徴とするＤＣ／ＤＣコンバ
ータ。 - 【請求項２】 スイッチング動作するＭＯＳトランジス
タにより負荷と直流電源との間をオンオフするＤＣ／Ｄ
Ｃコンバータにおいて、 前記負荷の大小を検出する検出手段と、前記負荷が大き
いことを前記検出手段が検出した場合に前記ＭＯＳトラ
ンジスタを駆動するＭＯＳトランジスタに並列に他のＭ
ＯＳトランジスタを接続する接続手段とを具備すること
を特徴とするＤＣ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23438897A JPH1175367A (ja) | 1997-08-29 | 1997-08-29 | Ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23438897A JPH1175367A (ja) | 1997-08-29 | 1997-08-29 | Ｄｃ／ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1175367A true JPH1175367A (ja) | 1999-03-16 |
Family
ID=16970225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23438897A Pending JPH1175367A (ja) | 1997-08-29 | 1997-08-29 | Ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1175367A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002116829A (ja) * | 2000-02-29 | 2002-04-19 | Seiko Instruments Inc | 半導体集積回路 |
| JP2003319645A (ja) * | 2002-04-24 | 2003-11-07 | Fuji Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| WO2005078910A1 (ja) * | 2004-02-13 | 2005-08-25 | Rohm Co., Ltd | スイッチング電源装置及び携帯機器 |
| JP2006014507A (ja) * | 2004-06-25 | 2006-01-12 | Mitsumi Electric Co Ltd | 電源装置及び電源制御装置 |
| US7612545B2 (en) | 2003-11-11 | 2009-11-03 | Rohm Co., Ltd. | DC/DC converter |
| JP2010130825A (ja) * | 2008-11-28 | 2010-06-10 | Rohm Co Ltd | スイッチング電源装置 |
| JP2011024309A (ja) * | 2009-07-14 | 2011-02-03 | Ricoh Co Ltd | スイッチングレギュレータ、電源回路及び制御方法 |
| JP2013176257A (ja) * | 2012-02-27 | 2013-09-05 | Fujitsu Telecom Networks Ltd | 同期整流型ｄｃ−ｄｃコンバータ |
| JP2020156142A (ja) * | 2019-03-18 | 2020-09-24 | マレリ株式会社 | 電力変換装置 |
-
1997
- 1997-08-29 JP JP23438897A patent/JPH1175367A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002116829A (ja) * | 2000-02-29 | 2002-04-19 | Seiko Instruments Inc | 半導体集積回路 |
| JP2003319645A (ja) * | 2002-04-24 | 2003-11-07 | Fuji Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| US7612545B2 (en) | 2003-11-11 | 2009-11-03 | Rohm Co., Ltd. | DC/DC converter |
| WO2005078910A1 (ja) * | 2004-02-13 | 2005-08-25 | Rohm Co., Ltd | スイッチング電源装置及び携帯機器 |
| JPWO2005078910A1 (ja) * | 2004-02-13 | 2007-10-18 | ローム株式会社 | スイッチング電源装置及び携帯機器 |
| US7321222B2 (en) | 2004-02-13 | 2008-01-22 | Rohm Co., Ltd. | Switching regulator with DC offset (bias) in controller |
| JP4721905B2 (ja) * | 2004-02-13 | 2011-07-13 | ローム株式会社 | スイッチング電源装置及び携帯機器 |
| JP2006014507A (ja) * | 2004-06-25 | 2006-01-12 | Mitsumi Electric Co Ltd | 電源装置及び電源制御装置 |
| JP2010130825A (ja) * | 2008-11-28 | 2010-06-10 | Rohm Co Ltd | スイッチング電源装置 |
| JP2011024309A (ja) * | 2009-07-14 | 2011-02-03 | Ricoh Co Ltd | スイッチングレギュレータ、電源回路及び制御方法 |
| JP2013176257A (ja) * | 2012-02-27 | 2013-09-05 | Fujitsu Telecom Networks Ltd | 同期整流型ｄｃ−ｄｃコンバータ |
| JP2020156142A (ja) * | 2019-03-18 | 2020-09-24 | マレリ株式会社 | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3304129B2 (ja) | モータ駆動装置及び方法 | |
| EP1568132B1 (en) | Driver for switching circuit and drive method | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US7839131B2 (en) | Gate driving scheme for depletion mode devices in buck converters | |
| US6744224B2 (en) | Rush current limiting circuit for a PFM control charge pump | |
| US6597158B2 (en) | Adjustable current consumption power supply apparatus | |
| US7285941B2 (en) | DC-DC converter with load intensity control method | |
| US7592831B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| JP2002199708A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004023846A (ja) | 駆動装置 | |
| JP2003009515A (ja) | 電源システム | |
| US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
| US20040070906A1 (en) | Synchronous buck and boost regulator power reduction circuit using high side sensing | |
| JPH1175367A (ja) | Ｄｃ／ｄｃコンバータ | |
| US6175225B1 (en) | Switching arrangement and switch component for a DC-DC converter | |
| US7088151B1 (en) | High voltage gate driver using a low voltage multi-level current pulse translator | |
| US5010282A (en) | Method and apparatus for driving a DC motor | |
| US6867574B2 (en) | Switch mode power supply and driving method for efficient RF amplification | |
| US6229339B1 (en) | Circuit for driving switching element | |
| US12587087B2 (en) | Cross-coupled charge pump for driving a bootstrap switch | |
| US20220302841A1 (en) | Current detection circuit, synchronous rectification type dc/dc buck converter and control circuit thereof | |
| JP4151163B2 (ja) | Ｍｏｓトランジスタのドライブ回路 | |
| JP2002101647A (ja) | 電源装置 | |
| JP2000184695A (ja) | 電源装置 | |
| JP2006006016A (ja) | パルス幅変調駆動回路 |