JPH118331A - 半導体装置及び集積半導体装置 - Google Patents

半導体装置及び集積半導体装置

Info

Publication number
JPH118331A
JPH118331A JP9157189A JP15718997A JPH118331A JP H118331 A JPH118331 A JP H118331A JP 9157189 A JP9157189 A JP 9157189A JP 15718997 A JP15718997 A JP 15718997A JP H118331 A JPH118331 A JP H118331A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
counterbore
semiconductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9157189A
Other languages
English (en)
Inventor
Isao Hirata
勲夫 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP9157189A priority Critical patent/JPH118331A/ja
Publication of JPH118331A publication Critical patent/JPH118331A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 積み重ねる半導体装置の接続の信頼性を高く
得るようにすることを目的とする。 【解決手段】 スルーホールを略半分に切断する箇所で
裁断することによって基板１の側端面に断面略半円形の
複数の凹部２を設けると共にこの凹部２にアウターリー
ド３を形成する。基板１の片側面に座ぐり凹部４を形成
すると共にこの座ぐり凹部４の箇所において基板１の両
面に開口する開口部５を設ける。座ぐり凹部４を設けた
面と反対側の面において基板１の表面にアウターリード
３と接続される回路６を形成する。座ぐり凹部４に半導
体素子７を搭載すると共に開口部５を通して半導体素子
７と回路６との間にワイヤー８をボンディングする。座
ぐり凹部４内に搭載されている半導体素子７は基板１の
表面から突出することがなく、基板１を直接接合して基
板１に設けたアウターリード３同士の接続で積載した半
導体装置を電気的に接続することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＱＦＮ（ｑｕａｄ
ｆｌａｔ ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）
などの半導体装置及び集積半導体装置に関するものであ
る。
【０００２】
【従来の技術】半導体装置Ａは、電気絶縁性の基板１の
端部に沿って多数のアウターリード３を設けると共に各
アウターリード３に接続して基板１の表面に放射状の回
路６を設けることによってパッケージを作製し、そして
この基板１の表面に半導体素子７を搭載すると共に半導
体素子７と回路６との間にワイヤー８をボンディングし
て接続し、さらに必要に応じて半導体素子７やワイヤー
８を封止樹脂１７で封止することによって製造されてい
る。
【０００３】そしてこのような半導体装置Ａをマザーボ
ード１８に実装するにあたって、半導体装置Ａの実装密
度を高めるために、複数の半導体装置Ａを積み重ねて積
載するようにした集積半導体装置が特開平３−２９５２
６６号公報や特開平６−１４０７３８号公報等で提供さ
れている。図９はその一例を示すものである。ここで、
半導体装置Ａは上記のように基板１の表面に半導体素子
７を搭載し、さらにその上に封止樹脂１７を封止して形
成されているために、基板１の表面から半導体素子７や
封止樹脂１７が突出している。従って、複数の半導体装
置Ａを積み重ねて積載するにあたっては、上下に隣合う
半導体装置Ａの間にこの突出する半導体素子７や封止樹
脂１７を納めるためのスペースを確保する必要がある。
そこで図９のものでは基板１の上面に半導体素子７を囲
むように封止枠２０を設けて封止枠２０内に封止樹脂１
７を充填するようにし、封止枠２０を介して半導体装置
Ａの基板１を上下に接合するようにしている。
【０００４】
【発明が解決しようとする課題】しかし、このように封
止枠２０を介して半導体装置Ａの基板１を上下に接合す
るようにすると、封止枠２０の箇所にも基板１から連続
するアウターリード３を設けて、積載する半導体装置Ａ
の相互の電気的接続を行なうことができるようにする必
要があり、加工の工程が複雑になると共に、隣合う半導
体装置Ａの相互の接合の納まりが悪くなって、半導体装
置Ａの相互の接続信頼性が低くなるという問題があっ
た。
【０００５】本発明は上記の点に鑑みてなされたもので
あり、積み重ねる半導体装置の接続の信頼性を高く得る
ようにすることを目的とするものである。
【０００６】
【課題を解決するための手段】本発明に係る請求項１の
半導体装置は、スルーホールを略半分に切断する箇所で
裁断することによって基板１の側端面に断面略半円形の
複数の凹部２を設けると共にこの凹部２にアウターリー
ド３を形成し、基板１の片側面に座ぐり凹部４を形成す
ると共にこの座ぐり凹部４の箇所において基板１の両面
に開口する開口部５を設け、座ぐり凹部４を設けた面と
反対側の面において基板１の表面にアウターリード３と
接続される回路６を形成し、座ぐり凹部４に半導体素子
７を搭載すると共に開口部５を通して半導体素子７と回
路６との間にワイヤー８をボンディングして成ることを
特徴とするものである。
【０００７】本発明に係る請求項２の集積半導体装置
は、基板１を積み重ねることによって、上記の請求項１
の半導体装置Ａ1 を複数個積載して成ることを特徴とす
るものである。本発明に係る請求項３の半導体装置は、
スルーホールを略半分に切断する箇所で裁断することに
よって基板１の側端面に断面略半円形の凹部２を設ける
と共にこの凹部２にアウターリード３を形成し、基板１
の片側面に座ぐり凹部４を形成し、基板１の表面にアウ
ターリード３と接続される回路６を形成し、座ぐり凹部
４を形成した面と反対側の面に半導体素子７を搭載する
と共に半導体素子７と回路６とを接続して成ることを特
徴とするものである。
【０００８】本発明に係る請求項４の集積半導体装置
は、基板１を積み重ねることによって、上記の請求項３
の半導体装置Ａ2 を複数個積載して成ることを特徴とす
るものである。本発明に係る請求項５の半導体装置は、
スルーホールを略半分に切断する箇所で裁断することに
よって基板１の側端面に断面略半円形の凹部２を設ける
と共にこの凹部２にアウターリード３を形成し、基板１
の両面にそれぞれ座ぐり凹部４ａ．４ｂを形成し、基板
１の表面にアウターリード３と接続される回路６を形成
し、基板１の両面のいずれか一方の座ぐり凹部４ａ．４
ｂに半導体素子７を搭載すると共に半導体素子７と回路
６とを接続して成ることを特徴とするものである。
【０００９】本発明に係る請求項６の集積半導体装置
は、基板１を積み重ねることによって、上記の請求項５
の半導体装置Ａ3 を複数個積載して成ることを特徴とす
るものである。本発明に係る請求項７の集積半導体装置
は、基板１を積み重ねることによって、請求項１に記載
の半導体装置Ａ1 と、請求項３に記載の半導体装置Ａ2
と、請求項５に記載の半導体装置Ａ3 のうち２種類以上
の半導体装置を複数個積載して成ることを特徴とするも
のである。
【００１０】本発明に係る請求項８の集積半導体装置
は、導電性材料９を介して基板１を積み重ねることによ
って、積載した半導体装置Ａ1 ，Ａ2 ，Ａ3 を接合する
と共に電気的に接続して成ることを特徴とするものであ
る。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は請求項１の半導体装置Ａ1 の実施の形態の
一例を示すものである。基板１は樹脂積層板などの電気
絶縁性材料で四角形状に作製されるものであり、基板１
の片側の面には座ぐり加工を施して四角形の座ぐり凹部
４が形成してある。この座ぐり凹部４を設けた箇所にお
いて基板１の中央部には、座ぐり凹部４よりも小さい面
積で、基板１の両面に開口する四角形状の開口部５が形
成してある。また図２に示すように、基板１の各側端面
には断面形状が略半円形の凹部２が端縁に沿って多数設
けてあり、この凹部２の内周及び基板１の両面の凹部２
の開口縁にメッキを施すことによって、アウターリード
３が形成してある。このアウターリード３は凹部２の内
周の側部電極３ａと、基板１の座ぐり凹部４を設けた側
の面の下部電極３ｃと、基板１の座ぐり凹部４を設けた
側と反対の面の上部電極３ｂから成るものである。さら
に、基板１の座ぐり凹部４を設けた面と反対側の面にメ
ッキを施すことによって、基板１の表面に回路６が形成
してある。回路６は一端がアウターリード３と接続さ
れ、他端が開口部５の近傍に位置するように放射状に形
成されるものであり、回路６の開口部５の近傍側の端部
がインナーリード６ａとなるものである。上記のアウタ
ーリード３や回路６は例えばＣｕ、Ｎｉ、Ａｕの３層の
メッキ膜からなるものである。
【００１２】上記のような基板１の製造は次のようにし
て行なうことができる。例えば１ｍ×１ｍ程度の大きさ
の母基板（図示省略）に多数のスルーホール（図示省
略）を四角枠状に並ぶ配置でドリル加工して設け、無電
解メッキや電解メッキ等を行なうことによってスルーホ
ールの内周及び基板１の表面にメッキを施して、アウタ
ーリード３や回路６を形成し、さらに座ぐり凹部４や開
口部５を加工した後に、各スルーホールを略半分に切断
する箇所に沿って母基板を金型で打ち抜いて裁断するこ
とによって、各側端面に断面形状が略半円形の凹部２が
端縁に沿って多数設けられた基板１を得ることができる
ものである。
【００１３】そして、このように作製される基板１に
は、その座ぐり凹部４内にＩＣメモリーなどの半導体素
子７を接着剤１５で接着することによって搭載するよう
にしてある。この半導体素子７は座ぐり凹所４よりは小
さい面積であるが、開口部５よりは大きな面積に形成し
てあり、表面の中央部に電極パッド１６を設けたセンタ
ーパッドの半導体素子７を用いるものである。このセン
ターパッドの半導体素子７を座ぐり凹所４に搭載する
と、半導体素子７の中央部に設けた電極パッド１６は開
口部５内に位置するものであり、図１に示すように、こ
の開口部５を通して電極パッド１６と基板１の表面の回
路６のインナーリード６ａとの間に金線などのワイヤー
８をボンディングすることによって、半導体素子７と回
路６とを電気的に接続することができるものである。さ
らに、ワイヤー８とインナーリード６ａを保護するため
に、これらを覆うように封止樹脂１７で封止することに
よって、半導体装置Ａ1 を得ることができるものであ
る。封止樹脂１７によって半導体素子７は基板１にさら
に強く固定されるようになっている。
【００１４】上記のように作製される半導体装置Ａ1 は
マザーボード１８に実装して用いることができる。半導
体装置Ａ1 をマザーボード１８に実装するにあたって
は、図１に示すように、アウターリード３の側部電極３
ａと下部電極３ｃをマザーボード１８に設けた回路（図
示省略）に半田１９で接続すると共に固定することによ
って、行なうことができる。
【００１５】図３は請求項２の集積半導体装置の実施の
形態の一例を示すものであり、上記のように作製した複
数の半導体装置Ａ1 を積載するようにしてある。すなわ
ち、下の半導体装置Ａ1 の基板１のアウターリード３の
上部電極３ｂ上に、上の半導体装置Ａ1 の基板１のアウ
ターリード３の下部電極３ｃを導電性材料９を介して重
ね、上下の基板１を導電性材料９で機械的に接合すると
共に上下の基板１を電気的に接続して、複数の半導体装
置Ａ1 を積載するようにしてある。この導電性材料９と
しては、異方性導電接着剤を用いることができる。この
ように２個以上の複数の半導体装置Ａ1 を積載した集積
半導体装置は、その下端の半導体装置Ａ 1 を図１の場合
と同様にマザーボード１８に半田１９付けすることによ
って、マザーボード１８に実装することができるもので
ある。
【００１６】上記のように複数の半導体装置Ａ1 を積載
して集積半導体装置にすることによって、マザーボード
１８に半導体装置Ａ1 を高密度で実装することが可能に
なるものである。また半導体装置Ａ1 にあって、半導体
素子７は基板１の座ぐり凹部４内に搭載されているため
に、基板１の表面から突出することがなく、従って半導
体素子７を納める隙間を上下の基板１間に形成させる必
要なく、基板１を直接接合するようにして複数の半導体
装置Ａ1 を積載することができるものであり、積み重ね
の嵩を低くすることができると共に、基板１を直接接合
することによって隣合う半導体装置Ａ1 の接続を行なう
ことが可能になり、半導体装置Ａ1 の相互の接続の信頼
性を高めることができるものである。ここで、封止樹脂
１７が基板１の表面から突出する場合には、基板１に設
けた座ぐり凹部４の深さは、半導体素子７と接着剤１５
の他に封止樹脂１７を納める寸法に形成されるものであ
る。
【００１７】図４は請求項３の半導体装置Ａ2 の実施の
形態の一例を示すものであり、基板１の片側の面に座ぐ
り加工を施して四角形の座ぐり凹部４を形成し、基板１
の座ぐり凹部４を設けた面と反対側の表面に回路６が形
成してある。基板１のその他の構成は開口部５を設けな
い点を除いて図１の半導体装置Ａ1 の基板１とほぼ同じ
である。
【００１８】このものでは、半導体素子７は基板１の座
ぐり凹部４を設けた面と反対側の表面に必要に応じて接
着することによって基板１に搭載されるものであり、半
導体素子７としては表面の周縁部に電極パッド１６を設
けたエッジパッドの半導体素子７を用いるものである。
そして電極パッド１６と基板１の表面の回路６のインナ
ーリード６ａとの間に金線などのワイヤー８をボンディ
ングすることによって、半導体素子７と回路６とを電気
的に接続することができるものであり、さらに半導体素
子７とワイヤー８を封止樹脂１７で封止することによっ
て、半導体装置Ａ2 を得ることができるものである。
【００１９】上記のように作製される半導体装置Ａ2 は
マザーボード１８に実装して用いることができる。半導
体装置Ａ2 をマザーボード１８に実装するにあたって
は、図４に示すように、アウターリード３の側部電極３
ａと下部電極３ｃをマザーボード１８に設けた回路（図
示省略）に半田１９で接続すると共に固定することによ
って、行なうことができる。
【００２０】図５は請求項４の集積半導体装置の実施の
形態の一例を示すものであり、上記のように作製した複
数の半導体装置Ａ2 を積載するようにしてある。すなわ
ち、下の半導体装置Ａ2 の基板１のアウターリード３の
上部電極３ｂ上に、上の半導体装置Ａ2 の基板１のアウ
ターリード３の下部電極３ｃを異方性導電接着剤などの
導電性材料９を介して重ね、上下の基板１を導電性材料
９で機械的に接合すると共に上下の基板１を電気的に接
続して、複数の半導体装置Ａ2 を積載するようにしてあ
る。このように２個以上の複数の半導体装置Ａ2 を積載
した集積半導体装置は、その下端の半導体装置Ａ2 を図
４の場合と同様にマザーボード１８に半田１９付けする
ことによって、マザーボード１８に実装することができ
るものである。
【００２１】上記のように複数の半導体装置Ａ2 を積載
して集積半導体装置にすることによって、マザーボード
１８に半導体装置Ａ2 を高密度で実装することが可能に
なるものである。またこの半導体装置Ａ2 にあって、半
導体素子７を搭載した面と反対側の面において基板１に
は座ぐり凹部４が形成されているために、複数の半導体
装置Ａ2 を積載すると、隣合う半導体装置Ａ2 におい
て、一方の半導体装置Ａ 2 の半導体素子７は他方の半導
体装置Ａ2 の基板１の座ぐり凹部４内に納められること
になる。従って半導体素子７を納める隙間を上下の基板
１間に形成させる必要なく、基板１を直接接合するよう
にして複数の半導体装置Ａ2 を積載することができるも
のであり、積み重ねの嵩を低くすることができると共
に、基板１を直接接合することによって隣合う半導体装
置Ａ2 の接続を行なうことが可能になり、半導体装置Ａ
2 の相互の接続の信頼性を高めることができるものであ
る。ここで、封止樹脂１７を設ける場合には、基板１に
設ける座ぐり凹部４の深さは、封止樹脂１７を納める寸
法に形成されるものである。
【００２２】図６は請求項５の半導体装置Ａ3 の実施の
形態の一例を示すものであり、基板１の両面にそれぞれ
座ぐり加工を施して四角形の座ぐり凹部４ａ，４ｂを形
成し、基板１の片側の表面に回路６が形成してある。回
路６を形成した側の面において基板１に設けた座ぐり凹
部４ａは、反対側の面において基板１に設けた座ぐり凹
部４ｂよりも小さい面積に形成してある。基板１のその
他の構成は、両面に座ぐり凹部４ａ，４ｂを設けた点を
除いて図４の半導体装置Ａ2 の基板１とほぼ同じであ
る。
【００２３】このものでは、半導体素子７は基板１の両
面に設けた座ぐり凹部４ａ，４ｂのうち、回路６を形成
した側に設けた座ぐり凹部４ａに搭載されるものであ
る。半導体素子７としては表面の周縁部に電極パッド１
６を設けたエッジパッドの半導体素子７を用いるもので
ある。そして電極パッド１６と基板１の表面の回路６の
インナーリード６ａとの間に金線などのワイヤー８をボ
ンディングすることによって、半導体素子７と回路６と
を電気的に接続することができるものであり、さらに半
導体素子７とワイヤー８を封止樹脂１７で封止すること
によって、半導体装置Ａ3 を得ることができるものであ
る。
【００２４】上記のように作製される半導体装置Ａ3 は
マザーボード１８に実装して用いることができる。半導
体装置Ａ3 をマザーボード１８に実装するにあたって
は、図６に示すように、アウターリード３の側部電極３
ａと下部電極３ｂをマザーボード１８に設けた回路（図
示省略）に半田１９で接続すると共に固定することによ
って、行なうことができる。
【００２５】図７は請求項６の集積半導体装置の実施の
形態の一例を示すものであり、上記のように作製した複
数の半導体装置Ａ3 を積載するようにしてある。すなわ
ち、下の半導体装置Ａ3 の基板１のアウターリード３の
上部電極３ｂ上に、上の半導体装置Ａ3 の基板１のアウ
ターリード３の下部電極３ｃを異方性導電接着剤などの
導電性材料９を介して重ね、上下の基板１を導電性材料
９で機械的に接合すると共に上下の基板１を電気的に接
続して、複数の半導体装置Ａ3 を積載するようにしてあ
る。このように２個以上の複数の半導体装置Ａ3 を積載
した集積半導体装置は、その下端の半導体装置Ａ3 を図
６の場合と同様にマザーボード１８に半田１９付けする
ことによって、マザーボード１８に実装することができ
るものである。
【００２６】上記のように複数の半導体装置Ａ3 を積載
して集積半導体装置にすることによって、マザーボード
１８に半導体装置Ａ3 を高密度で実装することが可能に
なるものである。また半導体装置Ａ3 にあって、半導体
素子７は基板１の片面の座ぐり凹部４ａに納められてお
り、しかも基板１の他の片面にも座ぐり凹部４ａが形成
されているために、複数の半導体装置Ａ3 を積載するに
あたって、半導体素子７を納める隙間を上下の基板１間
に形成させる必要がなく、また一方の半導体装置Ａ3 の
半導体素子７を封止する封止樹脂１７は、他方の半導体
装置Ａ3 の基板１の座ぐり凹部４ｂ内に納められる。従
って、基板１を直接接合するようにして複数の半導体装
置Ａ3 を積載することができるものであり、積み重ねの
嵩を低くすることができると共に、基板１を直接接合す
ることによって隣合う半導体装置Ａ3 の接続を行なうこ
とが可能になり、半導体装置Ａ3 の相互の接続の信頼性
を高めることができるものである。
【００２７】ここで、基板１の座ぐり凹部４ｂは、座ぐ
り凹部４ａに搭載した半導体素子７を封止した封止樹脂
１７を納める必要があるので、座ぐり凹部４ｂは座ぐり
凹部４ａよりも大きな面積で形成してある。また基板１
に設ける座ぐり凹部４ａ，４ｂの深さは、半導体素子７
や封止樹脂１７を納める寸法に形成されるものである。
【００２８】図８は請求項７の集積半導体装置の実施の
形態の一例を示すものであり、上記のように作製した半
導体装置Ａ1 と、半導体装置Ａ2 と、半導体装置Ａ3 の
うち２種類以上の半導体装置Ａ1 ，Ａ2 ，Ａ3 を複数個
積載するようにしてある。隣合う半導体装置Ａ1 ，
Ａ2 ，Ａ3 の接合は、図３や図５や図７の場合と同様に
して行なうことができ、またマザーボード１８への集積
半導体装置の実装も図３や図５や図７の場合と同様にし
て行なうことができる。このように、半導体装置Ａ 1 ，
Ａ2 ，Ａ3 を組み合わせて積載することによって、セン
ターパッドの半導体素子７やエッジパッドの半導体素子
７を組み合わせて用いることができ、半導体素子７の実
装の自由度が高くなるものである。
【００２９】図８の例では、半導体装置Ａ1 と半導体装
置Ａ2 を組み合わせて集積半導体装置を形成している
が、半導体装置Ａ1 と半導体装置Ａ3 の組み合わせ、半
導体装置Ａ2 と半導体装置Ａ3 の組み合わせ、半導体装
置Ａ1 と半導体装置Ａ2 と半導体装置Ａ3 の組み合わせ
で集積半導体装置を形成することもできる。さらにこれ
らに図９のような従来から使用されている半導体装置Ａ
を組み合わせることもできるものである。
【００３０】
【発明の効果】上記のように本発明の請求項１に係る半
導体装置は、スルーホールを略半分に切断する箇所で裁
断することによって基板の側端面に断面略半円形の複数
の凹部を設けると共にこの凹部にアウターリードを形成
し、基板の片側面に座ぐり凹部を形成すると共にこの座
ぐり凹部の箇所において基板の両面に開口する開口部を
設け、座ぐり凹部を設けた面と反対側の面において基板
の表面にアウターリードと接続される回路を形成し、座
ぐり凹部に半導体素子を搭載すると共に開口部を通して
半導体素子と回路との間にワイヤーをボンディングした
ので、基板の座ぐり凹部内に搭載されている半導体素子
は基板の表面から突出することがなく、半導体素子を納
める隙間を基板間に形成させる必要なく、基板を直接接
合して複数の半導体装置を積載することができるもので
あり、基板に設けたアウターリード同士の接続で積載し
た半導体装置を電気的に接続することができるものであ
って、半導体装置の相互の接続の信頼性を高めた請求項
２のような集積半導体装置を得ることができるものであ
る。また、半導体素子を座ぐり凹所に搭載すると半導体
素子の中央部を開口部内に露出させるようにすることが
でき、センターパッドの半導体素子を用いて半導体素子
と回路とをワイヤーボンディングすることが可能になる
ものである。
【００３１】また本発明の請求項３に係る半導体装置
は、スルーホールを略半分に切断する箇所で裁断するこ
とによって基板の側端面に断面略半円形の凹部を設ける
と共にこの凹部にアウターリードを形成し、基板の片側
面に座ぐり凹部を形成し、基板の表面にアウターリード
と接続される回路を形成し、座ぐり凹部を形成した面と
反対側の面に半導体素子を搭載すると共に半導体素子と
回路とを接続したので、複数の半導体装置を積載するに
あたって、隣合う半導体装置の一方の半導体装置の半導
体素子は他方の半導体装置の基板の座ぐり凹部内に納め
られ、半導体素子を納める隙間を基板間に形成させる必
要なく、基板を直接接合して複数の半導体装置を積載す
ることができるものであり、基板に設けたアウターリー
ド同士の接続で積載した半導体装置を電気的に接続する
ことができるものであって、半導体装置の相互の接続の
信頼性を高めた請求項４のような集積半導体装置を得る
ことができるものである。
【００３２】また本発明の請求項５に係る半導体装置
は、スルーホールを略半分に切断する箇所で裁断するこ
とによって基板の側端面に断面略半円形の凹部を設ける
と共にこの凹部にアウターリードを形成し、基板の両面
にそれぞれ座ぐり凹部を形成し、基板の表面にアウター
リードと接続される回路を形成し、基板の両面のいずれ
か一方の座ぐり凹部に半導体素子を搭載すると共に半導
体素子と回路とを接続したので、半導体素子を基板の座
ぐり凹部に納めた状態で複数の半導体装置を積載するこ
とができ、半導体素子を納める隙間を基板間に形成させ
る必要なく、基板を直接接合して複数の半導体装置を積
載することができるものであり、基板に設けたアウター
リード同士の接続で積載した半導体装置を電気的に接続
することができるものであって、半導体装置の相互の接
続の信頼性を高めた請求項６のような集積半導体装置を
得ることができるものである。
【００３３】また本発明の請求項７に係る集積半導体装
置は、基板を積み重ねることによって、請求項１の半導
体装置と、請求項３の半導体装置と、請求項５の半導体
装置のうち２種類以上の半導体装置を複数個積載するよ
うにしたので、各半導体装置は、半導体素子を納める隙
間を基板間に形成させる必要なく基板を直接接合して積
載することができるものであり、基板に設けたアウター
リード同士の接続で積載した半導体装置を電気的に接続
することができるものであって、半導体装置の相互の接
続の信頼性を高めた集積半導体装置を得ることができる
ものである。
【００３４】また本発明の請求項８に係る集積半導体装
置は、導電性材料を介して基板を積み重ねることによっ
て、積載した半導体装置を接合すると共に電気的に接続
するようにしたので、導電性材料によって基板の接合と
電気的接続を同時に行なうことができ、集積半導体装置
の組み立てが容易になると共に集積半導体装置の嵩を低
く形成することができるものである。
【図面の簡単な説明】
【図１】請求項１の発明の実施の形態の一例を示す断面
図である。
【図２】同上の基板の一部の斜視図である。
【図３】請求項２の発明の実施の形態の一例を示す断面
図である。
【図４】請求項３の発明の実施の形態の一例を示す断面
図である。
【図５】請求項４の発明の実施の形態の一例を示す断面
図である。
【図６】請求項５の発明の実施の形態の一例を示す断面
図である。
【図７】請求項６の発明の実施の形態の一例を示す断面
図である。
【図８】請求項７の発明の実施の形態の一例を示す断面
図である。
【図９】従来例の断面図である。
【符号の説明】
１ 基板 ２ 凹部 ３ アウターリード ４ 座ぐり凹部 ４ａ 座ぐり凹部 ４ｂ 座ぐり凹部 ５ 開口部 ６ 回路 ７ 半導体素子 ８ ワイヤー ９ 導電性材料 Ａ1 半導体装置 Ａ2 半導体装置 Ａ3 半導体装置

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 スルーホールを略半分に切断する箇所で
    裁断することによって基板の側端面に断面略半円形の複
    数の凹部を設けると共にこの凹部にアウターリードを形
    成し、基板の片側面に座ぐり凹部を形成すると共にこの
    座ぐり凹部の箇所において基板の両面に開口する開口部
    を設け、座ぐり凹部を設けた面と反対側の面において基
    板の表面にアウターリードと接続される回路を形成し、
    座ぐり凹部に半導体素子を搭載すると共に開口部を通し
    て半導体素子と回路との間にワイヤーをボンディングし
    て成ることを特徴とする半導体装置。
  2. 【請求項２】 基板を積み重ねることによって、請求項
    １に記載の半導体装置を複数個積載して成ることを特徴
    とする集積半導体装置。
  3. 【請求項３】 スルーホールを略半分に切断する箇所で
    裁断することによって基板の側端面に断面略半円形の凹
    部を設けると共にこの凹部にアウターリードを形成し、
    基板の片側面に座ぐり凹部を形成し、基板の表面にアウ
    ターリードと接続される回路を形成し、座ぐり凹部を形
    成した面と反対側の面に半導体素子を搭載すると共に半
    導体素子と回路とを接続して成ることを特徴とする半導
    体装置。
  4. 【請求項４】 基板を積み重ねることによって、請求項
    ３に記載の半導体装置を複数個積載して成ることを特徴
    とする集積半導体装置。
  5. 【請求項５】 スルーホールを略半分に切断する箇所で
    裁断することによって基板の側端面に断面略半円形の凹
    部を設けると共にこの凹部にアウターリードを形成し、
    基板の両面にそれぞれ座ぐり凹部を形成し、基板の表面
    にアウターリードと接続される回路を形成し、基板の両
    面のいずれか一方の座ぐり凹部に半導体素子を搭載する
    と共に半導体素子と回路とを接続して成ることを特徴と
    する半導体装置。
  6. 【請求項６】 基板を積み重ねることによって、請求項
    ５に記載の半導体装置を複数個積載して成ることを特徴
    とする集積半導体装置。
  7. 【請求項７】 基板を積み重ねることによって、請求項
    １に記載の半導体装置と、請求項３に記載の半導体装置
    と、請求項５に記載の半導体装置のうち２種類以上の半
    導体装置を複数個積載して成ることを特徴とする集積半
    導体装置。
  8. 【請求項８】 導電性材料を介して基板を積み重ねるこ
    とによって、積載した半導体装置を接合すると共に電気
    的に接続して成ることを特徴とする請求項２、請求項
    ４、請求項６、請求項７のいずれかに記載の集積半導体
    装置。
JP9157189A 1997-06-13 1997-06-13 半導体装置及び集積半導体装置 Withdrawn JPH118331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9157189A JPH118331A (ja) 1997-06-13 1997-06-13 半導体装置及び集積半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9157189A JPH118331A (ja) 1997-06-13 1997-06-13 半導体装置及び集積半導体装置

Publications (1)

Publication Number Publication Date
JPH118331A true JPH118331A (ja) 1999-01-12

Family

ID=15644155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9157189A Withdrawn JPH118331A (ja) 1997-06-13 1997-06-13 半導体装置及び集積半導体装置

Country Status (1)

Country Link
JP (1) JPH118331A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002007220A1 (en) * 2000-07-19 2002-01-24 Shindo Company, Ltd. Semiconductor device
JP2012094738A (ja) * 2010-10-28 2012-05-17 Denso Corp 電子装置およびその製造方法
CN107564877A (zh) * 2016-06-30 2018-01-09 华邦电子股份有限公司 半导体元件封装体及半导体元件封装制程
CN107665876A (zh) * 2016-07-27 2018-02-06 华邦电子股份有限公司 封装体用基板、其制造方法以及封装体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002007220A1 (en) * 2000-07-19 2002-01-24 Shindo Company, Ltd. Semiconductor device
US6953991B2 (en) 2000-07-19 2005-10-11 Shindo Company, Ltd. Semiconductor device
CN100401517C (zh) * 2000-07-19 2008-07-09 新藤电子工业株式会社 半导体装置
JP2012094738A (ja) * 2010-10-28 2012-05-17 Denso Corp 電子装置およびその製造方法
CN107564877A (zh) * 2016-06-30 2018-01-09 华邦电子股份有限公司 半导体元件封装体及半导体元件封装制程
CN107665876A (zh) * 2016-07-27 2018-02-06 华邦电子股份有限公司 封装体用基板、其制造方法以及封装体

Similar Documents

Publication Publication Date Title
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US7312108B2 (en) Method for assembling a ball grid array package with two substrates
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US7872343B1 (en) Dual laminate package structure with embedded elements
KR100445073B1 (ko) 듀얼 다이 패키지
US6900527B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
JP2002343899A (ja) 半導体パッケージ用基板、半導体パッケージ
US20020113325A1 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US20020130400A1 (en) Semiconductor package with lead frame
US20220157700A1 (en) Two sided bondable lead frame
JP2794972B2 (ja) リードレスチップキャリア
JP2003124434A (ja) チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法
JP3165959B2 (ja) 半導体チップの実装構造および半導体装置
JPH118331A (ja) 半導体装置及び集積半導体装置
JP2651427B2 (ja) 半導体装置の製造方法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
JP2001177005A (ja) 半導体装置及びその製造方法
CN114141761B (zh) 一种堆叠式芯片封装件及其制作方法
JP5273956B2 (ja) 半導体装置の製造方法
JP2001210786A (ja) 半導体装置およびその製造方法
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
JP2003347504A (ja) 半導体装置及びその製造方法
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
US20050082658A1 (en) Simplified stacked chip assemblies

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907