JPH1185121A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH1185121A JPH1185121A JP9254213A JP25421397A JPH1185121A JP H1185121 A JPH1185121 A JP H1185121A JP 9254213 A JP9254213 A JP 9254213A JP 25421397 A JP25421397 A JP 25421397A JP H1185121 A JPH1185121 A JP H1185121A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- frequency
- clock signal
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims abstract description 37
- 238000005070 sampling Methods 0.000 claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 238000012937 correction Methods 0.000 abstract description 2
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 230000003068 static effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 102100021753 Cardiolipin synthase (CMP-forming) Human genes 0.000 description 1
- 101000895518 Homo sapiens Cardiolipin synthase (CMP-forming) Proteins 0.000 description 1
- 101100385368 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CSG2 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 101150115304 cls-2 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
- H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
- H04N5/7441—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of liquid crystal cells
- H04N2005/745—Control circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Color Television Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 仕様の異なるパーソナルコンピュータからの
画像信号が入力された場合でも、サンプリングクロック
信号の周波数及び位相を自動的に最適値に設定できるよ
うにした画像表示装置を提供する。 【解決手段】 静止画像信号を入力した状態で、Ａ／Ｄ
変換回路１１のサンプリングクロック信号ＣＬＳの周波
数ｆｓ及び位相φを変化させ、Ａ／Ｄ変換後の画像信号
が所定値以上変化する変化点の数を、所定期間単位でカ
ウントする。そのカウント値が最大値に飽和する周波数
ｆｓ０及び位相φ０を求める。
画像信号が入力された場合でも、サンプリングクロック
信号の周波数及び位相を自動的に最適値に設定できるよ
うにした画像表示装置を提供する。 【解決手段】 静止画像信号を入力した状態で、Ａ／Ｄ
変換回路１１のサンプリングクロック信号ＣＬＳの周波
数ｆｓ及び位相φを変化させ、Ａ／Ｄ変換後の画像信号
が所定値以上変化する変化点の数を、所定期間単位でカ
ウントする。そのカウント値が最大値に飽和する周波数
ｆｓ０及び位相φ０を求める。
Description
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータがそのディスプレイに表示するために生成する画
像信号（以下「ＰＣ画像信号」という）のように、画素
単位でディジタル的に生成された画像信号を表示する画
像表示装置に関する。
ュータがそのディスプレイに表示するために生成する画
像信号（以下「ＰＣ画像信号」という）のように、画素
単位でディジタル的に生成された画像信号を表示する画
像表示装置に関する。
【０００２】
【従来の技術】パーソナルコンピュータのディスプレイ
に表示される画像を拡大して表示するために、画像信号
を大型の画面に投射するプロジェクタ装置が広く使用さ
れている。この場合、パーソナルコンピュータからはア
ナログのＰＣ画像信号（ＲＧＢ信号）がプロジェクタ装
置に入力される。そして、プロジェクタ装置では、入力
されるＲＧＢ信号をＡ／Ｄ変換し、それにより得られる
ディジタル信号で例えば液晶ライトバルブを駆動するこ
とにより、ＰＣ画像信号を投射するようにしている。
に表示される画像を拡大して表示するために、画像信号
を大型の画面に投射するプロジェクタ装置が広く使用さ
れている。この場合、パーソナルコンピュータからはア
ナログのＰＣ画像信号（ＲＧＢ信号）がプロジェクタ装
置に入力される。そして、プロジェクタ装置では、入力
されるＲＧＢ信号をＡ／Ｄ変換し、それにより得られる
ディジタル信号で例えば液晶ライトバルブを駆動するこ
とにより、ＰＣ画像信号を投射するようにしている。
【０００３】
【発明が解決しようとする課題】しかしながら、ＰＣ画
像信号は、解像度（表示画素数）の違いによりＶＧＡ信
号（水平６４０×垂直４８０画素）、ＳＶＧＡ信号（水
平８００×垂直６００画素）、ＸＧＡ信号（水平１０２
４×垂直７６８）など、異なる規格の信号があり、また
ＶＧＡ信号、ＳＶＧＡ信号等であっても水平同期周波数
が少しずつ異なるなる信号が存在するため、以下のよう
な問題がある。
像信号は、解像度（表示画素数）の違いによりＶＧＡ信
号（水平６４０×垂直４８０画素）、ＳＶＧＡ信号（水
平８００×垂直６００画素）、ＸＧＡ信号（水平１０２
４×垂直７６８）など、異なる規格の信号があり、また
ＶＧＡ信号、ＳＶＧＡ信号等であっても水平同期周波数
が少しずつ異なるなる信号が存在するため、以下のよう
な問題がある。
【０００４】図４は、この問題点を説明するための図で
あり、プロジェクタ装置に入力されるもとのＰＣ画像信
号ＳＯＲＧは、一例として水平方向の画素毎に白黒反転
する信号として示している（同図（ａ））。このＰＣ画
像信号ＳＯＲＧは、水平同期信号と位相ロックした画像
クロック信号を基準として生成されるので、信号ＳＯＲ
Ｇが反転する位相も水平同期信号と位相ロックしてい
る。ここで、ＰＣ画像信号ＳＯＲＧを、上記信号生成時
に使用された画像クロック信号の周波数ｆＣＬＧより低
い周波数ｆｓ１のサンプリングクロック信号ＣＬＳ１
（同図（ｂ））を用いてサンプリングすると、サンプリ
ングされる信号ＳＳ１は同図（ｃ）に示すようになる一
方、周波数ｆＣＬＧより高い周波数ｆｓ２のサンプリン
グクロック信号ＣＬＳ２（同図（ｄ））を用いてサンプ
リングすると、サンプリングされる信号ＳＳ２は同図
（ｅ）に示すようになり、いずれも元の信号を忠実に再
現できないことになる。また、サンプリングクロック信
号の位相φがずれても、サンプリングされる信号はその
波形が変化する。
あり、プロジェクタ装置に入力されるもとのＰＣ画像信
号ＳＯＲＧは、一例として水平方向の画素毎に白黒反転
する信号として示している（同図（ａ））。このＰＣ画
像信号ＳＯＲＧは、水平同期信号と位相ロックした画像
クロック信号を基準として生成されるので、信号ＳＯＲ
Ｇが反転する位相も水平同期信号と位相ロックしてい
る。ここで、ＰＣ画像信号ＳＯＲＧを、上記信号生成時
に使用された画像クロック信号の周波数ｆＣＬＧより低
い周波数ｆｓ１のサンプリングクロック信号ＣＬＳ１
（同図（ｂ））を用いてサンプリングすると、サンプリ
ングされる信号ＳＳ１は同図（ｃ）に示すようになる一
方、周波数ｆＣＬＧより高い周波数ｆｓ２のサンプリン
グクロック信号ＣＬＳ２（同図（ｄ））を用いてサンプ
リングすると、サンプリングされる信号ＳＳ２は同図
（ｅ）に示すようになり、いずれも元の信号を忠実に再
現できないことになる。また、サンプリングクロック信
号の位相φがずれても、サンプリングされる信号はその
波形が変化する。
【０００５】同図（ｆ）は、周波数及び位相が元の画像
クロック信号とほぼ一致したサンプリングクロック信号
を示し、これを用いてサンプリングすることにより、元
のＰＣ画像信号を忠実にサンプリングすることができ
る。
クロック信号とほぼ一致したサンプリングクロック信号
を示し、これを用いてサンプリングすることにより、元
のＰＣ画像信号を忠実にサンプリングすることができ
る。
【０００６】したがって、従来のプロジェクタ装置で
は、サンプリングクロック信号の周波数ｆｓ及び位相φ
を、使用者が手動で調整するための調整機構が設けられ
ている。そのため使用者は、表示するＰＣ画像信号の仕
様が変わるたびに、例えば縦縞の画像を表示して周波数
ｆｓ及び位相φを最適値に調整する必要がある。
は、サンプリングクロック信号の周波数ｆｓ及び位相φ
を、使用者が手動で調整するための調整機構が設けられ
ている。そのため使用者は、表示するＰＣ画像信号の仕
様が変わるたびに、例えば縦縞の画像を表示して周波数
ｆｓ及び位相φを最適値に調整する必要がある。
【０００７】本発明はこの点に着目してなされたもので
あり、仕様の異なるＰＣ画像信号が入力された場合で
も、サンプリングクロック信号の周波数及び位相を自動
的に最適値に設定できるようにした画像表示装置を提供
することを目的とする。
あり、仕様の異なるＰＣ画像信号が入力された場合で
も、サンプリングクロック信号の周波数及び位相を自動
的に最適値に設定できるようにした画像表示装置を提供
することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
請求項１に記載の発明は、１周期が水平方向の１画素に
対応する画像クロック信号と位相ロックした水平同期信
号を含み、前記画像クロック信号に同期してレベルが変
化するアナログ画像信号を、前記水平同期信号に位相ロ
ックしたサンプリングクロック信号を用いてサンプリン
グし、ディジタル信号に変換するＡ／Ｄ変換手段を有
し、前記ディジタル信号に応じて表示素子を駆動して画
像を表示する画像表示装置において、前記Ａ／Ｄ変換手
段の出力信号のレベルが所定値以上変化する変化点を検
出する変化点検出手段と、検出した変化点の数を所定期
間単位でカウントするカウント手段と、静止画像信号を
入力した状態で、前記サンプリングクロック信号の周波
数ｆｓ及び前記水平同期信号に対する位相φを変更し
て、前記カウント手段の出力が最大値に飽和する周波数
ｆｓ０及び位相φ０を探索する飽和点探索手段とを備
え、前記サンプリングクロック信号の周波数ｆｓ及び位
相φを、それぞれ前記周波数ｆｓ０及び位相φ０に設定
することを特徴とする。
請求項１に記載の発明は、１周期が水平方向の１画素に
対応する画像クロック信号と位相ロックした水平同期信
号を含み、前記画像クロック信号に同期してレベルが変
化するアナログ画像信号を、前記水平同期信号に位相ロ
ックしたサンプリングクロック信号を用いてサンプリン
グし、ディジタル信号に変換するＡ／Ｄ変換手段を有
し、前記ディジタル信号に応じて表示素子を駆動して画
像を表示する画像表示装置において、前記Ａ／Ｄ変換手
段の出力信号のレベルが所定値以上変化する変化点を検
出する変化点検出手段と、検出した変化点の数を所定期
間単位でカウントするカウント手段と、静止画像信号を
入力した状態で、前記サンプリングクロック信号の周波
数ｆｓ及び前記水平同期信号に対する位相φを変更し
て、前記カウント手段の出力が最大値に飽和する周波数
ｆｓ０及び位相φ０を探索する飽和点探索手段とを備
え、前記サンプリングクロック信号の周波数ｆｓ及び位
相φを、それぞれ前記周波数ｆｓ０及び位相φ０に設定
することを特徴とする。
【０００９】請求項２に記載の発明は、前記飽和点探索
手段は、前記静止画像信号の垂直方向の画素数を検出す
ることにより探索範囲を決定する探索範囲決定手段を有
し、該探索範囲決定手段により決定された探索範囲内で
前記周波数ｆｓを変化させることを特徴とする。
手段は、前記静止画像信号の垂直方向の画素数を検出す
ることにより探索範囲を決定する探索範囲決定手段を有
し、該探索範囲決定手段により決定された探索範囲内で
前記周波数ｆｓを変化させることを特徴とする。
【００１０】請求項３に記載の発明は、前記カウント手
段は、検出した変化点の数を１フレーム単位でカウント
することを特徴とする。請求項４に記載の発明は、前記
カウント手段は、１水平同期期間の前記変化点を画素単
位で記憶するラインメモリを有し、１水平同期期間内の
同じ位置の変化点は重複してカウントしないことを特徴
とする。
段は、検出した変化点の数を１フレーム単位でカウント
することを特徴とする。請求項４に記載の発明は、前記
カウント手段は、１水平同期期間の前記変化点を画素単
位で記憶するラインメモリを有し、１水平同期期間内の
同じ位置の変化点は重複してカウントしないことを特徴
とする。
【００１１】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。図１は、本発明の一実施形態にかか
るプロジェクタ装置の光学系の構成を模式的に示す図で
ある。この装置は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３
色に対応した液晶ライトバルブを備える３板式の透過型
プロジェクタ装置であり、この装置の光学系は、光源１
と、ダイクロイックミラー２、３、６、８と、全反射ミ
ラー４、７と、画像ソースとしての液晶ライトバルブ５
Ｒ、５Ｇ、５Ｂと、ズーム機能を有する投射レンズユニ
ット９とを備えている。
参照して説明する。図１は、本発明の一実施形態にかか
るプロジェクタ装置の光学系の構成を模式的に示す図で
ある。この装置は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３
色に対応した液晶ライトバルブを備える３板式の透過型
プロジェクタ装置であり、この装置の光学系は、光源１
と、ダイクロイックミラー２、３、６、８と、全反射ミ
ラー４、７と、画像ソースとしての液晶ライトバルブ５
Ｒ、５Ｇ、５Ｂと、ズーム機能を有する投射レンズユニ
ット９とを備えている。
【００１２】この光学系によれば、光源１から出射され
た光が、ダイクロイックミラー２及び３によりＲＧＢの
３色に分光され、それぞれ液晶ライトバルブ５Ｒ、５
Ｇ、５Ｂに入射される。液晶ライトバルブ５Ｒ〜５Ｂに
入射された光は、プロジェクタ装置に入力される画像デ
ータに応じた強度の変調が行われる。強度変調されＲＧ
Ｂの３色の光がダイクロイックミラー６、８によって合
成され、投射レンズユニット９を介して画像表示面１０
に拡大投射される。
た光が、ダイクロイックミラー２及び３によりＲＧＢの
３色に分光され、それぞれ液晶ライトバルブ５Ｒ、５
Ｇ、５Ｂに入射される。液晶ライトバルブ５Ｒ〜５Ｂに
入射された光は、プロジェクタ装置に入力される画像デ
ータに応じた強度の変調が行われる。強度変調されＲＧ
Ｂの３色の光がダイクロイックミラー６、８によって合
成され、投射レンズユニット９を介して画像表示面１０
に拡大投射される。
【００１３】図２は、図１に示すプロジェクタ装置の電
気回路系のうち、入力されるアナログＲＧＢ信号に応じ
て、サンプリングクロック信号の周波数ｆｓ及び位相φ
を最適値に設定し、入力ＲＧＢ信号のＡ／Ｄ変換（アナ
ログ−ディジタル変換）を行うＡ／Ｄ変換部のブロック
図である。このＡ／Ｄ変換部は、ＲＧＢ信号のそれぞれ
に対応したＡ／Ｄ変換回路１１Ｒ，１１Ｇ，１１Ｂと、
ディジタル化されたＲＧＢ信号を、２値化する２値化回
路１２Ｒ，１２Ｇ，１２Ｂと、２値化回路１２Ｒ，１２
Ｇ，１２Ｂの出力信号の変化点を検出する変化点検出回
路１３Ｒ，１３Ｇ，１３Ｂと、論理和（ＯＲ）回路１４
と、検出された変化点の水平方向の画素位置を記憶する
ラインメモリと、入力画像信号の水平同期信号ＨＳＹＮ
Ｃに位相ロックした基準クロック信号を生成するＰＬＬ
発振回路１７と、ＰＬＬ発振回路１７の出力信号を分周
する分周回路１８と、分周回路１８の出力信号の位相補
正を行う位相補正回路１９と、周波数ｆｓ（すなわち、
分周回路１８の分周比Ｎ）及び位相φの最適値の探索を
行う制御部１６とを備えている。ＰＬＬ発振回路１７に
は、入力画像信号から分離された水平同期信号ＨＳＹＮ
Ｃが供給され、制御部１６には、入力画像信号から分離
された水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹ
ＮＣが供給される。
気回路系のうち、入力されるアナログＲＧＢ信号に応じ
て、サンプリングクロック信号の周波数ｆｓ及び位相φ
を最適値に設定し、入力ＲＧＢ信号のＡ／Ｄ変換（アナ
ログ−ディジタル変換）を行うＡ／Ｄ変換部のブロック
図である。このＡ／Ｄ変換部は、ＲＧＢ信号のそれぞれ
に対応したＡ／Ｄ変換回路１１Ｒ，１１Ｇ，１１Ｂと、
ディジタル化されたＲＧＢ信号を、２値化する２値化回
路１２Ｒ，１２Ｇ，１２Ｂと、２値化回路１２Ｒ，１２
Ｇ，１２Ｂの出力信号の変化点を検出する変化点検出回
路１３Ｒ，１３Ｇ，１３Ｂと、論理和（ＯＲ）回路１４
と、検出された変化点の水平方向の画素位置を記憶する
ラインメモリと、入力画像信号の水平同期信号ＨＳＹＮ
Ｃに位相ロックした基準クロック信号を生成するＰＬＬ
発振回路１７と、ＰＬＬ発振回路１７の出力信号を分周
する分周回路１８と、分周回路１８の出力信号の位相補
正を行う位相補正回路１９と、周波数ｆｓ（すなわち、
分周回路１８の分周比Ｎ）及び位相φの最適値の探索を
行う制御部１６とを備えている。ＰＬＬ発振回路１７に
は、入力画像信号から分離された水平同期信号ＨＳＹＮ
Ｃが供給され、制御部１６には、入力画像信号から分離
された水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹ
ＮＣが供給される。
【００１４】Ａ／Ｄ変換回路１１Ｒ，１１Ｇ，１１Ｂの
出力信号は、表示信号処理部２０に供給され、表示信号
処理部２０は、ディジタル化されたＲＧＢ信号に応じて
液晶ライトバルブ５Ｒ，５Ｇ，５Ｂを駆動し、入力され
るＲＧＢ信号に対応する画像の投射を行う。
出力信号は、表示信号処理部２０に供給され、表示信号
処理部２０は、ディジタル化されたＲＧＢ信号に応じて
液晶ライトバルブ５Ｒ，５Ｇ，５Ｂを駆動し、入力され
るＲＧＢ信号に対応する画像の投射を行う。
【００１５】２値化回路１２Ｒ，１２Ｇ，１２Ｂは、中
間的なレベルに対応する閾値ＬＴＨより大きなレベルを
「１」、閾値ＬＴＨより小さなレベルを「０」に対応さ
せる２値化処理を行い、処理後の信号を変化点検出回路
１３Ｒ，１３Ｇ，１３Ｂに入力する。変化点検出回路１
３Ｒ，１３Ｇ，１３Ｂは、２値化された画素データを１
つ前の画素データと比較することにより変化点を検出
し、変化点を検出したとき「１」を出力し、それ以外の
ときは、「０」を出力する。ＯＲ回路１４は、変化点検
出回路１３Ｒ，１３Ｇ，１３Ｂの出力の論理和演算を行
い、水平方向の画素位置（アドレス）に対応させてライ
ンメモリ１５に書き込む。ラインメモリ１５は、垂直同
期信号ＶＳＹＮＣに同期して入力されるリセット信号Ｒ
Ｓによりすべての記憶値が「０」にリセットされ、変化
点が検出されると対応する画素位置のビットが「１」と
なる。その画素位置のビットがすでに「１」であるとき
は、「１」の値が維持される。すなわち、記憶値と、Ｏ
Ｒ回路１４から入力される変化点検出データとの論理和
が、ラインメモリ１５の各ビットの新たな記憶値となる
ように、書き込み制御がなされる。
間的なレベルに対応する閾値ＬＴＨより大きなレベルを
「１」、閾値ＬＴＨより小さなレベルを「０」に対応さ
せる２値化処理を行い、処理後の信号を変化点検出回路
１３Ｒ，１３Ｇ，１３Ｂに入力する。変化点検出回路１
３Ｒ，１３Ｇ，１３Ｂは、２値化された画素データを１
つ前の画素データと比較することにより変化点を検出
し、変化点を検出したとき「１」を出力し、それ以外の
ときは、「０」を出力する。ＯＲ回路１４は、変化点検
出回路１３Ｒ，１３Ｇ，１３Ｂの出力の論理和演算を行
い、水平方向の画素位置（アドレス）に対応させてライ
ンメモリ１５に書き込む。ラインメモリ１５は、垂直同
期信号ＶＳＹＮＣに同期して入力されるリセット信号Ｒ
Ｓによりすべての記憶値が「０」にリセットされ、変化
点が検出されると対応する画素位置のビットが「１」と
なる。その画素位置のビットがすでに「１」であるとき
は、「１」の値が維持される。すなわち、記憶値と、Ｏ
Ｒ回路１４から入力される変化点検出データとの論理和
が、ラインメモリ１５の各ビットの新たな記憶値となる
ように、書き込み制御がなされる。
【００１６】制御部１６は、後述する手法により、分周
回路１８の分周比ｎ及び位相補正回路１９の位相φを設
定し、各回路１８、１９に供給する。これにより、ＰＬ
Ｌ発振回路１７の出力信号が分周比ｎで分周されるとと
もに、水平同期信号ＨＳＹＮＣを基準とした位相φに設
定されて、サンプリングクロック信号ＣＬＳが生成され
る。生成されたサンプリングクロック信号ＣＬＳは、Ａ
／Ｄ変換回路１１Ｒ，１１Ｇ，１１Ｂに供給される。
回路１８の分周比ｎ及び位相補正回路１９の位相φを設
定し、各回路１８、１９に供給する。これにより、ＰＬ
Ｌ発振回路１７の出力信号が分周比ｎで分周されるとと
もに、水平同期信号ＨＳＹＮＣを基準とした位相φに設
定されて、サンプリングクロック信号ＣＬＳが生成され
る。生成されたサンプリングクロック信号ＣＬＳは、Ａ
／Ｄ変換回路１１Ｒ，１１Ｇ，１１Ｂに供給される。
【００１７】図３は、制御部１６により実行される、サ
ンプリングクロック信号ＣＬＳの周波数ｆｓを決定する
分周比ｎ及び位相φの最適値を求める最適値探索処理の
フローチャートである。この処理は、例えば使用者がス
イッチにより実行を指示することにより実行される。こ
のとき入力画像信号は静止画像信号とする。この静止画
像信号は、特別のテスト信号である必要なく、通常のメ
ニュー画面などの信号でよい。
ンプリングクロック信号ＣＬＳの周波数ｆｓを決定する
分周比ｎ及び位相φの最適値を求める最適値探索処理の
フローチャートである。この処理は、例えば使用者がス
イッチにより実行を指示することにより実行される。こ
のとき入力画像信号は静止画像信号とする。この静止画
像信号は、特別のテスト信号である必要なく、通常のメ
ニュー画面などの信号でよい。
【００１８】ステップＳ１では、垂直同期信号ＶＳＹＮ
Ｃ及び水平同期信号ＨＳＹＮＣに基づいて、１垂直期間
（１フレーム）内の走査線数（すなわち垂直方向の画素
数）を検出し、入力信号が例えばＶＧＡ信号（総画素
数：水平８００〜８６４画素×垂直５００〜５２５画
素）か、ＳＶＧＡ信号（総画素数：水平１０２４〜１１
５２画素×垂直６２５〜６６７画素）か、ＸＧＡ信号
（総画素数：水平１２６４〜１４５６画素×垂直８００
〜９１５画素）か，ＳＸＧＡ信号（総画素数：水平１６
８８画素×垂直１０６６画素）かを判別することによ
り、分周比ｎの最小値ｎｍｉｎ及び最大値ｎｍａｘ、す
なわち最適値を探索する範囲を決定する。ここで、最小
値ｎｍｉｎ及び最大値ｎｍａｘは、入力信号の種類（Ｖ
ＧＡ，ＳＶＧＡ等のうちのいずれであるか）によって想
定される最適値の範囲より、それぞれ若干小さい値及び
若干大きい値に設定する。
Ｃ及び水平同期信号ＨＳＹＮＣに基づいて、１垂直期間
（１フレーム）内の走査線数（すなわち垂直方向の画素
数）を検出し、入力信号が例えばＶＧＡ信号（総画素
数：水平８００〜８６４画素×垂直５００〜５２５画
素）か、ＳＶＧＡ信号（総画素数：水平１０２４〜１１
５２画素×垂直６２５〜６６７画素）か、ＸＧＡ信号
（総画素数：水平１２６４〜１４５６画素×垂直８００
〜９１５画素）か，ＳＸＧＡ信号（総画素数：水平１６
８８画素×垂直１０６６画素）かを判別することによ
り、分周比ｎの最小値ｎｍｉｎ及び最大値ｎｍａｘ、す
なわち最適値を探索する範囲を決定する。ここで、最小
値ｎｍｉｎ及び最大値ｎｍａｘは、入力信号の種類（Ｖ
ＧＡ，ＳＶＧＡ等のうちのいずれであるか）によって想
定される最適値の範囲より、それぞれ若干小さい値及び
若干大きい値に設定する。
【００１９】次いで、分周比ｎをｎｍａｘに、また位相
φを変化させるためのパラメータｋを「１」に設定する
（ステップＳ２）。位相φは、１つの周波数について例
えば１０点（０度、３６度、７２度、…３２６度）のデ
ータを計測する。
φを変化させるためのパラメータｋを「１」に設定する
（ステップＳ２）。位相φは、１つの周波数について例
えば１０点（０度、３６度、７２度、…３２６度）のデ
ータを計測する。
【００２０】ステップＳ３では、位相φをφ（ｋ）に設
定し、垂直同期信号ＶＳＹＮＣの入力タイミングでライ
ンメモリ１５の記憶値が「１」であるビットをカウント
し、そのカウント値Ｍ（ｎ，ｋ）を記憶し、その後リセ
ット信号ＲＳを出力する。これにより、制御部１６は、
１フレーム単位で、ＲＧＢ信号のいずれかが閾値ＬＴＨ
に対して反転する変化点の数をカウントする。この場
合、ラインメモリ１５の同一アドレス（水平方向の同一
位置）にある変化点は、１フレーム内に２個以上あって
も、１個とカウントされる。すなわち、例えば垂直方向
の１本の直線がある場合、変化点の個数は１フレーム内
で２個となる。
定し、垂直同期信号ＶＳＹＮＣの入力タイミングでライ
ンメモリ１５の記憶値が「１」であるビットをカウント
し、そのカウント値Ｍ（ｎ，ｋ）を記憶し、その後リセ
ット信号ＲＳを出力する。これにより、制御部１６は、
１フレーム単位で、ＲＧＢ信号のいずれかが閾値ＬＴＨ
に対して反転する変化点の数をカウントする。この場
合、ラインメモリ１５の同一アドレス（水平方向の同一
位置）にある変化点は、１フレーム内に２個以上あって
も、１個とカウントされる。すなわち、例えば垂直方向
の１本の直線がある場合、変化点の個数は１フレーム内
で２個となる。
【００２１】次いでパラメータｋを「１」だけインクリ
メントし（ステップＳ５）、その値が最大値ｋｍａｘ
（例えば１０）を越えたか否かを判別する（ステップＳ
６）。ｋ≦ｋｍａｘであるときは、ステップＳ３に戻
り、ｋ＞ｋｍａｘとなると、ステップＳ７に進んで、分
周比ｎを所定減算値ｄｎ（例えば８）だけデクリメント
し、分周比ｎが最小値ｎｍｉｎより小さくなったか否か
を判別する。ｎ≧ｎｍｉｎであるときは、パラメータｋ
を「１」に戻してステップＳ３に戻り、ｎ＜ｎｍｉｎと
なると、ステップＳ１０に進む。
メントし（ステップＳ５）、その値が最大値ｋｍａｘ
（例えば１０）を越えたか否かを判別する（ステップＳ
６）。ｋ≦ｋｍａｘであるときは、ステップＳ３に戻
り、ｋ＞ｋｍａｘとなると、ステップＳ７に進んで、分
周比ｎを所定減算値ｄｎ（例えば８）だけデクリメント
し、分周比ｎが最小値ｎｍｉｎより小さくなったか否か
を判別する。ｎ≧ｎｍｉｎであるときは、パラメータｋ
を「１」に戻してステップＳ３に戻り、ｎ＜ｎｍｉｎと
なると、ステップＳ１０に進む。
【００２２】ステップＳ１０では、記憶したカウント値
Ｍ（ｎ，ｋ）から最大値ＭＭＡＸを決定し、Ｍ（ｎ，
ｋ）＝ＭＭＡＸとなる、（ｎ，ｋ）の組み合わせのうち
分周比ｎが最大でパラメータｋが最小の組を選択し、そ
れを最大値ＭＭＡＸに飽和する分周比ｎ０及びパラメー
タｋ０とする。そして、分周比ｎ及びパラメータｋをそ
れぞれｎ０及びｋ０に設定して（ステップＳ１１）、本
処理を終了する。
Ｍ（ｎ，ｋ）から最大値ＭＭＡＸを決定し、Ｍ（ｎ，
ｋ）＝ＭＭＡＸとなる、（ｎ，ｋ）の組み合わせのうち
分周比ｎが最大でパラメータｋが最小の組を選択し、そ
れを最大値ＭＭＡＸに飽和する分周比ｎ０及びパラメー
タｋ０とする。そして、分周比ｎ及びパラメータｋをそ
れぞれｎ０及びｋ０に設定して（ステップＳ１１）、本
処理を終了する。
【００２３】図４に示すように、サンプリングクロック
信号の周波数ｆｓが、画像クロック信号の周波数より低
いと、変化点の数は元の信号ＳＯＲＧより少ない信号Ｓ
Ｓ１となり、周波数ｆｓを増加させると変化点の数が増
加し、元の信号ＳＯＲＧの変化点の数と等しくなったと
ころで飽和する。図３の手法はこの点に着目して最適値
を探索するものである。
信号の周波数ｆｓが、画像クロック信号の周波数より低
いと、変化点の数は元の信号ＳＯＲＧより少ない信号Ｓ
Ｓ１となり、周波数ｆｓを増加させると変化点の数が増
加し、元の信号ＳＯＲＧの変化点の数と等しくなったと
ころで飽和する。図３の手法はこの点に着目して最適値
を探索するものである。
【００２４】以上のように本実施形態では、入力信号を
静止画像信号として、サンプリングクロック信号の分周
比ｎ、すなわち周波数ｆｓおよび位相φを変化させて、
Ａ／Ｄ変換後のディジタル信号の変化点の数をカウント
し、カウント値が最大値に飽和する周波数及び位相を探
索して、サンプリングクロック信号ＣＬＳの周波数ｆｓ
及び位相φを決定するようにしたので、仕様の異なるＰ
Ｃ画像信号が入力された場合でも、サンプリングクロッ
ク信号の周波数及び位相を自動的に最適値に設定するこ
とができる。
静止画像信号として、サンプリングクロック信号の分周
比ｎ、すなわち周波数ｆｓおよび位相φを変化させて、
Ａ／Ｄ変換後のディジタル信号の変化点の数をカウント
し、カウント値が最大値に飽和する周波数及び位相を探
索して、サンプリングクロック信号ＣＬＳの周波数ｆｓ
及び位相φを決定するようにしたので、仕様の異なるＰ
Ｃ画像信号が入力された場合でも、サンプリングクロッ
ク信号の周波数及び位相を自動的に最適値に設定するこ
とができる。
【００２５】また本実施形態では、１フレーム内の変化
点の数をカウントするようにしたので、特別のテスト信
号を使用しなくても、最適値を探索することができる。
また入力信号が、ＶＧＡ信号、ＳＶＧＡ信号、ＸＧＡ信
号またはＳＸＧＡ信号のいずれであるかを判別し、分周
比ｎ（周波数ｆｓ）の探索範囲を限定するようにしたの
で、探索処理の時間を低減することができる。
点の数をカウントするようにしたので、特別のテスト信
号を使用しなくても、最適値を探索することができる。
また入力信号が、ＶＧＡ信号、ＳＶＧＡ信号、ＸＧＡ信
号またはＳＸＧＡ信号のいずれであるかを判別し、分周
比ｎ（周波数ｆｓ）の探索範囲を限定するようにしたの
で、探索処理の時間を低減することができる。
【００２６】さらに１水平同期期間の変化点を画素単位
で記憶するラインメモリ１５により、変化点の画素を記
憶し、１水平同期期間内の同じ画素位置の変化点は重複
してカウントしないようにしたので、１フレーム内の変
化点の数をすべてカウントする場合に比べて、ハード構
成を簡略化することができる。
で記憶するラインメモリ１５により、変化点の画素を記
憶し、１水平同期期間内の同じ画素位置の変化点は重複
してカウントしないようにしたので、１フレーム内の変
化点の数をすべてカウントする場合に比べて、ハード構
成を簡略化することができる。
【００２７】なお本発明は上述した実施形態に限るもの
ではなく、種々の変形が可能である。例えば、変化点の
カウントは、１フレーム単位で行うこと必ずしも必要で
なく、垂直相関性の高い入力信号（例えば、縦縞模様の
信号）を使用する場合は、１水平同期期間内の変化点の
数をカウントすればよい。さらに、水平方向にも相関性
の高い信号（例えば図４の信号ＳＯＲＧ）の場合には、
水平同期期間の一部の期間内の変化点の数をカウントす
るようにしてもよい。最適値探索を行うときの入力信号
としては、変化点の数が少なすぎる信号（例えば１フレ
ーム内に縦線１本の信号）は好ましくない。
ではなく、種々の変形が可能である。例えば、変化点の
カウントは、１フレーム単位で行うこと必ずしも必要で
なく、垂直相関性の高い入力信号（例えば、縦縞模様の
信号）を使用する場合は、１水平同期期間内の変化点の
数をカウントすればよい。さらに、水平方向にも相関性
の高い信号（例えば図４の信号ＳＯＲＧ）の場合には、
水平同期期間の一部の期間内の変化点の数をカウントす
るようにしてもよい。最適値探索を行うときの入力信号
としては、変化点の数が少なすぎる信号（例えば１フレ
ーム内に縦線１本の信号）は好ましくない。
【００２８】また、上述した実施形態では、変化点の検
出は、Ａ／Ｄ変換により得られたディジタル信号を２値
化して行うようにしたが、これに限るものではなく、Ａ
／Ｄ変換による得られたディジタル信号そのものの値
が、所定値以上変化する箇所を検出するようにしてもよ
い。２値化することにより、ハード構成を簡略化するこ
とができる。
出は、Ａ／Ｄ変換により得られたディジタル信号を２値
化して行うようにしたが、これに限るものではなく、Ａ
／Ｄ変換による得られたディジタル信号そのものの値
が、所定値以上変化する箇所を検出するようにしてもよ
い。２値化することにより、ハード構成を簡略化するこ
とができる。
【００２９】また、上述した実施形態では、プロジェク
タ装置を示したが、通常の液晶表示装置やＣＲＴ表示装
置であってもよい。
タ装置を示したが、通常の液晶表示装置やＣＲＴ表示装
置であってもよい。
【００３０】
【発明の効果】以上詳述したように請求項１に記載の発
明によれば、Ａ／Ｄ変換された信号のレベルが所定値以
上変化する変化点が検出され、検出された変化点の数が
所定期間単位でカウントされ、静止画像信号を入力した
状態で、サンプリングクロック信号の周波数ｆｓ及び水
平同期信号に対する位相φを変更することにより、前記
変化点のカウント値が最大値に飽和する周波数ｆｓ０及
び位相φ０を探索され、サンプリングクロック信号の周
波数ｆｓ及び位相φが、それぞれ前記周波数ｆｓ０及び
位相φ０に設定されるので、仕様の異なるＰＣ画像信号
が入力された場合でも、サンプリングクロック信号の周
波数及び位相を自動的に最適値に設定することができ
る。
明によれば、Ａ／Ｄ変換された信号のレベルが所定値以
上変化する変化点が検出され、検出された変化点の数が
所定期間単位でカウントされ、静止画像信号を入力した
状態で、サンプリングクロック信号の周波数ｆｓ及び水
平同期信号に対する位相φを変更することにより、前記
変化点のカウント値が最大値に飽和する周波数ｆｓ０及
び位相φ０を探索され、サンプリングクロック信号の周
波数ｆｓ及び位相φが、それぞれ前記周波数ｆｓ０及び
位相φ０に設定されるので、仕様の異なるＰＣ画像信号
が入力された場合でも、サンプリングクロック信号の周
波数及び位相を自動的に最適値に設定することができ
る。
【００３１】請求項２に記載の発明によれば、前記静止
画像信号の垂直方向の画素数を検出することにより周波
数ｆｓの探索範囲が決定され、この探索範囲内で最適値
が探索されるので、探索時間を低減することができる。
画像信号の垂直方向の画素数を検出することにより周波
数ｆｓの探索範囲が決定され、この探索範囲内で最適値
が探索されるので、探索時間を低減することができる。
【００３２】請求項３に記載の発明によれば、検出した
変化点の数が１フレーム単位でカウントされるので、特
別のテスト信号を入力画像信号としなくても、最適値の
探索を行うことができる。
変化点の数が１フレーム単位でカウントされるので、特
別のテスト信号を入力画像信号としなくても、最適値の
探索を行うことができる。
【００３３】請求項４に記載の発明によれば、ラインメ
モリに１水平同期期間の変化点が画素単位で記憶され、
１水平同期期間内の同じ位置の変化点は重複してカウン
トされないので、カウント手段の構成を簡略なものとす
ることができる。
モリに１水平同期期間の変化点が画素単位で記憶され、
１水平同期期間内の同じ位置の変化点は重複してカウン
トされないので、カウント手段の構成を簡略なものとす
ることができる。
【図１】本発明の一実施形態にかかるプロジェクタ装置
の光学系の構成を説明するための模式図である。
の光学系の構成を説明するための模式図である。
【図２】図１に示すプロジェクタ装置の電気回路系のＡ
／Ｄ変換部の構成を示すブロック図である
／Ｄ変換部の構成を示すブロック図である
【図３】図２の制御部で実行される処理のフローチャー
トである。
トである。
【図４】従来技術の問題点を説明するための図である。
１１Ｒ，１１Ｇ，１１Ｂ Ａ／Ｄ変換回路（Ａ／Ｄ変換
手段） １２Ｒ，１２Ｇ，１２Ｂ ２値化回路（変化点検出手
段） １３Ｒ，１３Ｇ，１３Ｂ 変換点検出回路（変化点検出
手段） １４ ＯＲ回路（カウント手段） １５ ラインメモリ（カウント手段） １６ 制御部（カウント手段、飽和点探索手段） １７ ＰＬＬ発振回路（Ａ／Ｄ変換手段） １８ 分周回路 １９ 位相補正回路
手段） １２Ｒ，１２Ｇ，１２Ｂ ２値化回路（変化点検出手
段） １３Ｒ，１３Ｇ，１３Ｂ 変換点検出回路（変化点検出
手段） １４ ＯＲ回路（カウント手段） １５ ラインメモリ（カウント手段） １６ 制御部（カウント手段、飽和点探索手段） １７ ＰＬＬ発振回路（Ａ／Ｄ変換手段） １８ 分周回路 １９ 位相補正回路
Claims (4)
- 【請求項１】 １周期が水平方向の１画素に対応する画
像クロック信号と位相ロックした水平同期信号を含み、
前記画像クロック信号に同期してレベルが変化するアナ
ログ画像信号を、前記水平同期信号に位相ロックしたサ
ンプリングクロック信号を用いてサンプリングし、ディ
ジタル信号に変換するＡ／Ｄ変換手段を有し、前記ディ
ジタル信号に応じて表示素子を駆動して画像を表示する
画像表示装置において、 前記Ａ／Ｄ変換手段の出力信号のレベルが所定値以上変
化する変化点を検出する変化点検出手段と、 検出した変化点の数を所定期間単位でカウントするカウ
ント手段と、 静止画像信号を入力した状態で、前記サンプリングクロ
ック信号の周波数ｆｓ及び前記水平同期信号に対する位
相φを変更して、前記カウント手段の出力が最大値に飽
和する周波数ｆｓ０及び位相φ０を探索する飽和点探索
手段とを備え、 前記サンプリングクロック信号の周波数ｆｓ及び位相φ
を、それぞれ前記周波数ｆｓ０及び位相φ０に設定する
ことを特徴とする画像表示装置。 - 【請求項２】 前記飽和点探索手段は、前記静止画像信
号の垂直方向の画素数を検出することにより探索範囲を
決定する探索範囲決定手段を有し、該探索範囲決定手段
により決定された探索範囲内で前記周波数ｆｓを変化さ
せることを特徴とする請求項１に記載の画像表示装置。 - 【請求項３】 前記カウント手段は、検出した変化点の
数を１フレーム単位でカウントすることを特徴とする請
求項１または２に記載の画像表示装置。 - 【請求項４】 前記カウント手段は、１水平同期期間の
前記変化点を画素単位で記憶するラインメモリを有し、
１水平同期期間内の同じ位置の変化点は重複してカウン
トしないことを特徴とする請求項３に記載の画像表示装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25421397A JP3721738B2 (ja) | 1997-09-03 | 1997-09-03 | 画像表示装置 |
| US09/146,074 US6166775A (en) | 1997-09-03 | 1998-09-02 | Video signal sampling circuit and an image display apparatus including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25421397A JP3721738B2 (ja) | 1997-09-03 | 1997-09-03 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1185121A true JPH1185121A (ja) | 1999-03-30 |
| JP3721738B2 JP3721738B2 (ja) | 2005-11-30 |
Family
ID=17261841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25421397A Expired - Fee Related JP3721738B2 (ja) | 1997-09-03 | 1997-09-03 | 画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6166775A (ja) |
| JP (1) | JP3721738B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079128B2 (en) | 2001-03-20 | 2006-07-18 | Samsung Electronics Co., Ltd. | Method of and system for automatically setting display mode of monitor, and recording medium performing the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19751719A1 (de) * | 1997-11-21 | 1999-05-27 | Thomson Brandt Gmbh | Signalverarbeitungsverfahren für ein analoges Bildsignal |
| JP3722628B2 (ja) * | 1998-10-20 | 2005-11-30 | 株式会社日立製作所 | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
| US6633288B2 (en) * | 1999-09-15 | 2003-10-14 | Sage, Inc. | Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display |
| JP4132714B2 (ja) * | 2001-04-12 | 2008-08-13 | 三菱電機株式会社 | 映像信号サンプリング装置、表示装置、及び映像信号サンプリング方法 |
| TWI248018B (en) * | 2004-08-10 | 2006-01-21 | Realtek Semiconductor Corp | Apparatus for channel balancing of multi-channel analog-to-digital convertor and method thereof |
| US7952874B2 (en) * | 2008-07-01 | 2011-05-31 | Dell Products L.P. | Planer board with integrated cold plate |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943857A (en) * | 1987-04-24 | 1990-07-24 | Hitachi, Ltd. | Synchronizing circuit for an external signal and an internal sampling clock signal |
| US4757264A (en) * | 1987-10-08 | 1988-07-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Sample clock signal generator circuit |
| US5528307A (en) * | 1991-07-18 | 1996-06-18 | Canon Kabushiki Kaisha | Clock generator |
| JPH05199481A (ja) * | 1992-01-23 | 1993-08-06 | Fanuc Ltd | ビデオ信号の位相制御回路 |
| JPH07306668A (ja) * | 1994-03-31 | 1995-11-21 | Hewlett Packard Co <Hp> | クロック・スキューを最小限に抑えたドット・クロック発生 |
| US5731843A (en) * | 1994-09-30 | 1998-03-24 | Apple Computer, Inc. | Apparatus and method for automatically adjusting frequency and phase of pixel sampling in a video display |
-
1997
- 1997-09-03 JP JP25421397A patent/JP3721738B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-02 US US09/146,074 patent/US6166775A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079128B2 (en) | 2001-03-20 | 2006-07-18 | Samsung Electronics Co., Ltd. | Method of and system for automatically setting display mode of monitor, and recording medium performing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3721738B2 (ja) | 2005-11-30 |
| US6166775A (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805233A (en) | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion | |
| US5767916A (en) | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion | |
| US6483502B2 (en) | Image reproducing apparatus, projector, image reproducing system, and information storing medium | |
| US6724381B2 (en) | Signal processing apparatus for generating clocks phase-synchronized with input signal | |
| KR20010109186A (ko) | 프로젝터에 의한 영상표시장치 | |
| WO1999021355A1 (en) | Display device, marker signal forming method, marker signal detection circuit and control signal generation circuit | |
| JPH08294076A (ja) | 映像信号処理装置及び画像調整方法 | |
| US6989823B1 (en) | Method and apparatus for noise reduction using captured images | |
| US6559837B1 (en) | Image luminance detection and correction employing histograms | |
| JP3142705B2 (ja) | ドットマトリクス型表示装置 | |
| US6728402B2 (en) | Noise reduction through comparative histograms | |
| US6636205B1 (en) | Method and apparatus for determining a clock tracking frequency in a single vertical sync period | |
| JP3721738B2 (ja) | 画像表示装置 | |
| JPH0764522A (ja) | マルチディスプレイ装置の自動調整システム | |
| FR2587863A1 (fr) | Recepteur de television avec signaux selectionnables d'entree video | |
| US6546149B1 (en) | Digital noise reduction through selective pixel comparison | |
| KR100510148B1 (ko) | 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법 | |
| JP2000206951A (ja) | スキャンコンバ―タ及びスキャンコンバ―ト方法 | |
| JP2002320243A (ja) | 映像信号処理装置 | |
| US6693629B1 (en) | Image reproducing apparatus, projector, image reproducing system, and information storing medium | |
| JP2004219726A (ja) | 画像表示装置 | |
| JP2001086428A (ja) | 映像表示装置及びマルチ画面表示装置 | |
| JP2874672B2 (ja) | 表示装置における自動位相調整システム | |
| JP4019636B2 (ja) | 表示装置および表示方法 | |
| JPH07219486A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |