JPH1185660A - データ転送システム - Google Patents

データ転送システム

Info

Publication number
JPH1185660A
JPH1185660A JP24450897A JP24450897A JPH1185660A JP H1185660 A JPH1185660 A JP H1185660A JP 24450897 A JP24450897 A JP 24450897A JP 24450897 A JP24450897 A JP 24450897A JP H1185660 A JPH1185660 A JP H1185660A
Authority
JP
Japan
Prior art keywords
data
magnetic disk
disk device
bus
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24450897A
Other languages
English (en)
Inventor
Yoshikazu Nishioka
善和 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24450897A priority Critical patent/JPH1185660A/ja
Publication of JPH1185660A publication Critical patent/JPH1185660A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 磁気ディスク装置への書込みに伴うバスの占
有時間を短くする。 【解決手段】 主記憶装置2からのデータはバス9及び
バストランシーバ6を介してデュアルポートメモリ5に
書込まれる。この時点でバス9は解放される。次に、デ
ュアルポートメモリ5に書込まれたデータが読出され、
そのデータは磁気ディスク装置3に書込まれる。磁気デ
ィスク装置3にデータを書込む時間よりもデュアルポー
トメモリ5にデータを書込む時間の方が短いため、バス
9の占有時間は短くなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はデータ転送システム
に関し、特に磁気ディスク装置へのデータ転送システム
に関する。
【0002】
【従来の技術】一般に、CPU,主記憶装置,磁気ディ
スク装置等の入出力装置からなる情報処理装置では、磁
気ディスク装置等の入出力装置の入出力速度が、CPU
や主記憶装置のバスの速度に比べて著しく遅いため、磁
気ディスク装置等の入出力装置に対する入出力要求が生
じたときに、CPUバスを長時間占有してしまう。
【0003】上記情報処理装置において、CPUの負荷
を低減する方法として、ダイレクト・メモリ・アクセス
が良く知られている。
【0004】図7はダイレクトメモリアクセスを使用し
たデータ転送システムの構成図である。CPU1と主記
憶装置2と磁気ディスク装置3はデータ入出力バス9で
接続され、更にそのバス9と磁気ディスク装置3との間
にDMA(ダイレクト・メモリ・アクセス)コントロー
ラ4が接続されている。
【0005】主記憶装置2と磁気ディスク装置3との間
のデータ転送要求があると、CPU1はDMAコントロ
ーラ4に対して、送信先の装置(この場合磁気ディスク
装置3)、行うべき入出力操作(書込みか、読出し
か)、転送データのソース又はデスティネーションの主
記憶装置2のアドレス、転送バイト数を設定する。
【0006】DMAコントローラ4は設定された上記の
設定に従って磁気ディスク装置3に対する入出力操作を
行い、操作終了後にCPU1に対して操作が終了したこ
とを割込みによって通知する。
【0007】CPU1はDMAコントローラ4に対して
パラメータを設定してから、終了の通知を受信するまで
磁気ディスク装置3への入出力処理から解放され、他の
処理を実行することができる。
【0008】以上のように、ダイレクト・メモリ・アク
セスにより、磁気ディスク装置への入出力処理によるC
PUの負荷は低減される。
【0009】一方、このDMAとは異なるが、ホストコ
ンピュータとデイスクアレイ装置間にキャッシュメモリ
を接続することにより、ディスク領域へのアクセスによ
る待ち時間を減少させ、並列処理の高速化を図ったディ
スクアレイ装置が特開平7−244564号公報に開示
されている。
【0010】
【発明が解決しようとする課題】しかし、従来の技術に
よれば、データ入出力バス9は磁気ディスク装置3への
入出力操作に必要な比較的長い時間、DMAと磁気ディ
スク装置3に占有されてしまい、これにより情報処理装
置全体の性能が低下するという欠点があった。これは特
開平7−244564号公報開示の技術においても同様
である。
【0011】そこで本発明の目的は、磁気ディスク装置
への書込みに伴うバスの占有時間を短くし、これにより
情報処理装置の処理能力を向上させることが可能なデー
タ転送システムを提供することにある。
【0012】
【課題を解決するための手段】前記課題を解決するため
に本発明は、データ入出力バスを介して接続される第1
及び第2端末間におけるデータ転送システムであって、
前記データ入出力バスと前記第2端末間に前記第1端末
からのデータを記憶し、その記憶したデータを前記第2
端末へ送出する記憶手段を含み、前記記憶手段へのデー
タ書込み速度は前記第2端末へのデータ書込み速度より
も速いことを特徴とする。
【0013】本発明によれば、記憶手段にデータ書込み
された後は記憶手段と第2端末間でデータの送受信が行
われるため、データ入出力バスは短時間で解放される。
【0014】
【発明の実施の形態】以下、本発明の第1の実施の形態
について添付図面を参照しながら説明する。図1は本発
明に係るデータ転送システムの第1の実施の形態の構成
図である。なお、従来例(図7)と同様の構成部分につ
いては同一番号を付し、その説明を省略する。
【0015】このデータ転送システムは、CPU1,主
記憶装置2,磁気ディスク装置3,磁気ディスク装置3
へ書込むデータを保持するデュアルポートメモリ5,デ
ュアルポートメモリ5で保持されているデータを磁気デ
ィスク装置3へ書込む処理を専用で行う磁気ディスク書
込み専用CPU4,磁気ディスク装置への操作の種別
(書込みか、読出しか)によって、接続状態・切断状態
となるバストランシーバ7,磁気ディスク装置への操作
の種別によってバストランシーバ6とバストランシーバ
7の接続・切断状態を制御するバストランシーバ制御部
8,データ入出力バス9を備える。
【0016】次に、磁気動作について説明する。磁気デ
ィスク装置3への書込み要求があった場合、バストラン
シーバ制御部8はバストランシーバ6を接続状態に、バ
ストランシーバ7を切断状態にする。これにより、デュ
アルポートメモリ5がデータ入出力バス9に接続された
状態になる。
【0017】CPU1は主記憶装置2からデュアルポー
トメモリ5へのデータ転送を実行し、その作業が終了し
たら他の処理を実行する。すなわち、その作業が終了し
た時点でデータ入出力バス9は解放される。CPU4は
デュアルポートモリ5で保持されているデータを磁気デ
ィスク装置3へ転送する。
【0018】デュアルポートモリ5への書込み処理に要
する時間は、磁気ディスク装置への書込み処理に要する
時間に比べて速い。従って、磁気ディスク装置3へ書込
む代わりにデュアルポートメモリ5に書込むことによ
り、磁気ディスク装置3への書込み処理によってCPU
1及びデータ入出力バス9が占有される時間を短縮する
ことができる。
【0019】一方、磁気ディスク装置3からの読出し要
求があった場合、バストランシーバ制御部8はバストラ
ンシーバ6を切断状態に、バストランシーバ7を接続状
態にする。これにより、磁気ディスク装置3が直接デー
タ入出力バス9に接続された状態にする。その後、CP
U1は磁気ディスク装置3から主記憶装置2へのデータ
転送を実行する。
【0020】即ち、磁気ディスク装置3からのデータが
デュアルポートメモリ5を介さずに主記憶装置2へ転送
されるので、磁気ディスク装置3からの読出しについて
は従来の速さを維持することができる。即ち、デュアル
ポートメモリ5にて処理される時間分だけ時間を節約す
ることができる。
【0021】次に、第1の実施の形態の詳細な動作につ
いて説明する。図2及び図3は第1の実施の形態の詳細
な動作を示す模式説明図である。
【0022】磁気ディスク装置3への書込み要求を実行
する場合、CPU1は主記憶装置2に対して読出し要
求、読出しアドレスを送るとともに、バストランシーバ
制御部8に書込み要求を送る。
【0023】書込み要求を受けたバストランシーバ制御
部8は、図2の様に、バストランシーバ6を接続状態
に、バストランシーバ7を切断状態にする。読出し要求
を受けた主記憶装置2は、読出しアドレスのデータを読
出して、そのデータをデュアルポートメモリ5に送信す
る。
【0024】CPU1は、磁気ディスク装置へ書込むデ
ータの大きさに応じて、主記憶装置2からデュアルポー
トメモリ5へのデータ転送処理を繰返し、その処理を終
えたら、磁気ディスク装置3以外の資源を使用する他の
処理を実行する。すなわち、その処理が終了した時点で
データ入出力バス9は解放される。デュアルポートメモ
リ5への書込み処理に要する時間は、磁気ディスク装置
への書込み処理に要する時間に比べて速い。
【0025】従って、磁気ディスク装置3へ書込む代わ
りにデュアルポートメモリ5に書込むことにより、磁気
ディスク装置3への書込み処理によってCPU1及びバ
ス9が占有される時間を短縮することができる。
【0026】磁気ディスク書込み専用CPU4はデュア
ルポートメモリ5に書込まれたデータを磁気ディスク装
置に書込む。CPU1が実行する他の処理と、CPU4
が実行する磁気ディスク装置への書込み処理は並行して
実行される。
【0027】一方、磁気ディスク装置3からの読出し要
求を実行する場合、CPU1は主記憶装置2に対して書
込み要求、書込みアドレスを送ると共に、バストランシ
ーバ制御部8に読出し要求を送る。
【0028】読出し要求を受けたバストランシーバ制御
部8は、図3のように、バストランシーバ6を切断状態
に、バストランシーバ7を接続状態にする。
【0029】磁気ディスク装置3は読出し要求の内容に
従って、磁気ディスク3のデータを読出す。読出された
データは、デュアルポートメモリ5、バストランシーバ
6を経由せずに、バストランシーバ7を経由して主記憶
装置2に送信される。
【0030】読み込み時にバストランシーバ7を経由す
るバス9を使用することにより、読込み処理ではデュア
ルポート5に対する処理をすることなく、従来通りの早
さを保つことができる。
【0031】次に、本発明の第2の実施の形態について
添付図面を参照しながら説明する。図4は本発明に係る
データ転送システムの第2の実施の形態の構成図であ
る。なお、図1と同様の構成部分については同一番号を
付し、その説明を省略する。
【0032】第2の実施の形態は第1の実施の形態にD
MAコントローラを組み合わせたものである。
【0033】このデータ転送システムは、CPU1,主
記憶装置2,磁気ディスク装置3,磁気ディスク装置3
へ書込むデータを保持するデュアルポートメモリ5,デ
ュアルポートメモリ5で保持されているデータを磁気デ
ィスク装置3へ書込む処理を専用で行う磁気ディスク書
込み専用CPU4,磁気ディスク装置3への操作の種別
(書込みか、読出しか)によって、接続状態・切断状態
となるバストランシーバ6及びバストランシーバ7,磁
気ディスク装置への操作の種別によってバストランシー
バ6とバストランシーバ7の接続・切断状態を制御する
バストランシーバ制御部8,DMA(ダイレクト・メモ
リ・アクセス)コントローラ10,データ入出力バス9
を備える。
【0034】次に動作について説明する。磁気ディスク
装置3への書込み要求があった場合、バストランシーバ
制御部8はバストランシーバ6を接続状態に、バストラ
ンシーバ7を切断状態にする。これにより、デュアルポ
ートメモリ5がDMAコントローラ10に接続された状
態になる。
【0035】DMAコントローラ10は主記憶装置2か
らデュアルポートメモリ5へのデータ転送を実行する。
CPU4はデュアルポートメモリ5で保持されているデ
ータを磁気ディスク装置3へ転送する。
【0036】デュアルポートメモリ5への書込み処理に
要する時間は、磁気ディスク装置への書込み処理に要す
る時間に比べて速い。従って、磁気ディスク装置3へ書
込む代わりにデュアルポートメモリ5に書込むことによ
り、磁気ディスク装置3への書込み処理によってデータ
入出力バス9が占有される時間を短縮することができ
る。
【0037】一方、磁気ディスク装置3からの読出し要
求があった場合、バストランシーバ制御部8はバストラ
ンシーバ6を切断状態に、バストランシーバ7を接続状
態にする。これにより、磁気ディスク装置3がDMAコ
ントローラ10に接続された状態にする。その後、DM
Aコントローラ10は磁気ディスク装置3から主記憶装
置2へのデータ転送を実行する。
【0038】このように、DMAコントローラ10を用
いることにより、磁気ディスク装置3への入出力処理に
よるCPU1の負担は低減される。
【0039】次に、第2の実施の形態の詳細な動作につ
いて説明する。図5及び図6は第2の実施の形態の詳細
な動作を示す模式説明図である。
【0040】磁気ディスク装置3への書込み要求を実行
する場合、図5のようにCPU1はDMAコントローラ
10に対して、行うべき入出力操作の種別(この場合、
書込み)、転送データのソース又はデスティネーション
の主記憶装置2のアドレス、転送バイト数を設定する。
【0041】DMAコントローラ10は、設定されたパ
ラメータのうち、行うべき入出力操作の種別を参照し
て、その値をバストランシーバ制御部8に送信する。バ
ストランシーバ制御部8は送信された入出力操作の種別
が書込みであれば、バストランシーバ6を接続状態に
し、バストランシーバ7を切断状態にする。
【0042】バストランシーバ6,7の制御を確認した
後に、DMAコントローラ10は設定されたパラメータ
(転送データのソースの主記憶装置のアドレス,転送バ
イト数)に従って、主記憶装置2からのデータの読出し
を実行し、読出されたデータをデュアルポートメモリ5
に格納する。
【0043】DMAコントローラ10は設定された転送
バイト数に従って、主記憶装置2とデュアルポートメモ
リ5との間のデータ転送処理を実行し、終了したらCP
U1に通知する。
【0044】CPU1はDMAコントローラ10からの
終了通知を受信するまで、他の処理を実行し、終了通知
を受信したら、磁気ディスクへの書込み処理を要求した
プログラムに処理を戻す。
【0045】一方、磁気ディスク装置3からの読出し要
求を実行する場合、図6のようにCPU1はDMAコン
トローラ10に対して、行うべき入出力操作の種別(こ
の場合、読出し)、転送データのソース又はデスティネ
ーションの主記憶装置2のアドレス、転送バイト数を設
定する。
【0046】DMAコントローラ10は、設定されたパ
ラメータのうち、行うべき入出力操作の種別を参照し
て、その値をバストランシーバ制御部8に送信する。バ
ストランシーバ制御部8は送信された入出力操作の種別
が「読出し」であれば、バストランシーバ6を切断状態
にし、バストランシーバ7を接続状態にする。
【0047】バストランシーバ6,7の制御を確認した
後に、DMAコントローラ10は設定されたパラメータ
(転送データのデスティネーションの主記憶装置のアド
レス,転送バイト数)に従って、磁気ディスク装置3か
らのデータの読出しを実行し、読出されたデータを主記
憶装置2に転送する。
【0048】この時、磁気ディスク装置3から読出され
たデータは、デュアルポートメモリ5やバストランシー
バ6をせずに、バストランシーバ7を経由して、主記憶
装置2に送信される。このように読込み動作の時にバス
9を使用することにより、読み込み処理ではデュアルポ
ートメモリ5に対する処理を実行することなく、従来通
りの速さを保つことができる。
【0049】DMAコントローラ10は設定された転送
バイト数に従って、主記憶装置2と磁気ディスク装置3
との間のデータ転送処理を実行する。終了したらCPU
1に通知する。
【0050】
【発明の効果】本発明によれば、データ入出力バスと第
2端末間に第1端末からのデータを記憶し、その記憶し
たデータを第2端末へ送出する記憶手段を設け、かつそ
の記憶手段へのデータ書込み速度は第2端末へのデータ
書込み速度よりも速く設定したため、第2端末への送出
処理に伴うデータ入出力バスの占有時間を短くすること
ができ、これにより情報処理装置の処理能力を向上させ
ることが可能となる。
【図面の簡単な説明】
【図1】本発明に係るデータ転送システムの第1の実施
の形態の構成図である。
【図2】第1の実施の形態の詳細な動作を示す模式説明
図である。
【図3】第1の実施の形態の詳細な動作を示す模式説明
図である。
【図4】本発明に係るデータ転送システムの第2の実施
の形態の構成図である。
【図5】第2の実施の形態の詳細な動作を示す模式説明
図である。
【図6】第2の実施の形態の詳細な動作を示す模式説明
図である。
【図7】ダイレクトメモリアクセスを使用したデータ転
送システムの構成図である。
【符号の説明】
1 CPU 2 主記憶装置 3 磁気ディスク装置 4 磁気ディスク書込み専用CPU 5 デュアルポートメモリ 6,7 バストランシーバ 8 バストランシーバ制御部 9 データ入出力バス 10 DMAコントローラ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 データ入出力バスを介して接続される第
    1及び第2端末間におけるデータ転送システムであっ
    て、 前記データ入出力バスと前記第2端末間に前記第1端末
    からのデータを記憶し、その記憶したデータを前記第2
    端末へ送出する記憶手段を含み、 前記記憶手段へのデータ書込み速度は前記第2端末への
    データ書込み速度よりも速いことを特徴とするデータ転
    送システム。
  2. 【請求項2】 前記第2端末からのデータを前記記憶手
    段を介さずに前記データ入出力バスへ送出する送出手段
    をさらに含むことを特徴とする請求項1記載のデータ転
    送システム。
  3. 【請求項3】 前記データ入出力バスと前記記憶手段と
    の接続・切断を制御する接続制御手段をさらに含み、こ
    の接続制御手段は前記第2端末からのデータが前記デー
    タ入出力バスへ送出されるとき前記前記データ入出力バ
    スと前記記憶手段とを切断することを特徴とする請求項
    2記載のデータ転送システム。
  4. 【請求項4】 前記第1端末はメモリであり、前記第2
    端末はディスク装置であることを特徴とする請求項1〜
    3いずれかに記載のデータ転送システム。
  5. 【請求項5】 前記第2端末と前記データ入出力バス間
    に前記第1端末をアクセスするアクセス手段をさらに含
    むことを特徴とする請求項4記載のデータ転送システ
    ム。
  6. 【請求項6】 前記記憶手段はデュアルポートメモリで
    あることを特徴とする請求項1〜5いずれかに記載のデ
    ータ転送システム。
JP24450897A 1997-09-10 1997-09-10 データ転送システム Pending JPH1185660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24450897A JPH1185660A (ja) 1997-09-10 1997-09-10 データ転送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24450897A JPH1185660A (ja) 1997-09-10 1997-09-10 データ転送システム

Publications (1)

Publication Number Publication Date
JPH1185660A true JPH1185660A (ja) 1999-03-30

Family

ID=17119729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24450897A Pending JPH1185660A (ja) 1997-09-10 1997-09-10 データ転送システム

Country Status (1)

Country Link
JP (1) JPH1185660A (ja)

Similar Documents

Publication Publication Date Title
JP3688835B2 (ja) データ記憶システム及び同システムに適用するデータ転送方法
JP2003076654A (ja) Dspメモリ間データ転送方式
JPH07225727A (ja) 計算機システム
JP4373255B2 (ja) ダイレクトメモリアクセス制御装置および方法
US5611056A (en) Method for controlling the expansion of connections to a SCSI bus
CN100388254C (zh) 直接存储器存取控制方法、直接存储器存取控制器、信息处理系统
JPH1185660A (ja) データ転送システム
JP3110024B2 (ja) メモリ制御システム
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JPH11110342A (ja) バス接続方法及び装置
JP3056169B2 (ja) データ送受信方式とその方法
JPS6347864A (ja) メモリ間のデ−タ転送方法
JP2002229929A (ja) メモリアクセスコントロール方法及びメモリアクセスコントロール装置
JP3323430B2 (ja) 通信制御装置
JP2554423Y2 (ja) メモリ制御装置
JP2752834B2 (ja) データ転送装置
JPS6294042A (ja) 通信制御装置
JPS62232057A (ja) 擬似dma方式
JPH09282102A (ja) 磁気ディスク制御装置
JP2000035939A (ja) インテリジェント型pcアドインボード
JPH0650494B2 (ja) 入出力制御装置におけるデータ転送方式
JPH03262064A (ja) システムバスを用いたデータ転送方式
JPH1185683A (ja) 情報処理装置
JPH04294440A (ja) プロセッサ間データ転送システム
JPH0573473A (ja) 産業用コンピユータシステム