JPH1187508A - 半導体素子の金属配線形成方法 - Google Patents
半導体素子の金属配線形成方法Info
- Publication number
- JPH1187508A JPH1187508A JP10176056A JP17605698A JPH1187508A JP H1187508 A JPH1187508 A JP H1187508A JP 10176056 A JP10176056 A JP 10176056A JP 17605698 A JP17605698 A JP 17605698A JP H1187508 A JPH1187508 A JP H1187508A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- aluminum alloy
- pvd
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/412—Deposition of metallic or metal-silicide materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、金属膜が被着される際に絶縁膜に
備えられたコンタクトホールでボイド（void）の誘発を
抑制し、金属膜の表面を平坦化させ後続工程を容易にす
るためのものである。 【解決手段】 コンタクトホールが形成された絶縁膜上
部に拡散ベリア膜を形成し、前記拡散ベリア膜上部にCV
D（Chemical Vapor Deposition）方法でアルミニウム膜
を被着し、その上部に低温と高温で順次PVD（Physical
Vapor Deposition）アルミニウム合金膜を積層した後、
その上部に反射防止膜を形成する。そして、本発明は、
CVD方法とPVD方法でアルミニウム膜を形成する際、それ
ぞれの利点を極大化させる。
備えられたコンタクトホールでボイド（void）の誘発を
抑制し、金属膜の表面を平坦化させ後続工程を容易にす
るためのものである。 【解決手段】 コンタクトホールが形成された絶縁膜上
部に拡散ベリア膜を形成し、前記拡散ベリア膜上部にCV
D（Chemical Vapor Deposition）方法でアルミニウム膜
を被着し、その上部に低温と高温で順次PVD（Physical
Vapor Deposition）アルミニウム合金膜を積層した後、
その上部に反射防止膜を形成する。そして、本発明は、
CVD方法とPVD方法でアルミニウム膜を形成する際、それ
ぞれの利点を極大化させる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の金属配
線形成方法に関し、特に、開口を介し下部導電層にコン
タクトされる金属層を形成する際、CVDアルミニウム
膜、低温PVDアルミニウム合金膜、高温PVDアルミニウム
合金膜が積層されるようにする金属配線形成方法に関す
る。
線形成方法に関し、特に、開口を介し下部導電層にコン
タクトされる金属層を形成する際、CVDアルミニウム
膜、低温PVDアルミニウム合金膜、高温PVDアルミニウム
合金膜が積層されるようにする金属配線形成方法に関す
る。
【０００２】
【従来の技術】参考に、本発明ではCVD（Chemical Vapo
r Deposition）方法で被着されたアルミニウム膜はCVD
アルミニウム膜と称し、PVD（Physical Vapor Depositi
on）方法で被着されたアルミニウム合金膜をPVDアルミ
ニウム合金膜と称する。一般に、素子間や素子と外部回
路の間を電気的に接続させるための半導体素子の配線
は、所定のコンタクトホール及びビアホールを介し下部
導電層と連結させ、配線材料で前記コンタクトホールに
埋め込まれる配線層を形成してパターニング工程を経て
形成され、特に、低い抵抗を必要とする所には金属配線
を用いる。前記金属配線はアルミニウム（A1）に少量の
シリコンや銅が含まれたり、シリコンと銅が全て含まれ
比抵抗が低いながらも加工性が優れたアルミニウム合金
膜を配線材料に利用し、前記アルミニウム合金膜はPVD
方法で被着することになる。前記PVD方法は、その過程
が化学的反応なく物理的器具、例えばスパッタリング装
置で被着がなされる。前記スパッタリング装置は、外部
印加電圧により低圧の気体をイオン化、即ちプラズマ化
させて気体イオンを形成し、前記気体イオンは電位差に
より加速されて陰極ターゲットを叩く。この時、前記気
体イオンの衝突によりターゲットの原子が飛び出して母
材表面で凝集、成長して薄膜を形成する。一般に、前記
低圧の気体はアルゴン（Ar）が用いられる。
r Deposition）方法で被着されたアルミニウム膜はCVD
アルミニウム膜と称し、PVD（Physical Vapor Depositi
on）方法で被着されたアルミニウム合金膜をPVDアルミ
ニウム合金膜と称する。一般に、素子間や素子と外部回
路の間を電気的に接続させるための半導体素子の配線
は、所定のコンタクトホール及びビアホールを介し下部
導電層と連結させ、配線材料で前記コンタクトホールに
埋め込まれる配線層を形成してパターニング工程を経て
形成され、特に、低い抵抗を必要とする所には金属配線
を用いる。前記金属配線はアルミニウム（A1）に少量の
シリコンや銅が含まれたり、シリコンと銅が全て含まれ
比抵抗が低いながらも加工性が優れたアルミニウム合金
膜を配線材料に利用し、前記アルミニウム合金膜はPVD
方法で被着することになる。前記PVD方法は、その過程
が化学的反応なく物理的器具、例えばスパッタリング装
置で被着がなされる。前記スパッタリング装置は、外部
印加電圧により低圧の気体をイオン化、即ちプラズマ化
させて気体イオンを形成し、前記気体イオンは電位差に
より加速されて陰極ターゲットを叩く。この時、前記気
体イオンの衝突によりターゲットの原子が飛び出して母
材表面で凝集、成長して薄膜を形成する。一般に、前記
低圧の気体はアルゴン（Ar）が用いられる。
【０００３】
【発明が解決しようとする課題】しかしながら、前記ス
パッタリング方法はCVD方法に比べ物性、例えば膜の密
度が高く不純物濃度が少ないという利点があるが、層覆
い（stepcoverage）が悪いということと、低温でスパッ
タリング工程を行えば表面が粗くなって配線マスク作業
が容易でないという問題がある。
パッタリング方法はCVD方法に比べ物性、例えば膜の密
度が高く不純物濃度が少ないという利点があるが、層覆
い（stepcoverage）が悪いということと、低温でスパッ
タリング工程を行えば表面が粗くなって配線マスク作業
が容易でないという問題がある。
【０００４】一方、前記CVD方法は金属薄膜内に欠陥の
増加で金属薄膜の比抵抗が高くなる問題があり、デザイ
ン ルールが小さくなるに従い金属配線の抵抗値が大き
くなり、金属薄膜にエレクトロ マイグレーション（E
M）現象のような信頼性側面とRCディレイ等のような素
子特性側面に良くない影響を与える。
増加で金属薄膜の比抵抗が高くなる問題があり、デザイ
ン ルールが小さくなるに従い金属配線の抵抗値が大き
くなり、金属薄膜にエレクトロ マイグレーション（E
M）現象のような信頼性側面とRCディレイ等のような素
子特性側面に良くない影響を与える。
【０００５】従って、本発明の目的は、コンタクトホー
ルが絶縁膜にアルミニウム膜を被着する際、層覆いを増
大させアルミニウム合金膜の表面粗度を緩和させ得るよ
うにする半導体素子の金属配線形成方法を提供する。
ルが絶縁膜にアルミニウム膜を被着する際、層覆いを増
大させアルミニウム合金膜の表面粗度を緩和させ得るよ
うにする半導体素子の金属配線形成方法を提供する。
【０００６】
【課題を解決するための手段】以上の目的を達成するた
め本発明は、導電層上部に絶縁膜が形成され、前記絶縁
膜に開口が備えられ、その上部に金属層が被着されて前
記開口を介し前記導電層にコンタクトされる半導体素子
製造方法において、前記開口が備えられた絶縁膜に拡散
ベリア膜を形成する段階と、前記拡散ベリア膜上部にCV
Dアルミニウム膜を形成する工程と、前記CVDアルミニウ
ム膜上部に低温でPVDアルミニウム合金膜を形成し、そ
の上部に高温でPVDアルミニウム合金膜を順次形成する
工程と、前記PVDアルミニウム合金上部に反射防止膜を
形成する工程を含む。
め本発明は、導電層上部に絶縁膜が形成され、前記絶縁
膜に開口が備えられ、その上部に金属層が被着されて前
記開口を介し前記導電層にコンタクトされる半導体素子
製造方法において、前記開口が備えられた絶縁膜に拡散
ベリア膜を形成する段階と、前記拡散ベリア膜上部にCV
Dアルミニウム膜を形成する工程と、前記CVDアルミニウ
ム膜上部に低温でPVDアルミニウム合金膜を形成し、そ
の上部に高温でPVDアルミニウム合金膜を順次形成する
工程と、前記PVDアルミニウム合金上部に反射防止膜を
形成する工程を含む。
【０００７】また、前記目的達成のための本発明は、導
電層上部に絶縁膜が形成され、前記絶縁膜に開口が備え
られ、その上部に金属層が被着されて前記開口を介し前
記導電層にコンタクトされる半導体素子製造方法におい
て、前記絶縁膜に開口を形成した後、アウト ガッシン
グ（out−gassing）工程を進める工程と、開口底部にあ
る酸化膜を除去する工程と、Ti又はTa金属膜を形成する
工程と、前記金属膜上部にCVDアルミニウム膜を形成す
る工程と、前記CVDアルミニウム膜上部に低温でPVDアル
ミニウム合金膜を形成し、その上部に高温でPVDアルミ
ニウム合金膜を順次形成する工程と、前記PVDアルミニ
ウム合金上部に反射防止膜を形成する工程を含む。
電層上部に絶縁膜が形成され、前記絶縁膜に開口が備え
られ、その上部に金属層が被着されて前記開口を介し前
記導電層にコンタクトされる半導体素子製造方法におい
て、前記絶縁膜に開口を形成した後、アウト ガッシン
グ（out−gassing）工程を進める工程と、開口底部にあ
る酸化膜を除去する工程と、Ti又はTa金属膜を形成する
工程と、前記金属膜上部にCVDアルミニウム膜を形成す
る工程と、前記CVDアルミニウム膜上部に低温でPVDアル
ミニウム合金膜を形成し、その上部に高温でPVDアルミ
ニウム合金膜を順次形成する工程と、前記PVDアルミニ
ウム合金上部に反射防止膜を形成する工程を含む。
【０００８】これらの発明によれば、コンタクトホール
を有する絶縁層上部面に金属層を被着する時、CVDアル
ミニウム膜を１次に被着して段差被覆性を向上させ、そ
の上部に低温でPVDアルミニウム合金膜を被着し、その
上部に高温でPVDアルミニウム合金膜を被着してアルミ
ニウム合金膜の表面を滑らかにし、後続工程を容易に進
行可能にすることにより金属配線の質を向上させる。
を有する絶縁層上部面に金属層を被着する時、CVDアル
ミニウム膜を１次に被着して段差被覆性を向上させ、そ
の上部に低温でPVDアルミニウム合金膜を被着し、その
上部に高温でPVDアルミニウム合金膜を被着してアルミ
ニウム合金膜の表面を滑らかにし、後続工程を容易に進
行可能にすることにより金属配線の質を向上させる。
【０００９】以上の発明にあって、前記拡散ベリア膜
は、窒化膜系統やシリコン窒化膜系統の金属膜である方
が好ましい。また、前記拡散ベリア膜を形成した後、そ
の表面にTi又はTa膜を被着する工程を含む方が好まし
い。また、前記CVDアルミニウム膜は、１００〜２５０
℃程度の温度で形成するものである方が好ましい。ま
た、前記PVDアルミニウム合金膜を形成する際、低温は
２０〜１００℃で、高温は４００〜５５０℃である方が
好ましい。また、前記低温でPVDアルミニウム合金膜の
形成は５〜２５kWパワー（power）で行い、前記高温でP
VDアルミニウム合金膜の形成は０.１〜５kWパワー（pow
er）で行う方が好ましい。また、前記低温及び高温でPV
Dアルミニウム合金膜を形成する際、一つのチャンバで
工程を進めるか、それぞれ温度条件が異なる二つのチャ
ンバで真空破壊なく進める方が好ましい。また、前記拡
散ベリア膜、Ti又はTa金属膜を形成する工程からPVDア
ルミニウム合金膜を形成する工程まで、真空破壊なく工
程を進める方が好ましい。
は、窒化膜系統やシリコン窒化膜系統の金属膜である方
が好ましい。また、前記拡散ベリア膜を形成した後、そ
の表面にTi又はTa膜を被着する工程を含む方が好まし
い。また、前記CVDアルミニウム膜は、１００〜２５０
℃程度の温度で形成するものである方が好ましい。ま
た、前記PVDアルミニウム合金膜を形成する際、低温は
２０〜１００℃で、高温は４００〜５５０℃である方が
好ましい。また、前記低温でPVDアルミニウム合金膜の
形成は５〜２５kWパワー（power）で行い、前記高温でP
VDアルミニウム合金膜の形成は０.１〜５kWパワー（pow
er）で行う方が好ましい。また、前記低温及び高温でPV
Dアルミニウム合金膜を形成する際、一つのチャンバで
工程を進めるか、それぞれ温度条件が異なる二つのチャ
ンバで真空破壊なく進める方が好ましい。また、前記拡
散ベリア膜、Ti又はTa金属膜を形成する工程からPVDア
ルミニウム合金膜を形成する工程まで、真空破壊なく工
程を進める方が好ましい。
【００１０】
【発明の実施の形態】以下、添付の図面を参照して本発
明を詳細に説明する。図１乃至図４は、本発明の実施例
に係る半導体素子の金属配線形成方法を示した断面図で
ある。先ず、図１を参照しながら、導電層又は半導体基
板（１）上部に絶縁膜（２）を形成し、コンタクトホー
ルを形成した後、クリーニング工程又はアウト ガッシ
ング工程を経た後、拡散ベリア膜（３）を形成する。こ
の際、前記絶縁層（２）は酸化膜系統の膜であり、前記
拡散ベリア膜（３）はTi＼TIN又はW＼WN、Ti＼TiSiN積
層膜、又はTiN、WN、TaNで窒化膜系列の化合物やシリコ
ン窒化膜系統の化合物で形成する。
明を詳細に説明する。図１乃至図４は、本発明の実施例
に係る半導体素子の金属配線形成方法を示した断面図で
ある。先ず、図１を参照しながら、導電層又は半導体基
板（１）上部に絶縁膜（２）を形成し、コンタクトホー
ルを形成した後、クリーニング工程又はアウト ガッシ
ング工程を経た後、拡散ベリア膜（３）を形成する。こ
の際、前記絶縁層（２）は酸化膜系統の膜であり、前記
拡散ベリア膜（３）はTi＼TIN又はW＼WN、Ti＼TiSiN積
層膜、又はTiN、WN、TaNで窒化膜系列の化合物やシリコ
ン窒化膜系統の化合物で形成する。
【００１１】図２を参照すれば、前記拡散ベリア膜
（３）上部にTi又はTa膜のような単一金属膜（４）を被
着し、その上部にCVDアルミニウム膜（５）を被着す
る。この際、前記単一金属膜は、金属ベリア膜（３）に
直接アルミニウム膜が被着される時、アルミニウム膜が
良く拡散せず、水玉模様に被着されるウェッ ティン
グ（Wetting）現象を防止し、前記金属ベリア膜（３）
とその下部からガスが放出されるアウト ガッシング（o
ut−gassing）防止膜に利用される。また、前記CVDアル
ミニウム膜（５）は、CVD方法を利用して１００〜２５
０℃程度の温度で４００〜１０００A程度の薄い厚さに
形成する。
（３）上部にTi又はTa膜のような単一金属膜（４）を被
着し、その上部にCVDアルミニウム膜（５）を被着す
る。この際、前記単一金属膜は、金属ベリア膜（３）に
直接アルミニウム膜が被着される時、アルミニウム膜が
良く拡散せず、水玉模様に被着されるウェッ ティン
グ（Wetting）現象を防止し、前記金属ベリア膜（３）
とその下部からガスが放出されるアウト ガッシング（o
ut−gassing）防止膜に利用される。また、前記CVDアル
ミニウム膜（５）は、CVD方法を利用して１００〜２５
０℃程度の温度で４００〜１０００A程度の薄い厚さに
形成する。
【００１２】図３を参照すれば、前記CVDアルミニウム
膜（５）上部に、例えば２０〜１００℃の低温でPVDア
ルミニウム合金膜（６）と４００〜５５０℃の高温でPV
Dアルミニウム合金膜（７）を順次積層する。この際、
前記高温である４００〜５５０℃温度は、コンタクトホ
ールの段差比（aspect ratio）に従い調節可能なもので
ある。前記CVDアルミニウム膜（５）と、前記低温PVDア
ルミニウム合金膜（６）及び高温PVDアルミニウム合金
膜（７）の形成工程は、真空破壊せず高真空で維持され
たスパッタリング チェンバで成り、前記低温PVDアルミ
ニウム合金膜（６）は、ウェーハの加熱なく５〜２５kW
程度の高いパワー（power）で短時間で被着し、前記高
温PVDアルミニウム合金膜（７）は、前記ウェーハを十
分加熱し高温で０.１〜５kW以下の低い被着パワーによ
りアルミニウム合金膜を被着する。そのため、アルミニ
ウム合金の表面を滑らかにすることができる。また、前
記低温PVDアルミニウム合金（６）と高温PVDアルミニウ
ム合金（７）の被着工程は、一つのチャンバで形成する
こともでき、温度が調節された二つのチャンバを利用す
ることができる。
膜（５）上部に、例えば２０〜１００℃の低温でPVDア
ルミニウム合金膜（６）と４００〜５５０℃の高温でPV
Dアルミニウム合金膜（７）を順次積層する。この際、
前記高温である４００〜５５０℃温度は、コンタクトホ
ールの段差比（aspect ratio）に従い調節可能なもので
ある。前記CVDアルミニウム膜（５）と、前記低温PVDア
ルミニウム合金膜（６）及び高温PVDアルミニウム合金
膜（７）の形成工程は、真空破壊せず高真空で維持され
たスパッタリング チェンバで成り、前記低温PVDアルミ
ニウム合金膜（６）は、ウェーハの加熱なく５〜２５kW
程度の高いパワー（power）で短時間で被着し、前記高
温PVDアルミニウム合金膜（７）は、前記ウェーハを十
分加熱し高温で０.１〜５kW以下の低い被着パワーによ
りアルミニウム合金膜を被着する。そのため、アルミニ
ウム合金の表面を滑らかにすることができる。また、前
記低温PVDアルミニウム合金（６）と高温PVDアルミニウ
ム合金（７）の被着工程は、一つのチャンバで形成する
こともでき、温度が調節された二つのチャンバを利用す
ることができる。
【００１３】図４を参照すれば前記CVDアルミニウム膜
（５）、低温PVDアルミニウム合金（６）と高温PVDアル
ミニウム合金（７）でなるアルミニウム合金膜上部に反
射防止膜（９）を形成する。前記反射防止膜（９）はパ
ターニング工程の際、アルミニウム合金膜（８）の表面
で反射されることを極小化するためのもので、例えば窒
化膜系統の金属、又はシリコン窒化膜系統の金属が利用
される。
（５）、低温PVDアルミニウム合金（６）と高温PVDアル
ミニウム合金（７）でなるアルミニウム合金膜上部に反
射防止膜（９）を形成する。前記反射防止膜（９）はパ
ターニング工程の際、アルミニウム合金膜（８）の表面
で反射されることを極小化するためのもので、例えば窒
化膜系統の金属、又はシリコン窒化膜系統の金属が利用
される。
【００１４】本発明の他の実施例は、導電層上部に絶縁
膜が形成され、前記絶縁膜に開口が備えられ、その上部
に金属層が被着されて前記開口を介し前記導電層にコン
タクトされる半導体素子を製造する際、前記絶縁膜に開
口を形成した後アウト ガッシング（out−gassing）工
程を進める工程と、開口底部に形成される酸化膜を除去
する工程と、ウェッティング（Wetting）防止又はアウ
ト ガッシング遮断用単一金属膜、例えばTi又はTa金属
膜を形成する工程と、前記金属膜上部にCVDアルミニウ
ム膜を形成する工程と、前記CVDアルミニウム膜上部に
低温でPVDアルミニウム合金膜を形成し、その上部に高
温でPVDアルミニウム合金膜を順次形成する工程と、前
記PVDアルミニウム合金上部に反射防止膜を形成する工
程を含む。前記CVDアルミニウム膜、前記PVDアルミニウ
ム合金膜を形成する工程は、前述の実施例のような条件
で行えば良い。
膜が形成され、前記絶縁膜に開口が備えられ、その上部
に金属層が被着されて前記開口を介し前記導電層にコン
タクトされる半導体素子を製造する際、前記絶縁膜に開
口を形成した後アウト ガッシング（out−gassing）工
程を進める工程と、開口底部に形成される酸化膜を除去
する工程と、ウェッティング（Wetting）防止又はアウ
ト ガッシング遮断用単一金属膜、例えばTi又はTa金属
膜を形成する工程と、前記金属膜上部にCVDアルミニウ
ム膜を形成する工程と、前記CVDアルミニウム膜上部に
低温でPVDアルミニウム合金膜を形成し、その上部に高
温でPVDアルミニウム合金膜を順次形成する工程と、前
記PVDアルミニウム合金上部に反射防止膜を形成する工
程を含む。前記CVDアルミニウム膜、前記PVDアルミニウ
ム合金膜を形成する工程は、前述の実施例のような条件
で行えば良い。
【００１５】
【発明の効果】以上で説明したように、本発明に係る半
導体素子の金属配線形成方法は、コンタクトホールを有
する絶縁層上部面に金属層を被着する時、CVDアルミニ
ウム膜を１次に被着して段差被覆性を向上させ、その上
部に低温でPVDアルミニウム合金膜を被着し、その上部
に高温でPVDアルミニウム合金膜を被着してアルミニウ
ム合金膜の表面を滑らかにし、後続工程を容易に進行可
能にすることにより金属配線の質を向上させ、半導体素
子の信頼性を向上させることができる効果がある。
導体素子の金属配線形成方法は、コンタクトホールを有
する絶縁層上部面に金属層を被着する時、CVDアルミニ
ウム膜を１次に被着して段差被覆性を向上させ、その上
部に低温でPVDアルミニウム合金膜を被着し、その上部
に高温でPVDアルミニウム合金膜を被着してアルミニウ
ム合金膜の表面を滑らかにし、後続工程を容易に進行可
能にすることにより金属配線の質を向上させ、半導体素
子の信頼性を向上させることができる効果がある。
【図１】図１は、開口が形成された絶縁膜の表面に拡散
ベリア膜を形成した断面図である。
ベリア膜を形成した断面図である。
【図２】図２は、前記拡散ベリア膜上部にTi又はTa等の
単一金属層を被着したものを示した断面図である。
単一金属層を被着したものを示した断面図である。
【図３】図３は、CVDアルミニウム膜を被着し、低温と
高温でPVDアルミニウム合金膜をそれぞれ積層した断面
図である。
高温でPVDアルミニウム合金膜をそれぞれ積層した断面
図である。
【図４】図４は、反射防止膜を被着したものを示した断
面図である。
面図である。
１ 半導体基板 ２ 絶縁膜 ３ 拡散ベリア膜 ４ 単一金属層 ５ CVDアルミニウム膜 ６ PVDアルミニウム合金膜 ７ PVDアルミニウム合金膜 ９ 反射防止膜
Claims (9)
- 【請求項１】 導電層上部に絶縁膜が形成され、前記絶
縁膜に開口が備えられ、その上部に金属層が被着されて
前記開口を介し前記導電層にコンタクトされる半導体素
子製造方法において、 前記開口が備えられた絶縁膜上部に拡散ベリア膜を形成
する工程と、 前記拡散ベリア膜上部にCVDアルミニウム膜を形成する
工程と、 前記CVDアルニミウム膜上部に低温でPVDアルミニウム合
金膜を形成し、その上部に高温でPVDアルミニウム合金
膜を順次形成する工程と、 前記PVDアルミニウム合金上部に反射防止膜を形成する
工程を含む半導体素子の金属配線形成方法。 - 【請求項２】 前記拡散ベリア膜は、窒化膜系統やシリ
コン窒化膜系統の金属膜であることを特徴とする請求項
１記載の半導体素子の金属配線形成方法。 - 【請求項３】 前記拡散ベリア膜を形成した後、その表
面にTi又はTa膜を被着する工程を含むことを特徴とする
請求項１又は請求項２記載の半導体素子の金属配線形成
方法。 - 【請求項４】 導電層上部に絶縁膜が形成され、前記絶
縁膜に開口が備えられ、その上部に金属層が被着されて
前記開口を介し前記導電層にコンタクトされる半導体素
子製造方法において、 前記絶縁膜に開口を形成した後、アウト ガッシング（o
ut−gassing）工程を進める工程と、 開口底部に形成される酸化膜を除去する工程と、 Ti又はTa金属膜を形成する工程と、 前記金属膜上部にCVDアルミニウム膜を形成する工程
と、 前記CVDアルミニウム膜上部に低温でPVDアルミニウム合
金膜を形成し、その上部に高温でPVDアルミニウム合金
膜を順次形成する工程と、 前記PVDアルミニウム合金上部に反射防止膜を形成する
工程を含む半導体素子の金属配線形成方法。 - 【請求項５】 前記CVDアルミニウム膜は、１００〜２
５０℃程度の温度で形成することを特徴とする請求項１
又は請求項４記載の半導体素子の金属配線形成方法。 - 【請求項６】 前記PVDアルミニウム合金膜を形成する
際、低温は２０〜１００℃であり、高温は４００〜５５
０℃であることを特徴とする請求項１又は請求項４記載
の半導体素子の金属配線形成方法。 - 【請求項７】 前記低温でPVDアルミニウム合金膜の形
成は５〜２５kWパワー（power）で行い、前記高温でPVD
アルミニウム合金膜の形成は０.1〜５kWパワー（powe
r）で行うことを特徴とする請求項１、請求項４又は請
求項６記載の半導体素子の金属配線形成方法。 - 【請求項８】 前記低温及び高温でPVDアルミニウム合
金膜を形成する際、一つのチャンバで工程を進めるか、
それぞれ温度条件が異なる二つのチャンバでそれぞれ真
空破壊なく進めることを特徴とする請求項１、請求項
４、請求項６又は請求項７記載の半導体素子の金属配線
形成方法。 - 【請求項９】 前記拡散ベリア膜、Ti又はTa金属膜を形
成する工程からPVDアルミニウム合金膜を形成する工程
まで、真空破壊なく工程を進めることを特徴とする請求
項１又は請求項４記載の半導体素子の金属配線形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030281A KR100268788B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체소자의 금속배선 형성방법 |
| KR1997P-30281 | 1997-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187508A true JPH1187508A (ja) | 1999-03-30 |
| JP3288010B2 JP3288010B2 (ja) | 2002-06-04 |
Family
ID=19513017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17605698A Expired - Fee Related JP3288010B2 (ja) | 1997-06-30 | 1998-06-23 | 半導体素子の金属配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3288010B2 (ja) |
| KR (1) | KR100268788B1 (ja) |
| TW (1) | TW387136B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002522A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399417B1 (ko) * | 2001-01-08 | 2003-09-26 | 삼성전자주식회사 | 반도체 집적 회로의 제조 방법 |
| TWI512860B (zh) * | 2013-06-17 | 2015-12-11 | China Steel Corp | 導線結構及其製造方法 |
-
1997
- 1997-06-30 KR KR1019970030281A patent/KR100268788B1/ko not_active Expired - Fee Related
-
1998
- 1998-06-19 TW TW087109821A patent/TW387136B/zh not_active IP Right Cessation
- 1998-06-23 JP JP17605698A patent/JP3288010B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002522A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW387136B (en) | 2000-04-11 |
| KR19990006059A (ko) | 1999-01-25 |
| KR100268788B1 (ko) | 2000-11-01 |
| JP3288010B2 (ja) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015749A (en) | Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure | |
| US6436817B2 (en) | Method for manufacturing a copper interconnection with an aluminum oxide-conductive layer stack barrier layer in semiconductor memory device | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH05152450A (ja) | シリコン半導体装置に導電領域を形成する方法および導電領域を有するシリコン半導体装置 | |
| JP2002033323A (ja) | 銅相互接続部を有する半導体デバイスの製造方法 | |
| JPH10313054A (ja) | 集積回路用の相互結合構造 | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| US4954852A (en) | Sputtered metallic silicide gate for GaAs integrated circuits | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| US6224942B1 (en) | Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon | |
| US6528415B2 (en) | Method of forming a metal line in a semiconductor device | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JPH11340330A (ja) | 半導体装置の製造方法 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| KR100268802B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| WO2002080267A2 (en) | Contact formation for semiconductor device | |
| JP3305811B2 (ja) | 基板上のアルミニウム含有被膜生成方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| KR100406676B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| GB2320129A (en) | Method of fabricating an aluminium plug using selective chemical vapour deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |