JPH1187898A - チップ実装用配線板 - Google Patents
チップ実装用配線板Info
- Publication number
- JPH1187898A JPH1187898A JP9250221A JP25022197A JPH1187898A JP H1187898 A JPH1187898 A JP H1187898A JP 9250221 A JP9250221 A JP 9250221A JP 25022197 A JP25022197 A JP 25022197A JP H1187898 A JPH1187898 A JP H1187898A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- load
- semiconductor chip
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 突起状電極が形成された半導体チップを荷重
を印加して多層の基板に実装する際に生じやすい樹脂絶
縁層の変形、電極の湾曲、樹脂絶縁層にクラックが入る
ことによるマイグレーションの可能性、２層以下のパタ
ーンの断裂、寿命期間中の接合部の破断などを解消でき
るチップ実装用配線板を提供することを目的とする。 【解決手段】 基板４の絶縁層下層内で表層電極４ａに
相当するエリアに、突起状電極２よりも大きいランド１
０を配置することによって、実装時の荷重によるストレ
スを緩和し、基板４の構造変形を抑制・回避することが
でき、高荷重を印加することで接続信頼性の高い実装が
可能となる。
を印加して多層の基板に実装する際に生じやすい樹脂絶
縁層の変形、電極の湾曲、樹脂絶縁層にクラックが入る
ことによるマイグレーションの可能性、２層以下のパタ
ーンの断裂、寿命期間中の接合部の破断などを解消でき
るチップ実装用配線板を提供することを目的とする。 【解決手段】 基板４の絶縁層下層内で表層電極４ａに
相当するエリアに、突起状電極２よりも大きいランド１
０を配置することによって、実装時の荷重によるストレ
スを緩和し、基板４の構造変形を抑制・回避することが
でき、高荷重を印加することで接続信頼性の高い実装が
可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、突起状電極を有す
る半導体チップを基板にフェースダウンで接続するチッ
プ実装用配線板に関するものである。
る半導体チップを基板にフェースダウンで接続するチッ
プ実装用配線板に関するものである。
【０００２】
【従来の技術】半導体チップを基板にフェースダウンで
直接接続するチップ実装用配線板は、半導体チップを樹
脂で保護する従来のパッケージに比べ、基板を大幅に小
型化できるという利点がある。
直接接続するチップ実装用配線板は、半導体チップを樹
脂で保護する従来のパッケージに比べ、基板を大幅に小
型化できるという利点がある。
【０００３】以下ＡＣＦ（異方導電性接着剤）を用いた
フリップチップ実装方法を例に、図面を参照しながら従
来の実装構造について説明する。図６は、従来の半導体
チップの実装構造を示す断面図、図７および図８は同部
分拡大斜視図である。図６において、１は半導体チッ
プ、２は半導体チップ１に形成された突起状電極、３ａ
は導電性粒子である。ＡＣＦ３はこの導電性粒子３ａを
樹脂製接着剤に混入して構成される。４は多層の基板
で、４ａは表層電極、４ｂは基板４の内層部位に形成さ
れた下層配線、４ｃはコア層内部のガラス繊維である。
フリップチップ実装方法を例に、図面を参照しながら従
来の実装構造について説明する。図６は、従来の半導体
チップの実装構造を示す断面図、図７および図８は同部
分拡大斜視図である。図６において、１は半導体チッ
プ、２は半導体チップ１に形成された突起状電極、３ａ
は導電性粒子である。ＡＣＦ３はこの導電性粒子３ａを
樹脂製接着剤に混入して構成される。４は多層の基板
で、４ａは表層電極、４ｂは基板４の内層部位に形成さ
れた下層配線、４ｃはコア層内部のガラス繊維である。
【０００４】次に実装方法を説明する。あらかじめボン
ディング装置を用いて、半導体チップ１の電極上に突起
状電極（以下、「バンプ」という）２を形成する。基板
側では半導体チップ１の実装部にＡＣＦ３を貼付けして
おく。半導体チップ１をボンディングツール２０にて吸
着し、基板４の表層電極４ａと半導体チップ１上のバン
プ２を位置合わせ後仮載せする。次に常時加熱されてい
るボンディングツール２０で加熱加圧することでＡＣＦ
３内に任意密度で内包された導電性粒子３ａがバンプ２
と表層電極４ａ間で捕獲される。導電性粒子３ａとして
はＮｉ粒子や、樹脂ボールに金属薄膜と絶縁膜をコート
した粒子などが用いられ、直径は数ミクロンである。加
熱加圧後ＡＣＦ３の樹脂製接着剤が硬化し、半導体チッ
プ１と基板４の接合が終了する。
ディング装置を用いて、半導体チップ１の電極上に突起
状電極（以下、「バンプ」という）２を形成する。基板
側では半導体チップ１の実装部にＡＣＦ３を貼付けして
おく。半導体チップ１をボンディングツール２０にて吸
着し、基板４の表層電極４ａと半導体チップ１上のバン
プ２を位置合わせ後仮載せする。次に常時加熱されてい
るボンディングツール２０で加熱加圧することでＡＣＦ
３内に任意密度で内包された導電性粒子３ａがバンプ２
と表層電極４ａ間で捕獲される。導電性粒子３ａとして
はＮｉ粒子や、樹脂ボールに金属薄膜と絶縁膜をコート
した粒子などが用いられ、直径は数ミクロンである。加
熱加圧後ＡＣＦ３の樹脂製接着剤が硬化し、半導体チッ
プ１と基板４の接合が終了する。
【０００５】このＡＣＦを用いたフリップチップ実装に
おいて、基板はファインピッチ・微細パターンが可能な
樹脂製多層高密度配線用回路基板（ビルドアップ基板）
が用いられる。このビルドアップ基板は一般の基板と異
なり配線の高密度化のために、機械的強度を高める繊維
強化はコア層のみである。それ以外は繊維が編み込まれ
ていない、機械的強度が低い樹脂層を積層した多層基板
である。さらにこの樹脂絶縁層は約４０ミクロンと薄
く、配線パターンもメッキ工法で形成され約１８ミクロ
ンと薄い。これに反して、バンプと導電性粒子と基板の
表層電極との間のメカニカルな接触で良好な導通をとる
には、バンプと基板の表層電極との間で導電性粒子が十
分に捕獲されるように高荷重を印加する必要があり、機
械的強度の低いビルドアップ基板にかかるストレスが大
きく、樹脂絶縁層に変形が生じやすいという課題があ
る。具体的には電極の湾曲、樹脂絶縁層にクラックが入
る、下層配線の断裂といった問題が発生する。これらは
ＡＣＦを用いたフリップチップ実装に限らす、ビルドア
ップ基板に荷重を印加する工程を含むフリップチップ実
装で生じる課題である。
おいて、基板はファインピッチ・微細パターンが可能な
樹脂製多層高密度配線用回路基板（ビルドアップ基板）
が用いられる。このビルドアップ基板は一般の基板と異
なり配線の高密度化のために、機械的強度を高める繊維
強化はコア層のみである。それ以外は繊維が編み込まれ
ていない、機械的強度が低い樹脂層を積層した多層基板
である。さらにこの樹脂絶縁層は約４０ミクロンと薄
く、配線パターンもメッキ工法で形成され約１８ミクロ
ンと薄い。これに反して、バンプと導電性粒子と基板の
表層電極との間のメカニカルな接触で良好な導通をとる
には、バンプと基板の表層電極との間で導電性粒子が十
分に捕獲されるように高荷重を印加する必要があり、機
械的強度の低いビルドアップ基板にかかるストレスが大
きく、樹脂絶縁層に変形が生じやすいという課題があ
る。具体的には電極の湾曲、樹脂絶縁層にクラックが入
る、下層配線の断裂といった問題が発生する。これらは
ＡＣＦを用いたフリップチップ実装に限らす、ビルドア
ップ基板に荷重を印加する工程を含むフリップチップ実
装で生じる課題である。
【０００６】
【発明が解決しようとする課題】上記従来の構成におい
て、低荷重の印加では良好な接合が得られない一方、高
荷重ではビルドアップ基板の変形の恐れがある。甚だし
い場合には、樹脂絶縁層の撓み（図７の符号５）といっ
た変形だけでなく表層電極４ａの湾曲（図７参照）も引
き起こす。そのほか樹脂絶縁層にクラック（図７の符号
７）が入りマイグレーションの発生、更には多層基板下
層における配線の断裂発生（図８の符号８）、寿命期間
中の接合部の破断など重大な故障原因となる問題点を有
していた。
て、低荷重の印加では良好な接合が得られない一方、高
荷重ではビルドアップ基板の変形の恐れがある。甚だし
い場合には、樹脂絶縁層の撓み（図７の符号５）といっ
た変形だけでなく表層電極４ａの湾曲（図７参照）も引
き起こす。そのほか樹脂絶縁層にクラック（図７の符号
７）が入りマイグレーションの発生、更には多層基板下
層における配線の断裂発生（図８の符号８）、寿命期間
中の接合部の破断など重大な故障原因となる問題点を有
していた。
【０００７】本発明は上記従来の問題点を解決するもの
で、高荷重の印加にも耐え得るチップ実装用配線板を提
供することを目的としている。
で、高荷重の印加にも耐え得るチップ実装用配線板を提
供することを目的としている。
【０００８】
【課題を解決するための手段】本発明の半導体チップの
チップ実装用配線板は、所定数の突起状電極が形成され
た半導体チップを、荷重を印加して基板に実装する半導
体チップのチップ実装用配線板において、突起状電極位
置に相当する前記基板の内層部位に、前記突起状電極よ
りも大きいランドを配置した。この構成によれば、基板
の表層電極位置にあたる下層内の相当位置に、実装時の
荷重を分散しストレスを緩和するランドを配置すること
により、基板の変形を抑制・解消することができる。
チップ実装用配線板は、所定数の突起状電極が形成され
た半導体チップを、荷重を印加して基板に実装する半導
体チップのチップ実装用配線板において、突起状電極位
置に相当する前記基板の内層部位に、前記突起状電極よ
りも大きいランドを配置した。この構成によれば、基板
の表層電極位置にあたる下層内の相当位置に、実装時の
荷重を分散しストレスを緩和するランドを配置すること
により、基板の変形を抑制・解消することができる。
【０００９】
【発明の実施の形態】請求項１の発明は、所定数の突起
状電極が形成された半導体チップを、荷重を印加して基
板に実装する半導体チップのチップ実装用配線板におい
て、突起状電極位置に相当する前記基板の内層部位に、
前記突起状電極よりも大きいランドを配置した。
状電極が形成された半導体チップを、荷重を印加して基
板に実装する半導体チップのチップ実装用配線板におい
て、突起状電極位置に相当する前記基板の内層部位に、
前記突起状電極よりも大きいランドを配置した。
【００１０】請求項２の発明は、突起状電極位置に相当
する前記基板の内層部位に配線の必要がない場合におい
ても、前記ランドを配置するようにした。
する前記基板の内層部位に配線の必要がない場合におい
ても、前記ランドを配置するようにした。
【００１１】請求項３の発明は、前記突起状電極の配列
方向に対して前記ランドを細長に変形させた。
方向に対して前記ランドを細長に変形させた。
【００１２】請求項４の発明は、前記基板の内層部位
に、前記ランドを複数層にわたり配置するようにした。
に、前記ランドを複数層にわたり配置するようにした。
【００１３】この構成により、実装時の荷重によって樹
脂絶縁層や配線に集中するストレスを緩和できる。
脂絶縁層や配線に集中するストレスを緩和できる。
【００１４】（実施の形態１）図１は、本発明の実施の
形態１の半導体チップの実装構造を示す断面図、図２は
同基板の内層部位に配置されたランドと表層電極の位置
関係を示す平面図である。なお、図６〜図８に示す従来
例と同一要素には同一符号を付している。
形態１の半導体チップの実装構造を示す断面図、図２は
同基板の内層部位に配置されたランドと表層電極の位置
関係を示す平面図である。なお、図６〜図８に示す従来
例と同一要素には同一符号を付している。
【００１５】図１および図２において１０は基板４の内
層部位の配線途中の表層電極相当位置に設けたランド、
１１はランド１０が形成される配線である。また図２に
おいて、９は表層電極４ａの内層部位に相当するエリア
を示している。荷重分散のため、ランド１０の面積はバ
ンプ２の面積よりも大きくしている。課題として前述し
たように、ＡＣＦ３の導電性粒子３ａは半導体チップ１
に形成されたバンプ２と基板４の表層電極４ａの間でメ
カニカルな接触で導通を確保する。この時良好な接合は
導電性粒子３ａをバンプ２と基板４の表層電極４ａに食
い込ませて得るため１電極当たり５０〜６０グラムの高
荷重を印加するが、この荷重はランド１０によって分散
され、絶縁樹脂層の変形もランド１０が存在することで
抑制される。さらに下層配線の断裂など従来の課題であ
った基板の構造変形を回避することも可能となる。
層部位の配線途中の表層電極相当位置に設けたランド、
１１はランド１０が形成される配線である。また図２に
おいて、９は表層電極４ａの内層部位に相当するエリア
を示している。荷重分散のため、ランド１０の面積はバ
ンプ２の面積よりも大きくしている。課題として前述し
たように、ＡＣＦ３の導電性粒子３ａは半導体チップ１
に形成されたバンプ２と基板４の表層電極４ａの間でメ
カニカルな接触で導通を確保する。この時良好な接合は
導電性粒子３ａをバンプ２と基板４の表層電極４ａに食
い込ませて得るため１電極当たり５０〜６０グラムの高
荷重を印加するが、この荷重はランド１０によって分散
され、絶縁樹脂層の変形もランド１０が存在することで
抑制される。さらに下層配線の断裂など従来の課題であ
った基板の構造変形を回避することも可能となる。
【００１６】（実施の形態２）図３は、本発明の実施の
形態２の基板の内層部位に配置されたランドと表層電極
の位置関係を示す平面図である。表層電極相当位置に配
線がない場合でも、実装時の荷重によって樹脂絶縁層や
配線に集中するストレスの緩和を目的とし、電気導通を
意図しないランドを設置するものであって、１２は配線
１１から独立したランドを示し、１３は隣接する配線１
１に付属したランドを示す。このランド１２，１３は、
実施の形態１のランド１０と同様に、基板４の内層部位
に配置される。
形態２の基板の内層部位に配置されたランドと表層電極
の位置関係を示す平面図である。表層電極相当位置に配
線がない場合でも、実装時の荷重によって樹脂絶縁層や
配線に集中するストレスの緩和を目的とし、電気導通を
意図しないランドを設置するものであって、１２は配線
１１から独立したランドを示し、１３は隣接する配線１
１に付属したランドを示す。このランド１２，１３は、
実施の形態１のランド１０と同様に、基板４の内層部位
に配置される。
【００１７】課題として前述したように導電性粒子の直
径が数ミクロンであるため、ＡＣＦの実装は表層の高平
面度、電極位置の高精度かつ高荷重が要求される。よっ
て隣接する表層電極について、仮に一方は下層にランド
を持ち荷重によるストレスが緩和され一方は下層にラン
ドがなくストレスを受けてしまうといった接続環境で
は、電極あたりの荷重にバラツキが生じやすい。これに
より導電性粒子の直径数ミクロンを吸収してしまい、導
電性粒子を十分に捕獲した良好な接合が全ての電極で得
られないという問題が発生する。これを避けるには、本
実施の形態２のように表層電極相当位置に配線がない場
合でも、ストレスの緩和を目的としたランドを少なくと
も一つは設置することで接合信頼性の高い実装構造とな
る。
径が数ミクロンであるため、ＡＣＦの実装は表層の高平
面度、電極位置の高精度かつ高荷重が要求される。よっ
て隣接する表層電極について、仮に一方は下層にランド
を持ち荷重によるストレスが緩和され一方は下層にラン
ドがなくストレスを受けてしまうといった接続環境で
は、電極あたりの荷重にバラツキが生じやすい。これに
より導電性粒子の直径数ミクロンを吸収してしまい、導
電性粒子を十分に捕獲した良好な接合が全ての電極で得
られないという問題が発生する。これを避けるには、本
実施の形態２のように表層電極相当位置に配線がない場
合でも、ストレスの緩和を目的としたランドを少なくと
も一つは設置することで接合信頼性の高い実装構造とな
る。
【００１８】（実施の形態３）図４は、本発明の実施の
形態３の基板の内層部位に配置されたランドと表層電極
の位置関係を示す平面図である。この実施の形態３は、
突起状電極の配列方向に対してランド１４の形状を細長
に変形させたものである。フリップチップ実装では一般
的に多層の基板が用いられるが、高密度配線が目的のた
め、パターンピッチ、パターン幅とも狭い。このため図
２、図３で図示したランドを設けるスペースが確保でき
ない場合には、突起状電極の配列方向の小スペースに適
応させてランド１４を細長くすることで対応する。本実
施の形態３は狭ピッチにおける小スペースにたいして、
単一層での対応を示している。
形態３の基板の内層部位に配置されたランドと表層電極
の位置関係を示す平面図である。この実施の形態３は、
突起状電極の配列方向に対してランド１４の形状を細長
に変形させたものである。フリップチップ実装では一般
的に多層の基板が用いられるが、高密度配線が目的のた
め、パターンピッチ、パターン幅とも狭い。このため図
２、図３で図示したランドを設けるスペースが確保でき
ない場合には、突起状電極の配列方向の小スペースに適
応させてランド１４を細長くすることで対応する。本実
施の形態３は狭ピッチにおける小スペースにたいして、
単一層での対応を示している。
【００１９】（実施の形態４）図５は、本発明の実施の
形態４の半導体チップのチップ実装用配線板を示す断面
図である。この実施の形態４は、図４で示したような単
一層でランドのスペースが確保できない場合において、
図５に示すように複数層にわたって表層電極相当位置に
ランド１４を配置する。図５はランド１つずつを上下２
層にわたって交互に配置する例を示す。多層の基板は微
細構造のため製造工程が複雑であるが、図４のように単
一層での狭ピッチ対応は、さらなる微細構造を多層基板
に要求することとなる。また荷重を緩和するランドの面
積も小さい。そこで図５のように複数層にランド１４を
設置することで、ストレスの緩和に十分なランド面積を
確保する。なお本発明はＡＣＦを用いたフリップチップ
実装に限らす、多層基板に荷重を印加する工程を含むフ
リップチップ実装に適用できる。
形態４の半導体チップのチップ実装用配線板を示す断面
図である。この実施の形態４は、図４で示したような単
一層でランドのスペースが確保できない場合において、
図５に示すように複数層にわたって表層電極相当位置に
ランド１４を配置する。図５はランド１つずつを上下２
層にわたって交互に配置する例を示す。多層の基板は微
細構造のため製造工程が複雑であるが、図４のように単
一層での狭ピッチ対応は、さらなる微細構造を多層基板
に要求することとなる。また荷重を緩和するランドの面
積も小さい。そこで図５のように複数層にランド１４を
設置することで、ストレスの緩和に十分なランド面積を
確保する。なお本発明はＡＣＦを用いたフリップチップ
実装に限らす、多層基板に荷重を印加する工程を含むフ
リップチップ実装に適用できる。
【００２０】
【発明の効果】以上のように本発明によれば、所定数の
突起状電極が形成された半導体チップを、荷重を印加し
て多層基板に実装する際に、多層基板の表層電極に相当
する下層内の位置に突起状電極より大きいランドを設置
することで、高荷重印加にも耐え得るフリップチップ実
装を実現することができる。
突起状電極が形成された半導体チップを、荷重を印加し
て多層基板に実装する際に、多層基板の表層電極に相当
する下層内の位置に突起状電極より大きいランドを設置
することで、高荷重印加にも耐え得るフリップチップ実
装を実現することができる。
【図１】本発明の実施の形態１の半導体チップのチップ
実装用配線板を示す断面図
実装用配線板を示す断面図
【図２】本発明の実施の形態１の基板の内層部位に配置
されたランドと表層電極の位置関係を示す平面図
されたランドと表層電極の位置関係を示す平面図
【図３】本発明の実施の形態２の基板の内層部位に配置
されたランドと表層電極の位置関係を示す平面図
されたランドと表層電極の位置関係を示す平面図
【図４】本発明の実施の形態３の基板の内層部位に配置
されたランドと表層電極の位置関係を示す平面図
されたランドと表層電極の位置関係を示す平面図
【図５】本発明の実施の形態４の半導体チップのチップ
実装用配線板を示す断面図
実装用配線板を示す断面図
【図６】従来の半導体チップのチップ実装用配線板を示
す断面図
す断面図
【図７】従来の半導体チップのチップ実装用配線板を示
す部分拡大斜視図
す部分拡大斜視図
【図８】従来の半導体チップのチップ実装用配線板を示
す部分拡大斜視図
す部分拡大斜視図
１ 半導体チップ ２ 突起状電極（バンプ） ３ ＡＣＦ ３ａ 導電性粒子 ４ 基板 ４ａ 表層電極 ４ｂ 下層配線 ４ｃ コア層内ガラス繊維 １０ ランド １２ ランド １３ ランド １４ ランド
Claims (4)
- 【請求項１】所定数の突起状電極が形成された半導体チ
ップを、荷重を印加して基板に実装する半導体チップの
実装構造において、突起状電極位置に相当する前記基板
の内層部位に、前記突起状電極よりも大きいランドを配
置したことを特徴とするチップ実装用配線板。 - 【請求項２】突起状電極位置に相当する前記基板の内層
部位に配線の必要がない場合においても、前記ランドを
配置することを特徴とする請求項１記載のチップ実装用
配線板。 - 【請求項３】前記突起状電極の配列方向に対して前記ラ
ンドを細長に変形させたことを特徴とする請求項１記載
のチップ実装用配線板。 - 【請求項４】前記基板の内層部位に、前記ランドを複数
層にわたり配置することを特徴とする請求項１記載のチ
ップ実装用配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9250221A JPH1187898A (ja) | 1997-09-16 | 1997-09-16 | チップ実装用配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9250221A JPH1187898A (ja) | 1997-09-16 | 1997-09-16 | チップ実装用配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187898A true JPH1187898A (ja) | 1999-03-30 |
Family
ID=17204644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9250221A Pending JPH1187898A (ja) | 1997-09-16 | 1997-09-16 | チップ実装用配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187898A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001184618A (ja) * | 1999-12-24 | 2001-07-06 | Hitachi Ltd | 磁気ディスク装置 |
| CN111132468A (zh) * | 2019-12-04 | 2020-05-08 | 深圳市东向同人科技有限公司 | 一种柔性薄膜电极与主板的连接方法及电子线路板 |
-
1997
- 1997-09-16 JP JP9250221A patent/JPH1187898A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001184618A (ja) * | 1999-12-24 | 2001-07-06 | Hitachi Ltd | 磁気ディスク装置 |
| CN111132468A (zh) * | 2019-12-04 | 2020-05-08 | 深圳市东向同人科技有限公司 | 一种柔性薄膜电极与主板的连接方法及电子线路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903966B2 (ja) | フリップチップ接合構造及びフリップチップ接合構造を形成する方法 | |
| US6046910A (en) | Microelectronic assembly having slidable contacts and method for manufacturing the assembly | |
| US6969916B2 (en) | Substrate having built-in semiconductor apparatus and manufacturing method thereof | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
| US6207550B1 (en) | Method for fabricating bump electrodes with a leveling step for uniform heights | |
| JPH01205544A (ja) | 集積回路装置の組立テープ | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| KR19990023153A (ko) | 반도체 장치 및 솔더범프의 형성방법 | |
| JPH1116949A (ja) | Ａｃｆ接合構造 | |
| JP3490303B2 (ja) | 半導体装置の実装体 | |
| JPH1187898A (ja) | チップ実装用配線板 | |
| JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| KR100516815B1 (ko) | 반도체장치 | |
| JPH09129778A (ja) | Ｐｇａ型電子部品用基板 | |
| JP3719806B2 (ja) | 配線基板 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3424515B2 (ja) | 電子部品の実装構造 | |
| US20030001262A1 (en) | Semiconductor device having solder bumps and method for manufacturing same | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1146053A (ja) | 電子部品の実装構造 |