JPH1188130A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH1188130A JPH1188130A JP9257733A JP25773397A JPH1188130A JP H1188130 A JPH1188130 A JP H1188130A JP 9257733 A JP9257733 A JP 9257733A JP 25773397 A JP25773397 A JP 25773397A JP H1188130 A JPH1188130 A JP H1188130A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- connection point
- potential line
- waveform shaping
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で立上がりと立下がり時間を正確
に調節できる波形整形回路を提供することにある。 【解決手段】 高電位ライン２と低電位ライン３間に直
列接続された極性の異なる第１と第２のトランジスタＱ
３、Ｑ４を交互にオンすることによりパルス電圧をその
接続点Ｐ１に得るようにしたパルス発生回路に対応す
る。第２のコンデンサＣ２とトランジスタＱ２との直列
回路、第２のコンデンサＣ３とトランジスタＱ１との直
列回路のトランジスタがオンすることにより、その直列
回路の第２のコンデンサは接続点Ｐ１と低電位ライン３
間に接続された第１のコンデンサＣ１と並列接続され
る。コンデンサＣ１が単独に接続点Ｐ１に接続する場合
と、コンデンサＣ１と第２のコンデンサが並列接続する
場合で立上がりと立下がり時間を調節できる。
に調節できる波形整形回路を提供することにある。 【解決手段】 高電位ライン２と低電位ライン３間に直
列接続された極性の異なる第１と第２のトランジスタＱ
３、Ｑ４を交互にオンすることによりパルス電圧をその
接続点Ｐ１に得るようにしたパルス発生回路に対応す
る。第２のコンデンサＣ２とトランジスタＱ２との直列
回路、第２のコンデンサＣ３とトランジスタＱ１との直
列回路のトランジスタがオンすることにより、その直列
回路の第２のコンデンサは接続点Ｐ１と低電位ライン３
間に接続された第１のコンデンサＣ１と並列接続され
る。コンデンサＣ１が単独に接続点Ｐ１に接続する場合
と、コンデンサＣ１と第２のコンデンサが並列接続する
場合で立上がりと立下がり時間を調節できる。
Description
【０００１】
【発明の属する技術分野】本発明は、パルス電圧の立上
がりと立下がりを調節する波形整形回路に関するもので
ある。
がりと立下がりを調節する波形整形回路に関するもので
ある。
【０００２】
【従来の技術】デジタル信号を伝送する場合には、その
信号を形成するパルス電圧の立上がり時間と立下がり時
間が規格により通常定められている。例えば、パーソナ
ルコンピュータのインターフエイス回路においてはＵＳ
Ｂ規格( UNIVERSAL SERIAL BUS SPECIFICATION) が存在
する。図３はこのような従来の波形整形回路を示す回路
図である。演算増幅器Ａ１からパルス電圧が得られ、そ
の出力端子と反転入力端子の間に接続されたコンデンサ
Ｃ１０とコンデンサＣ１０に電流を供給する定電流源Ｓ
２によって波形整形回路が形成される。このような波形
整形回路の出力端子１０に得られる出力電圧ＶOUT は、
（１）式で与えられるので立上がりと立下がり時間を設
定できる。 ＶOUT ＝Ｉｔ／Ｃ （１） なお、Ｉは定電流源Ｓ２の電流、ｔは時間である。
信号を形成するパルス電圧の立上がり時間と立下がり時
間が規格により通常定められている。例えば、パーソナ
ルコンピュータのインターフエイス回路においてはＵＳ
Ｂ規格( UNIVERSAL SERIAL BUS SPECIFICATION) が存在
する。図３はこのような従来の波形整形回路を示す回路
図である。演算増幅器Ａ１からパルス電圧が得られ、そ
の出力端子と反転入力端子の間に接続されたコンデンサ
Ｃ１０とコンデンサＣ１０に電流を供給する定電流源Ｓ
２によって波形整形回路が形成される。このような波形
整形回路の出力端子１０に得られる出力電圧ＶOUT は、
（１）式で与えられるので立上がりと立下がり時間を設
定できる。 ＶOUT ＝Ｉｔ／Ｃ （１） なお、Ｉは定電流源Ｓ２の電流、ｔは時間である。
【０００３】しかし、このような波形整形回路は一種類
のコンデンサＣ１０が負荷として接続されているだけで
あり、定電流源Ｓ２の電流の調節も細かくできないので
立上がり時間と立下がり時間を正確に調節することは難
しい。図４は従来の別の波形整形回路の回路図である。
図１の波形整形回路と同じように形成された複数の波形
整形回路を並列接続してある。演算増幅器Ａ２にはコン
デンサＣ１０とは容量値の異なるコンデンサＣ１１、定
電流源Ｓ２とは電流値の異なる定電流源Ｓ４を接続して
あり、選択用信号を端子１１に加えることによりいずれ
かの回路を選択するように構成してある。立上がり及び
立下がり時間の異なる複数の波形整形回路を並列接続
し、そのいずれかを選択することにより立上がりと立下
がり時間を調節できるが、全体の回路が複雑になり集積
回路により形成する場合にはチップサイズが広くなる欠
点がある。
のコンデンサＣ１０が負荷として接続されているだけで
あり、定電流源Ｓ２の電流の調節も細かくできないので
立上がり時間と立下がり時間を正確に調節することは難
しい。図４は従来の別の波形整形回路の回路図である。
図１の波形整形回路と同じように形成された複数の波形
整形回路を並列接続してある。演算増幅器Ａ２にはコン
デンサＣ１０とは容量値の異なるコンデンサＣ１１、定
電流源Ｓ２とは電流値の異なる定電流源Ｓ４を接続して
あり、選択用信号を端子１１に加えることによりいずれ
かの回路を選択するように構成してある。立上がり及び
立下がり時間の異なる複数の波形整形回路を並列接続
し、そのいずれかを選択することにより立上がりと立下
がり時間を調節できるが、全体の回路が複雑になり集積
回路により形成する場合にはチップサイズが広くなる欠
点がある。
【０００４】
【発明が解決しようとする課題】本発明は、簡単な構成
で立上がりと立下がり時間を正確に調節できる波形整形
回路を提供することにある。
で立上がりと立下がり時間を正確に調節できる波形整形
回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の波形整形回路
は、高電位ラインと低電位ライン間に直列接続された極
性の異なる第１と第２のトランジスタを交互にオンする
ことによりその接続点に得られるパルス電圧の立上がり
と立下がり時間を調節する波形整形回路であり、第１の
コンデンサ、並びに第２のコンデンサ及び該第１と第２
のトランジスタの少なくともいずれかのオン動作に応動
可能なスイッチ素子からなる直列回路を有し、第１のコ
ンデンサと該直列回路は接続点と電位ライン間に並列接
続されており、該スイッチ素子が応動することにより第
１のコンデンサと第２のコンデンサが並列接続されるこ
とを特徴とする。
は、高電位ラインと低電位ライン間に直列接続された極
性の異なる第１と第２のトランジスタを交互にオンする
ことによりその接続点に得られるパルス電圧の立上がり
と立下がり時間を調節する波形整形回路であり、第１の
コンデンサ、並びに第２のコンデンサ及び該第１と第２
のトランジスタの少なくともいずれかのオン動作に応動
可能なスイッチ素子からなる直列回路を有し、第１のコ
ンデンサと該直列回路は接続点と電位ライン間に並列接
続されており、該スイッチ素子が応動することにより第
１のコンデンサと第２のコンデンサが並列接続されるこ
とを特徴とする。
【０００６】
【発明の実施の形態】本発明の波形整形回路は、パルス
電圧を高電位ラインと低電位ライン間に直列接続された
極性の異なる第１と第２のトランジスタを交互にオンす
ることによりその接続点に得るようにしたパルス発生回
路に対応している。第２のコンデンサとスイッチ素子と
の直列回路のスイッチ素子が少なくとも第１と第２のト
ランジスタのいずれかのオン動作に応動してオンした時
に、その直列回路の第２のコンデンサは接続点と低電位
ライン間に接続された第１のコンデンサに並列接続され
る。このことにより、パルス発生回路に接続される波形
整形回路の時定数を変えることができ、パルス電圧の立
上がりと立下がり時間を調節できる。並列接続されるコ
ンデンサの数が増して容量値が大きくなる場合には、パ
ルス電圧の立上がり時間も立下がり時間も長くなる。逆
に容量値が小さくなる場合には、立上がり時間も立下が
り時間も短くなる。
電圧を高電位ラインと低電位ライン間に直列接続された
極性の異なる第１と第２のトランジスタを交互にオンす
ることによりその接続点に得るようにしたパルス発生回
路に対応している。第２のコンデンサとスイッチ素子と
の直列回路のスイッチ素子が少なくとも第１と第２のト
ランジスタのいずれかのオン動作に応動してオンした時
に、その直列回路の第２のコンデンサは接続点と低電位
ライン間に接続された第１のコンデンサに並列接続され
る。このことにより、パルス発生回路に接続される波形
整形回路の時定数を変えることができ、パルス電圧の立
上がりと立下がり時間を調節できる。並列接続されるコ
ンデンサの数が増して容量値が大きくなる場合には、パ
ルス電圧の立上がり時間も立下がり時間も長くなる。逆
に容量値が小さくなる場合には、立上がり時間も立下が
り時間も短くなる。
【０００７】
【実施例】以下、本発明の波形整形回路の実施例を示す
回路図である図１を参照しながら説明する。図１におい
て、電源電圧ＶCCの加えられる端子１に接続する高電位
側の電源ライン２と接地される低電位側の電源ライン３
間には、ＰＮＰ形のトランジスタＱ３とＮＰＮ形のトラ
ンジスタＱ４が直列接続されている。そして、第１のト
ランジスタであるトランジスタＱ３と第２のトランジス
タであるトランジスタＱ４を交互にオンすることにより
接続点Ｐ１にパルス電圧が得られる。接続点Ｐ１のパル
ス電圧は、トランジスタＱ３がオンした時に立ち上が
り、トランジスタＱ４がオンした時に立ち下がる。本発
明の波形整形回路は、このような点線で囲み表してある
パルス発生回路に対応する。
回路図である図１を参照しながら説明する。図１におい
て、電源電圧ＶCCの加えられる端子１に接続する高電位
側の電源ライン２と接地される低電位側の電源ライン３
間には、ＰＮＰ形のトランジスタＱ３とＮＰＮ形のトラ
ンジスタＱ４が直列接続されている。そして、第１のト
ランジスタであるトランジスタＱ３と第２のトランジス
タであるトランジスタＱ４を交互にオンすることにより
接続点Ｐ１にパルス電圧が得られる。接続点Ｐ１のパル
ス電圧は、トランジスタＱ３がオンした時に立ち上が
り、トランジスタＱ４がオンした時に立ち下がる。本発
明の波形整形回路は、このような点線で囲み表してある
パルス発生回路に対応する。
【０００８】なお、このようなパルス発生回路は演算増
幅器を用いて構成できる。第１のコンデンサであるコン
デンサＣ１、並びに第２のコンデンサであるコンデンサ
Ｃ２及びスイッチ素子の役割をするＮＰＮ形のトランジ
スタＱ２の直列回路が接続点Ｐ１と電源ライン３間に並
列接続されている。また、別の第２のコンデンサである
コンデンサＣ３とスイッチ素子の役割をするＰＮＰ形の
トランジスタＱ１との直列回路が電源ライン２と接続点
Ｐ１間に接続されている。コンデンサＣ１と複数の直列
回路は、接続点Ｐ１と電源ライン２、３間において並列
接続している。波形整形回路の入力端子は接続点Ｐ１で
あり、出力端子４に立上がりと立下がり時間を調節した
出力が得られる。５と６は、トランジスタＱ１とトラン
ジスタＱ２を夫々オンするための制御端子である。
幅器を用いて構成できる。第１のコンデンサであるコン
デンサＣ１、並びに第２のコンデンサであるコンデンサ
Ｃ２及びスイッチ素子の役割をするＮＰＮ形のトランジ
スタＱ２の直列回路が接続点Ｐ１と電源ライン３間に並
列接続されている。また、別の第２のコンデンサである
コンデンサＣ３とスイッチ素子の役割をするＰＮＰ形の
トランジスタＱ１との直列回路が電源ライン２と接続点
Ｐ１間に接続されている。コンデンサＣ１と複数の直列
回路は、接続点Ｐ１と電源ライン２、３間において並列
接続している。波形整形回路の入力端子は接続点Ｐ１で
あり、出力端子４に立上がりと立下がり時間を調節した
出力が得られる。５と６は、トランジスタＱ１とトラン
ジスタＱ２を夫々オンするための制御端子である。
【０００９】このように構成された波形整形回路は、ト
ランジスタＱ３がオンした時に電流はトランジスタＱ
３、接続点Ｐ１、コンデンサＣ１に流れる。また、トラ
ンジスタＱ３のオン動作に応動してトランジスタＱ２を
オンさせることにより、電流はコンデンサＣ２へも流れ
る。また、トランジスタＱ４がオンした時に、電流はコ
ンデンサＣ１、接続点Ｐ１、トランジスタＱ４と流れ
る。トランジスタＱ４のオン動作に応動してトランジス
タＱ１をオンさせることにより、コンデンサＣ３から接
続点Ｐ１を経てトランジスタＱ４に電流が流れる。
ランジスタＱ３がオンした時に電流はトランジスタＱ
３、接続点Ｐ１、コンデンサＣ１に流れる。また、トラ
ンジスタＱ３のオン動作に応動してトランジスタＱ２を
オンさせることにより、電流はコンデンサＣ２へも流れ
る。また、トランジスタＱ４がオンした時に、電流はコ
ンデンサＣ１、接続点Ｐ１、トランジスタＱ４と流れ
る。トランジスタＱ４のオン動作に応動してトランジス
タＱ１をオンさせることにより、コンデンサＣ３から接
続点Ｐ１を経てトランジスタＱ４に電流が流れる。
【００１０】本発明の波形整形回路では、接続点Ｐ１の
パルス電圧の立ち上がりと立ち下がり時に、このように
夫々二種類の時定数の異なる回路が形成される。このこ
とにより、二種類づつの立上がり時間と立下がり時間を
設定することができ、出力端子４には立上がり時間と立
下がり時間を調節したパルス電圧が得られる。直列回路
の数を増加することにより、立上がり時間と立下がり時
間を細かく、しかも正確に調節できる。
パルス電圧の立ち上がりと立ち下がり時に、このように
夫々二種類の時定数の異なる回路が形成される。このこ
とにより、二種類づつの立上がり時間と立下がり時間を
設定することができ、出力端子４には立上がり時間と立
下がり時間を調節したパルス電圧が得られる。直列回路
の数を増加することにより、立上がり時間と立下がり時
間を細かく、しかも正確に調節できる。
【００１１】図２は本発明の波形整形回路の別の実施例
を示す回路図であり、図１と同一部分は同じ符号を付与
してある。パルス電圧は、高電位ライン２と低電位ライ
ン３間に直列接続されたトランジスタＱ３とトランジス
タＱ４の接続点Ｐ１に得られる。接続点Ｐ１と低電位ラ
イン３間には第１のコンデンサであるコンデンサＣ４、
並びに第２のコンデンサであるコンデンサＣ５、スイッ
チ素子ＳＷ１及び電圧源Ｓ１の直列回路が並列接続され
ている。スイッチ素子ＳＷ１は例えば電界効果形トラン
ジスタであり、両方向に電流を流すことができる。
を示す回路図であり、図１と同一部分は同じ符号を付与
してある。パルス電圧は、高電位ライン２と低電位ライ
ン３間に直列接続されたトランジスタＱ３とトランジス
タＱ４の接続点Ｐ１に得られる。接続点Ｐ１と低電位ラ
イン３間には第１のコンデンサであるコンデンサＣ４、
並びに第２のコンデンサであるコンデンサＣ５、スイッ
チ素子ＳＷ１及び電圧源Ｓ１の直列回路が並列接続され
ている。スイッチ素子ＳＷ１は例えば電界効果形トラン
ジスタであり、両方向に電流を流すことができる。
【００１２】このような波形整形回路は、トランジスタ
Ｑ３がオンした時に電流はトランジスタＱ３、接続点Ｐ
１、コンデンサＣ４に流れ、またトランジスタＱ３のオ
ン動作に応動してスイッチ素子ＳＷ１をオンさせること
によりコンデンサＣ５にも流れる。トランジスタＱ４が
オンした時には、電流はコンデンサＣ４から接続点Ｐ
１、トランジスタＱ４に流れ、トランジスタＱ４のオン
動作に応動してスイッチ素子ＳＷ１をオンすることによ
りコンデンサＣ５からも電流は接続点Ｐ１、トランジス
タＱ４にも流れる。図２の実施例では、電流が両方向に
流れるスイッチ素子を用いることにより、スイッチ素子
と第２のコンデンサとの直列回路を接続点Ｐ１と低電位
ライン３間に並列接続するだけでよい。なお、直列回路
の数は必要により増減すればよい。
Ｑ３がオンした時に電流はトランジスタＱ３、接続点Ｐ
１、コンデンサＣ４に流れ、またトランジスタＱ３のオ
ン動作に応動してスイッチ素子ＳＷ１をオンさせること
によりコンデンサＣ５にも流れる。トランジスタＱ４が
オンした時には、電流はコンデンサＣ４から接続点Ｐ
１、トランジスタＱ４に流れ、トランジスタＱ４のオン
動作に応動してスイッチ素子ＳＷ１をオンすることによ
りコンデンサＣ５からも電流は接続点Ｐ１、トランジス
タＱ４にも流れる。図２の実施例では、電流が両方向に
流れるスイッチ素子を用いることにより、スイッチ素子
と第２のコンデンサとの直列回路を接続点Ｐ１と低電位
ライン３間に並列接続するだけでよい。なお、直列回路
の数は必要により増減すればよい。
【００１３】
【発明の効果】以上述べたように本発明の波形整形回路
は、入力となるパルス電圧の立ち上がりと立ち下がり時
に、夫々時定数の異なる複数の回路を形成することがで
きる。そして、立上がり時間と立下がり時間を調節した
パルス電圧を出力端子に得ることができる。従来のよう
に、電流源の電流を変えたり、多数の演算増幅器等の複
雑な回路を並列接続する必要がないので、回路構成が簡
単になり、また調節を細かく正確に行うことができる。
集積回路に形成する場合には、回路に必要な面積を小さ
くできる利点もある。
は、入力となるパルス電圧の立ち上がりと立ち下がり時
に、夫々時定数の異なる複数の回路を形成することがで
きる。そして、立上がり時間と立下がり時間を調節した
パルス電圧を出力端子に得ることができる。従来のよう
に、電流源の電流を変えたり、多数の演算増幅器等の複
雑な回路を並列接続する必要がないので、回路構成が簡
単になり、また調節を細かく正確に行うことができる。
集積回路に形成する場合には、回路に必要な面積を小さ
くできる利点もある。
【図１】 本発明の波形整形回路の実施例を示す回路図
である。
である。
【図２】 本発明の波形整形回路の別の実施例を示す回
路図である。
路図である。
【図３】 従来の波形整形回路を示す回路図である。
【図４】 従来の波形整形回路の別の回路図である。
２ 電位ライン ３ 電位ライン Ｐ１ 接続点 Ｓ１ 電圧源
Claims (3)
- 【請求項１】 高電位ラインと低電位ライン間に直列接
続された極性の異なる第１と第２のトランジスタを交互
にオンすることによりその接続点に得られるパルス電圧
の立上がりと立下がり時間を調節する波形整形回路であ
り、第１のコンデンサ、並びに第２のコンデンサ及び該
第１と第２のトランジスタの少なくともいずれかのオン
動作に応動可能なスイッチ素子からなる直列回路を有
し、第１のコンデンサと該直列回路は接続点と電位ライ
ン間に並列接続されており、該スイッチ素子が応動する
ことにより第１のコンデンサと第２のコンデンサが並列
接続されることを特徴とする波形整形回路。 - 【請求項２】 高電位ラインと低電位ライン間に直列接
続された極性の異なる第１と第２のトランジスタを交互
にオンすることによりその接続点に得られるパルス電圧
の立上がりと立下がり時間を調節する波形整形回路であ
り、第１のコンデンサ、並びに第２のコンデンサ及び該
第１と第２のトランジスタのオン動作に応動可能であり
電流の方向が双方向性のスイッチ素子からなる直列回路
を有し、第１のコンデンサと該直列回路は接続点と低電
位ライン間に並列接続されており、スイッチ素子が応動
することにより第１のコンデンサと第２のコンデンサが
並列接続されることを特徴とする波形整形回路。 - 【請求項３】 高電位ラインと低電位ライン間に直列接
続された極性の異なる第１と第２のトランジスタを交互
にオンすることによりその接続点に得られるパルス電圧
の立上がりと立下がり時間を調節する波形整形回路であ
り、第１のコンデンサ、並びに第２のコンデンサ及び電
流の方向が一方向性であるスイッチ素子からなる複数の
直列回路を有し、第１のコンデンサは接続点と低電位ラ
イン間に接続され、直列回路のスイッチ素子は第１と第
２のトランジスタのオン動作のいずれかに応動可能にし
てあり、応動の同じスイッチ素子の直列回路ごとに接続
点と高電位ライン間、接続点と低電位ライン間に分かれ
て接続されており、スイッチ素子が応動することにより
その直列回路の第２のコンデンサが第１のコンデンサと
並列接続されることを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257733A JPH1188130A (ja) | 1997-09-05 | 1997-09-05 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257733A JPH1188130A (ja) | 1997-09-05 | 1997-09-05 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1188130A true JPH1188130A (ja) | 1999-03-30 |
Family
ID=17310349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9257733A Pending JPH1188130A (ja) | 1997-09-05 | 1997-09-05 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1188130A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008111192A1 (ja) * | 2007-03-14 | 2008-09-18 | Fujitsu Microelectronics Limited | 出力回路 |
| JP2015033141A (ja) * | 2013-08-05 | 2015-02-16 | スンシル ユニバーシティー リサーチ コンソルティウム テクノーパークＳｏｏｎｇｓｉｌ Ｕｎｉｖｅｒｓｉｔｙ Ｒｅｓｅａｒｃｈ Ｃｏｎｓｏｒｔｉｕｍ Ｔｅｃｈｎｏ−Ｐａｒｋ | スイッチングキャパシタを利用したスルーレート調節装置 |
| CN114460376A (zh) * | 2021-12-30 | 2022-05-10 | 深圳供电局有限公司 | 回路阻抗检测方法、电路、计算机设备和存储介质 |
-
1997
- 1997-09-05 JP JP9257733A patent/JPH1188130A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008111192A1 (ja) * | 2007-03-14 | 2008-09-18 | Fujitsu Microelectronics Limited | 出力回路 |
| GB2460772A (en) * | 2007-03-14 | 2009-12-16 | Fujitsu Microelectronics Ltd | Output circuit |
| JPWO2008111192A1 (ja) * | 2007-03-14 | 2010-06-24 | 富士通マイクロエレクトロニクス株式会社 | 出力回路 |
| US8067964B2 (en) | 2007-03-14 | 2011-11-29 | Fujitsu Semiconductor Limited | Output circuit |
| JP4952783B2 (ja) * | 2007-03-14 | 2012-06-13 | 富士通セミコンダクター株式会社 | 出力回路 |
| KR101164308B1 (ko) * | 2007-03-14 | 2012-07-10 | 후지쯔 세미컨덕터 가부시키가이샤 | 출력 회로 |
| JP2015033141A (ja) * | 2013-08-05 | 2015-02-16 | スンシル ユニバーシティー リサーチ コンソルティウム テクノーパークＳｏｏｎｇｓｉｌ Ｕｎｉｖｅｒｓｉｔｙ Ｒｅｓｅａｒｃｈ Ｃｏｎｓｏｒｔｉｕｍ Ｔｅｃｈｎｏ−Ｐａｒｋ | スイッチングキャパシタを利用したスルーレート調節装置 |
| CN114460376A (zh) * | 2021-12-30 | 2022-05-10 | 深圳供电局有限公司 | 回路阻抗检测方法、电路、计算机设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPS61156762A (ja) | 半導体装置 | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JPH04292015A (ja) | 高出力スイッチング・トランジスタを制御する回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JP3674448B2 (ja) | 信号入力回路及び信号入出力装置 | |
| US20260074690A1 (en) | Signal transmission interface | |
| JPH02283123A (ja) | 半導体装置 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| JP2908123B2 (ja) | 半導体装置 | |
| US6717473B1 (en) | Method of forming an audio amplifier voltage reference and structure therefor | |
| EP0741458A1 (en) | Integrated circuit output buffer | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| JPS603726A (ja) | 基準電源 | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 | |
| JP2000174565A (ja) | パワーアンプｉｃおよびオーディオシステム | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JP2558878B2 (ja) | 容量結合回路 | |
| JP3031223B2 (ja) | 半導体集積回路 | |
| GB2300531A (en) | Reduced swing CMOS output buffer | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPS61224446A (ja) | 半導体集積回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH01198815A (ja) | 比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |