JPH1188147A - レベルシフト回路 - Google Patents

レベルシフト回路

Info

Publication number
JPH1188147A
JPH1188147A JP9250736A JP25073697A JPH1188147A JP H1188147 A JPH1188147 A JP H1188147A JP 9250736 A JP9250736 A JP 9250736A JP 25073697 A JP25073697 A JP 25073697A JP H1188147 A JPH1188147 A JP H1188147A
Authority
JP
Japan
Prior art keywords
voltage
absolute value
positive
mos transistor
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9250736A
Other languages
English (en)
Other versions
JP3036481B2 (ja
Inventor
Hiroisa Nakamura
博功 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9250736A priority Critical patent/JP3036481B2/ja
Priority to US09/153,611 priority patent/US6242962B1/en
Priority to KR1019980037916A priority patent/KR100313258B1/ko
Priority to CNB981177948A priority patent/CN1136657C/zh
Priority to TW087115470A priority patent/TW409462B/zh
Publication of JPH1188147A publication Critical patent/JPH1188147A/ja
Application granted granted Critical
Publication of JP3036481B2 publication Critical patent/JP3036481B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 使用するＭＯＳトランジスタに印加される電
圧を低くすることにより、耐圧の高いＭＯＳトランジス
タを必要としない。 【解決手段】 Ｖｃｃ／ＧＮＤの電圧を−Ｖｐｐ／ＧＮ
Ｄの電圧に変換する際に、電圧変換回路１によりＶｃｃ
／ＧＮＤの電圧をＶｃｃ／−1/2Ｖｐｐの電圧に変換
し、その電圧を電圧変換回路２により−1/2Ｖｐｐ／Ｇ
ＮＤの電圧に変換し、電圧変換回路３により最終的に−
Ｖｐｐ／ＧＮＤの電圧に変換する。したがってｎチャネ
ルＭＯＳトランジスタ１３、１４のゲート〜ドレイン間
には│Ｖｃｃ＋1/2Ｖｐｐ│の電圧しか印加されない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ある正電圧をその
正電圧より絶対値の大きい負電圧に変換するレベルシフ
ト回路に関する。
【０００２】
【従来の技術】一般的にフラッシュメモリ等の記憶内容
の消去には、ＩＣの電源電圧（Ｖｃｃ）の他に書き込み
／消去電源電圧（Ｖｐｐ）から生成される負電圧（ＧＮ
Ｄ／−Ｖｐｐ）が用いられている。そして、一般的にＶ
ｃｃは５ＶでＶｐｐは１２Ｖであり、ＶｐｐはＶｃｃよ
り高い電圧となっている。そのため、フラッシュメモリ
等の半導体記憶装置では、正電圧（Ｖｃｃ／ＧＮＤ）
を、正電圧より絶対値の大きい負電圧（ＧＮＤ／−Ｖｐ
ｐ）に変換するためのレベルシフト回路が設けられてい
る。
【０００３】このような従来のレベルシフト回路の回路
図を図５に示す。
【０００４】この従来のレベルシフト回路は、Ｖｃｃ／
ＧＮＤの電圧をＶｃｃ／−Ｖｐｐの電圧に変換する電圧
変換回路１０１と、Ｖｃｃ／−Ｖｐｐの電圧を−Ｖｐｐ
／ＧＮＤの電圧に変換する電圧変換回路１０２とから構
成されている。
【０００５】電圧変換回路１０１は、入力端子４に入力
された電圧を論理反転するインバータ１０と、入力端子
４にゲートが接続され、ソースに電圧Ｖｃｃが印加され
たｐチャネルＭＯＳトランジスタ１１と、インバータ１
０の出力がゲートに入力され、ソースに電圧Ｖｃｃが印
加され、ドレインを出力とするｐチャネルＭＯＳトラン
ジスタ１２と、ドレインがｐチャネルＭＯＳトランジス
タ１１のドレインに接続され、ゲートがｐチャネルＭＯ
Ｓトランジスタ１２のドレインに接続され、ソースに−
Ｖｐｐの電圧が印加されたｎチャネルＭＯＳトランジス
タ１３と、ドレインがｐチャネルＭＯＳトランジスタ１
２のドレインに接続され、ゲートがｐチャネルＭＯＳト
ランジスタ１１のドレインに接続され、ソースに−Ｖｐ
ｐの電圧が印加されたｎチャネルＭＯＳトランジスタ１
４とから構成されている。
【０００６】電圧変換回路１０２は、ソースがＧＮＤに
接続され、ゲートが電圧変換回路１０１の出力に接続さ
れ、ドレインが出力端子５に接続されたｐチャネルＭＯ
Ｓトランジスタ２０と、ソースに−Ｖｐｐの電圧が印加
され、ゲートが電圧変換回路１０１の出力に接続され、
ドレインが出力端子５に接続されたｎチャネルＭＯＳト
ランジスタ２１とから構成されている。
【０００７】次に、この従来のレベルシフト回路の動作
を図５および図６を用いて説明する。
【０００８】先ず、入力端子４にＶｃｃの電圧が印加さ
れた場合、この電圧はインバータ１０により論理反転さ
れてＧＮＤレベルの電圧となるためｐチャネルＭＯＳト
ランジスタ１２はオンし、Ｖｃｃの電圧が電圧変換回路
１０１から出力される。この時、ｎチャネルＭＯＳトラ
ンジスタ１３のゲートにもＶｃｃの電圧が印加されるた
めｎチャネルＭＯＳトランジスタ１３もオンすることに
より−Ｖｐｐの電圧がｎチャネルＭＯＳトランジスタ１
４のゲートに印加され、ｎチャネルＭＯＳトランジスタ
１４はオフの状態が保たれる。
【０００９】次に、入力端子４にＧＮＤレベルの電圧が
印加された場合、ｐチャネルＭＯＳトランジスタ１１は
オンし、Ｖｃｃの電圧がドレインに出力される。そのた
め、ｎチャネルＭＯＳトランジスタ１４のゲートにもＶ
ｃｃの電圧が印加され、ｎチャネルＭＯＳトランジスタ
１４がオンすることにより−Ｖｐｐの電圧が電圧変換回
路１０１から出力される。この時、ｎチャネルＭＯＳト
ランジスタ１３のゲートにも−Ｖｐｐの電圧が印加さ
れ、ｎチャネルＭＯＳトランジスタ１３はオフの状態が
保たれる。
【００１０】このようにして、入力端子４に印加された
Ｖｃｃ／ＧＮＤの電圧は、電圧変換回路１０１によりＶ
ｃｃ／−Ｖｐｐの電圧に変換されポイントＥに出力され
る。
【００１１】次に、このＶｃｃ／−Ｖｐｐの電圧が電圧
変換回路１０２に入力された場合の動作ついて説明す
る。
【００１２】先ず、Ｖｃｃの電圧が電圧変換回路１０２
に入力されると、ｎチャネルＭＯＳトランジスタ２１が
オンし−Ｖｐｐの電圧が出力端子５に出力される。そし
て、−Ｖｐｐの電圧が電圧変換回路１０２に入力される
とｐチャネルＭＯＳトランジスタ２０がオンし、ＧＮＤ
レベルの電圧が出力端子５に出力される。
【００１３】このように、入力端子４から入力された正
電圧（Ｖｃｃ／ＧＮＤ）は、一旦Ｖｃｃ／−Ｖｐｐの電
圧に変換された後、最終的に負電圧（−Ｖｐｐ／ＧＮ
Ｄ）に変換され出力端子５から出力される。
【００１４】ここで、電圧変換回路１０１において、入
力端子４からＶｃｃの電圧が入力されｐチャネルＭＯＳ
トランジスタ１２がオンし、Ｖｃｃの電圧がｎチャネル
ＭＯＳトランジスタ１４のドレインに印加される。ま
た、ｎチャネルＭＯＳトランジスタ１３はゲートにＶｃ
ｃの電圧が印加されることによりオンし、−Ｖｐｐの電
圧をｎチャネルＭＯＳトランジスタ１４のゲートに印加
する。そのため、ｎチャネルＭＯＳトランジスタ１４の
ゲート〜ドレイン間には│Ｖｃｃ＋Ｖｐｐ│の電圧が印
加されることになる。
【００１５】また、入力端子からＧＮＤレベルの電圧が
印加された場合にも同様にして、ｎチャネルＭＯＳトラ
ンジスタ１３のゲート〜ドレイン間には│Ｖｃｃ＋Ｖｐ
ｐ│の電圧が印加されることになる。
【００１６】ここで、一般的にＶｃｃには５Ｖ、Ｖｐｐ
には１２Ｖが用いられるため、ゲート〜ドレイン間には
１７Ｖの電圧が印加されることになる。
【００１７】そのため、ｎチャネルＭＯＳトランジスタ
１３、１４のゲート〜ドレイン間の耐圧ＶGDは１７Ｖ以
上であることが必要となる。
【００１８】しかし、プロセスの高密度化、高集積化が
進むにつれ、トランジスタの耐圧が低下することが容易
に考えられ、ＭＯＳトランジスタに印加する電圧を下げ
ることが必要になってくる。
【００１９】
【発明が解決しようとする課題】上述した従来のレベル
シフト回路では、ｎチャネルＭＯＳトランジスタのゲー
ト〜ドレイン間にＶｃｃとＶｐｐを加算した電圧が印加
されるため、耐圧が高いＭＯＳトランジスタを使用しな
けらばならない。しかし、プロセスの高集積化に伴いＭ
ＯＳトランジスタの耐圧は低下する傾向にあるという問
題点がある。
【００２０】本発明の目的は、使用するＭＯＳトランジ
スタに印加される電圧を低くすることにより、耐圧の高
いＭＯＳトランジスタを必要としないレベルシフト回路
を提供することである。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、本発明のレベルシフト回路は、第１の正電圧を前記
第１の正電圧より絶対値の大きい第２の負電圧に変換す
るレベルシフト回路において、回路を構成するＭＯＳト
ランジスタのゲートとドレインまたはソースとの間に印
加される電圧の絶対値が前記第２の負電圧の絶対値より
小さくなるように構成されていることを特徴とする。
【００２２】本発明は、第１の正電圧を、回路を構成す
るＭＯＳトランジスタのゲートとドレインまたはソース
との間に印加される電圧の絶対値が第２の負電圧の絶対
値より小さくなるようにして、第１の正電圧より絶対値
の大きい第２の負電圧に変換するように構成したもので
ある。
【００２３】したがって、耐圧が第２の負電圧の絶対値
より大きいＭＯＳトランジスタを必要とすることがな
い。
【００２４】また、本発明のレベルシフト回路は、第１
の正電圧を前記第１の正電圧より絶対値の大きい第２の
負電圧に変換するレベルシフト回路において、前記第１
の正電圧を前記第２の負電圧より絶対値の小さい電圧で
ある第３の負電圧に一旦変換し、その後前記第３の負電
圧を前記第２の負電圧に変換することを特徴とする。
【００２５】本発明は、第１の正電圧を前記第１の正電
圧より絶対値の大きい第２の負電圧に変換する際に、第
２の負電圧より絶対値の小さい電圧である第３の負電圧
に一旦変換し、その後第３の負電圧を前記第２の負電圧
に変換するようにしたものである。
【００２６】したがって、耐圧が第１の正電圧の絶対値
と第３の負電圧の絶対値の和より大きいＭＯＳトランジ
スタを必要とすることがない。
【００２７】また、本発明のレベルシフト回路は、第１
の正電圧を前記第１の正電圧より絶対値の大きい第２の
負電圧に変換するレベルシフト回路において、前記第１
の正電圧と基準電圧とをとる信号を、前記第１の正電圧
と前記第２の負電圧より絶対値の小さい電圧の第３の負
電圧とをとる信号に変換する第１の電圧変換回路と、前
記第１の正電圧と前記第３の負電圧とをとる信号を、前
記基準電圧と前記第３の負電圧とをとる信号に変換する
第２の電圧変換回路と、前記基準電圧と前記第３の負電
圧とをとる信号を、前記基準電圧と前記第２の負電圧と
をとる信号に変換する第３の電圧変換回路とから構成さ
れることを特徴とする。
【００２８】また、本発明の実施態様によれば、前記第
１の正電圧の絶対値と前記第３の負電圧の絶対値との和
が前記第２の負電圧の絶対値以下である。
【００２９】本発明は、第１の正電圧の絶対値と第３の
負電圧の絶対値との和が第２の負電圧の絶対値以下とな
るような第３の負電圧を用いて電圧の変換を行うように
したものである。
【００３０】したがって、耐圧が第２の負電圧より大き
いＭＯＳトランジスタを必要とすることがない。
【００３１】また、本発明の他の実施態様によれば、前
記第３の負電圧が前記第２の負電圧の1/2の電圧であ
る。
【００３２】また、上記目的を達成するために、本発明
のレベルシフト回路は、本発明の第１の負電圧を前記第
１の負電圧より絶対値の大きい第２の正電圧に変換する
レベルシフト回路において、回路を構成するＭＯＳトラ
ンジスタのゲートとドレインまたはソースとの間に印加
される電圧の絶対値が前記第２の正電圧の絶対値より小
さくなるように構成されていることを特徴とする。
【００３３】本発明は、第１の負電圧を、回路を構成す
るＭＯＳトランジスタのゲートとドレインまたはソース
との間に印加される電圧の絶対値が第２の正電圧の絶対
値より小さくなるようにして、第１の負電圧より絶対値
の大きい第２の正電圧に変換するようにしたものであ
る。
【００３４】したがって、耐圧が第２の負電圧の絶対値
より大きいＭＯＳトランジスタを必要とすることがな
い。
【００３５】また、本発明のレベルシフト回路は、第１
の負電圧を前記第１の負電圧より絶対値の大きい第２の
正電圧に変換するレベルシフト回路において、前記第１
の負電圧を前記第２の正電圧より絶対値の小さい電圧で
ある第３の正電圧に一旦変換し、その後前記第３の正電
圧を前記第２の正電圧に変換することを特徴とする。
【００３６】本発明は、第１の負電圧を第１の負電圧よ
り絶対値の大きい第２の正電圧に変換する際に、第２の
正電圧より絶対値の小さい電圧である第３の正電圧に一
旦変換し、その後第３の正電圧を前記第２の正電圧に変
換するようにしたものである。
【００３７】したがって、耐圧が第１の負電圧の絶対値
と第３の正電圧の絶対値の和より大きいＭＯＳトランジ
スタを必要とすることがない。
【００３８】また、本発明のレベルシフト回路は、第１
の負電圧を前記第１の負電圧より絶対値の大きい第２の
正電圧に変換するレベルシフト回路において、前記第１
の負電圧と基準電圧とをとる信号を、前記第１の負電圧
と前記第２の正電圧より絶対値の小さい電圧の第３の正
電圧とをとる信号に変換する第１の電圧変換回路と、前
記第１の負電圧と前記第３の正電圧とをとる信号を、前
記基準電圧と前記第３の正電圧とをとる信号に変換する
第２の電圧変換回路と、前記基準電圧と前記第３の正電
圧とをとる信号を、前記基準電圧と前記第２の正電圧と
をとる信号に変換する第３の電圧変換回路とから構成さ
れることを特徴とする。
【００３９】また、本発明の実施態様によれば、前記第
１の負電圧の絶対値と前記第３の正電圧の絶対値との和
が前記第２の正電圧の絶対値以下である。
【００４０】本発明は、第１の負電圧の絶対値と第３の
正電圧の絶対値との和が第２の正電圧の絶対値以下とな
るような第３の正電圧を用いて電圧の変換を行うように
したものである。
【００４１】したがって、耐圧が第２の正電圧より大き
いＭＯＳトランジスタを必要とすることがない。
【００４２】また、本発明の他の実施態様によれば、前
記第３の正電圧が前記第２の正電圧の1/2の電圧であ
る。
【００４３】
【発明の実施の形態】次に、本発明の第１の実施形態に
ついて図面を参照して詳細に説明する。
【００４４】（第１の実施形態）図１は本発明の第１の
実施形態のレベルシフト回路の回路図である。図５中と
同番号は同じ構成要素を示す。
【００４５】本実施形態のレベルシフト回路は、図５の
従来のレベルシフト回路に対して、電圧変換回路１０１
を電圧変換回路１に置き換え、電圧変換回路１０２を電
圧変換回路２に置き換え、電圧変換回路３を電圧変換回
路２の後に設けたものである。
【００４６】電圧変換回路１は、図５の電圧変換回路１
０１において、ｎチャネルＭＯＳトランジスタ１３、１
４のソースに印加する電圧を−Ｖｐｐから−1/2Ｖｐｐ
に変更したものである。
【００４７】電圧変換回路２は、図５の電圧変換回路１
０２において、ｎチャネルＭＯＳトランジスタ２１のソ
ースに印加する電圧を−Ｖｐｐから−1/2Ｖｐｐに変更
したものである。
【００４８】電圧変換回路３は、ソースがＧＮＤに接続
され、ゲートが電圧変換回路２の出力に接続されたｐチ
ャネルＭＯＳトランジスタ３０と、ソースに−1/2Ｖｐ
ｐの電圧が印加され、ゲートが電圧変換回路２の出力に
接続され、ドレインがｐチャネルＭＯＳトランジスタ３
０のドレインに接続されたｎチャネルＭＯＳトランジス
タ３１と、ゲートが電圧変換回路２の出力に接続され、
ソースがＧＮＤに接続されたｐチャネルＭＯＳトランジ
スタ４１と、ゲートがｐチャネルＭＯＳトランジスタ３
０のドレインに接続され、ソースがＧＮＤに接続され、
ドレインが接続端子５に接続されたｐチャネルＭＯＳト
ランジスタ４２と、ドレインがｐチャネルＭＯＳトラン
ジスタ４１のドレインに接続され、ゲートがｐチャネル
ＭＯＳトランジスタ４２のドレインに接続され、ソース
に−Ｖｐｐの電圧が印加されたｎチャネルＭＯＳトラン
ジスタ４３と、ドレインがｐチャネルＭＯＳトランジス
タ４２のドレインに接続され、ゲートがｐチャネルＭＯ
Ｓトランジスタ４１のドレインに接続され、ソースに−
Ｖｐｐの電圧が印加されたｎチャネルＭＯＳトランジス
タ４４とから構成されている。
【００４９】次に、本実施形態の動作について図１およ
び図２を参照して説明する。
【００５０】先ず、入力端子４に入力されたＶｃｃ／Ｇ
ＮＤの電圧は、電圧変換回路１において、図５の電圧変
換回路１０１と同様な動作により、Ｖｃｃ／−1/2Ｖｐ
ｐの電圧に変換されポイントＡに出力される。
【００５１】次に、ポイントＡのＶｃｃ／−1/2Ｖｐｐ
の電圧は、電圧変換回路２において、図５の電圧変換回
路１０２と同様な動作により、−1/2Ｖｐｐ／ＧＮＤの
電圧に変換されポイントＢに出力される。
【００５２】次に、電圧変換回路３に−1/2Ｖｐｐ／Ｇ
ＮＤの電圧が入力された場合の動作について説明する。
【００５３】先ず、−1/2Ｖｐｐの電圧が入力された場
合、ｐチャネルＭＯＳトランジスタ４１はオンし、ＧＮ
Ｄレベルの電圧がドレインに出力される。そのため、ｎ
チャネルＭＯＳトランジスタ４４のゲートにもＧＮＤレ
ベルの電圧が印加され、ｎチャネルＭＯＳトランジスタ
４４がオンすることにより−Ｖｐｐの電圧が出力端子５
から出力される。この時、ｎチャネルＭＯＳトランジス
タ４３のゲートにも−Ｖｐｐの電圧が印加され、ｎチャ
ネルＭＯＳトランジスタ４３はオフの状態が保たれる。
また、この場合、−1/2Ｖｐｐの電圧が入力されるため
ｐチャネルＭＯＳトランジスタ３０はオンし、ＧＮＤレ
ベルの電圧がｐチャネルＭＯＳトランジスタ４２のゲー
トに印加されるためｐチャネルＭＯＳトランジスタ４２
はオフの状態が保たれる。
【００５４】次に、ＧＮＤレベルの電圧が入力された場
合、ｎチャネルＭＯＳトランジスタ３１がオンし−1/2
Ｖｐｐの電圧がｐチャネルＭＯＳトランジスタ４２のゲ
ートに出力される。そのため、ｐチャネルＭＯＳトラン
ジスタ４２はオンし、ＧＮＤレベルの電圧が出力端子５
から出力される。この時、ｎチャネルＭＯＳトランジス
タ４３のゲートにもＧＮＤレベルの電圧が印加されるた
めｎチャネルＭＯＳトランジスタ４３もオンすることに
より−Ｖｐｐの電圧がｎチャネルＭＯＳトランジスタ４
４のゲートに印加され、ｎチャネルＭＯＳトランジスタ
４４はオフの状態が保たれる。
【００５５】このようにして、ポイントＢに出力され
た、−1/2Ｖｐｐ／ＧＮＤの電圧は、電圧変換回路３に
より−Ｖｐｐ／ＧＮＤの電圧に変換され出力端子５から
出力される。
【００５６】上記で説明したように、本実施形態のレベ
ルシフト回路は、電圧変換回路１により入力端子４に印
加された正電圧（Ｖｃｃ／ＧＮＤ）を最初はＶｃｃ／−
1/2Ｖｐｐの電圧に変換し、次にその電圧を電圧変換回
路２により−1/2Ｖｐｐ／ＧＮＤの電圧に変換し、最後
にその電圧を電圧変換回路３により負電圧（−Ｖｐｐ／
ＧＮＤ）に変換するものである。
【００５７】この場合において、ｎチャネルＭＯＳトラ
ンジスタ１３、１４のゲート〜ドレイン間には│Ｖｃｃ
＋1/2Ｖｐｐ│の電圧しか印加されない。
【００５８】ここで、Ｖｃｃには５Ｖ、Ｖｐｐには１２
Ｖが用いられている場合でも、ゲート〜ドレイン間には
５＋１２／２＝１１Ｖの電圧しか印加されない。
【００５９】そのため、ｎチャネルＭＯＳトランジスタ
１３、１４のゲート〜ドレイン間の耐圧ＶGDは１１Ｖ以
上であればよく、図５の従来のレベルシフト回路を用い
た場合よりもＭＯＳトランジスタに要求される耐圧を低
くすることができる。
【００６０】本実施形態では、正電圧（Ｖｃｃ／ＧＮ
Ｄ）を負電圧（−Ｖｐｐ／ＧＮＤ）に変換する際に、−
Ｖｐｐより絶対値の小さい電圧として−1/2Ｖｐｐの電
圧を用いたが、本発明はこれに限定されるものではな
く、−Ｖｐｐより絶対値の小さい電圧であれば従来のレ
ベルシフト回路よりもＭＯＳトランジスタのゲート〜ド
レイン間に印加される電圧を小さくすることができる。
より望ましくは、−1/2Ｖｐｐの電圧の代わりとして、
絶対値がＶｐｐの電圧とＶｃｃの電圧の差以下の電圧を
用いれば、電圧変換の際にＶｐｐ以上の電圧がＭＯＳト
ランジスタのゲート〜ドレイン間に印加されることがな
く効果的である。
【００６１】（第２の実施形態）次に、本発明の第２の
実施形態のレベルシフト回路について説明する。
【００６２】図２は、本発明の第２の実施形態のレベル
シフト回路の回路図である。
【００６３】第１の実施形態はＶｃｃ／ＧＮＤから−Ｖ
ｐｐ／ＧＮＤの電圧変換を行うためのレベルシフト回路
であるが、本実施形態は−Ｖｃｃ／ＧＮＤからＶｐｐ／
ＧＮＤの電圧変換を行うためのレベルシフト回路であ
る。
【００６４】本実施形態のレベルシフト回路は、図１の
第１の実施形態のレベルシフト回路に対して、電圧変換
回路１を電圧変換回路６に置き換え、電圧変換回路２を
電圧変換回路７に置き換え、電圧変換回路３を電圧変換
回路８に置き換えたものである。
【００６５】電圧変換回路６は、図１の電圧変換回路１
に対して、ｐチャネルＭＯＳトランジスタ１１、１２を
ｎチャネルＭＯＳトランジスタ５１、５２に置き換え、
ｎチャネルＭＯＳトランジスタ１３、１４をｐチャネル
ＭＯＳトランジスタ５３、５４に置き換え、ｎチャネル
ＭＯＳトランジスタ５１、５２のソースに−Ｖｃｃの電
圧を印加するようにし、ｐチャネルＭＯＳトランジスタ
５３、５４のソースに1/2Ｖｐｐの電圧を印加するよう
にしたものである。
【００６６】電圧変換回路７は、図１の電圧変換回路２
に対して、ｐチャネルＭＯＳトランジスタ２０のソース
に印加する電圧をＧＮＤレベルから1/2Ｖｐｐに変更
し、ｎチャネルＭＯＳトランジスタのソースに印加する
電圧を−1/2ＶｐｐからＧＮＤに変更したものである。
【００６７】電圧変換回路８は、図１の電圧変換回路３
に対して、ｎチャネルＭＯＳトランジスタ３１、４３、
４４に印加する電圧を−1/2Ｖｐｐ、−ＶｐｐからＧＮ
Ｄレベルに変更し、ｐチャネルＭＯＳトランジスタ４
１、４２のソースに印加する電圧をＧＮＤレベルの電圧
からＶｐｐの電圧に変更したものである。
【００６８】本実施形態のレベルシフト回路では、図４
に示すように、電圧変換回路６、７、８は、図１の電圧
変換回路１、２、３と同様に動作することにより入力端
子４から入力された−Ｖｃｃ／ＧＮＤの電圧を先ずＶｃ
ｃ／1/2Ｖｐｐの電圧に変換し、次にこの電圧を1/2Ｖｐ
ｐ／ＧＮＤの電圧に変換し、最後にこの電圧をＶｐｐ／
ＧＮＤの電圧に変換する。
【００６９】本実施形態も、上記第１の実施形態と同様
にｐチャネルＭＯＳトランジスタ５３、５４のゲート〜
ドレイン間に印加される電圧は│Ｖｃｃ＋1/2Ｖｐｐ│
となる。
【００７０】例えば、Ｖｃｃには５Ｖ、Ｖｐｐには１２
Ｖが用いられている場合でも、ゲート〜ドレイン間には
５＋１２／２＝１１Ｖの電圧しか印加されない。
【００７１】そのため、ｐチャネルＭＯＳトランジスタ
５３、５４のゲート〜ドレイン間の耐圧ＶGDは１１Ｖ以
上であればよい。
【００７２】本実施形態では、負電圧（−Ｖｃｃ／ＧＮ
Ｄ）を正電圧（Ｖｐｐ／ＧＮＤ）に変換する際に、Ｖｐ
ｐより絶対値の小さい電圧として1/2Ｖｐｐの電圧を用
いたが、本発明はこれに限定されるものではなく、Ｖｐ
ｐより絶対値の小さい電圧であれば従来のレベルシフト
回路よりもＭＯＳトランジスタのゲート〜ドレイン間に
印加される電圧を小さくすることができる。より望まし
くは、1/2Ｖｐｐの電圧の代わりとして、絶対値がＶｐ
ｐの電圧とＶｃｃの電圧の差以下の電圧を用いれば、電
圧変換の際にＶｐｐ以上の電圧がＭＯＳトランジスタの
ゲート〜ドレイン間に印加されることがなく効果的であ
る。
【００７３】
【発明の効果】以上説明したように、本発明は、使用す
るＭＯＳトランジスタに印加される電圧を低くすること
により、耐圧の高いＭＯＳトランジスタを必要としない
という効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のレベルシフト回路の
回路図である。
【図２】図１のレベルシフト回路の動作を説明するため
の図である。
【図３】本発明の第２の実施形態のレベルシフト回路の
回路図である。
【図４】図３のレベルシフト回路の動作を説明するため
の図である。
【図５】従来のレベルシフト回路の回路図である。
【図６】図５のレベルシフト回路の動作を説明するため
の図である。
【符号の説明】
１、２、３ 電圧変換回路 ４ 入力端子 ５ 出力端子 ６、７、８ 電圧変換回路 １０ インバータ １１、１２ ｐチャネルＭＯＳトランジスタ １３、１４ ｎチャネルＭＯＳトランジスタ ２０ ｐチャネルＭＯＳトランジスタ ２１ ｎチャネルＭＯＳトランジスタ ３０ ｐチャネルＭＯＳトランジスタ ３１ ｎチャネルＭＯＳトランジスタ ４１、４２ ｐチャネルＭＯＳトランジスタ ４３、４４ ｎチャネルＭＯＳトランジスタ ５１、５２ ｎチャネルＭＯＳトランジスタ ５３、５４ ｐチャネルＭＯＳトランジスタ １０１、１０２ 電圧変換回路

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１の正電圧を前記第１の正電圧より絶
    対値の大きい第２の負電圧に変換するレベルシフト回路
    において、 回路を構成するＭＯＳトランジスタのゲートとドレイン
    またはソースとの間に印加される電圧の絶対値が前記第
    ２の負電圧の絶対値より小さくなるように構成されてい
    ることを特徴とするレベルシフト回路。
  2. 【請求項２】 第１の正電圧を前記第１の正電圧より絶
    対値の大きい第２の負電圧に変換するレベルシフト回路
    において、 前記第１の正電圧を前記第２の負電圧より絶対値の小さ
    い電圧である第３の負電圧に一旦変換し、その後前記第
    ３の負電圧を前記第２の負電圧に変換することを特徴と
    するレベルシフト回路。
  3. 【請求項３】 第１の正電圧を前記第１の正電圧より絶
    対値の大きい第２の負電圧に変換するレベルシフト回路
    において、 前記第１の正電圧と基準電圧とをとる信号を、前記第１
    の正電圧と前記第２の負電圧より絶対値の小さい電圧の
    第３の負電圧とをとる信号に変換する第１の電圧変換回
    路と、 前記第１の正電圧と前記第３の負電圧とをとる信号を、
    前記基準電圧と前記第３の負電圧とをとる信号に変換す
    る第２の電圧変換回路と、 前記基準電圧と前記第３の負電圧とをとる信号を、前記
    基準電圧と前記第２の負電圧とをとる信号に変換する第
    ３の電圧変換回路とから構成されることを特徴とするレ
    ベルシフト回路。
  4. 【請求項４】 前記第１の正電圧の絶対値と前記第３の
    負電圧の絶対値との和が前記第２の負電圧の絶対値以下
    である請求項２または３記載のレベルシフト回路。
  5. 【請求項５】 前記第３の負電圧が前記第２の負電圧の
    1/2の電圧である請求項２または３記載のレベルシフト
    回路。
  6. 【請求項６】 第１の負電圧を前記第１の負電圧より絶
    対値の大きい第２の正電圧に変換するレベルシフト回路
    において、 回路を構成するＭＯＳトランジスタのゲートとドレイン
    またはソースとの間に印加される電圧の絶対値が前記第
    ２の正電圧の絶対値より小さくなるように構成されてい
    ることを特徴とするレベルシフト回路。
  7. 【請求項７】 第１の負電圧を前記第１の負電圧より絶
    対値の大きい第２の正電圧に変換するレベルシフト回路
    において、 前記第１の負電圧を前記第２の正電圧より絶対値の小さ
    い電圧である第３の正電圧に一旦変換し、その後前記第
    ３の正電圧を前記第２の正電圧に変換することを特徴と
    するレベルシフト回路。
  8. 【請求項８】 第１の負電圧を前記第１の負電圧より絶
    対値の大きい第２の正電圧に変換するレベルシフト回路
    において、 前記第１の負電圧と基準電圧とをとる信号を、前記第１
    の負電圧と前記第２の正電圧より絶対値の小さい電圧の
    第３の正電圧とをとる信号に変換する第１の電圧変換回
    路と、 前記第１の負電圧と前記第３の正電圧とをとる信号を、
    前記基準電圧と前記第３の正電圧とをとる信号に変換す
    る第２の電圧変換回路と、 前記基準電圧と前記第３の正電圧とをとる信号を、前記
    基準電圧と前記第２の正電圧とをとる信号に変換する第
    ３の電圧変換回路とから構成されることを特徴とするレ
    ベルシフト回路。
  9. 【請求項９】 前記第１の負電圧の絶対値と前記第３の
    正電圧の絶対値との和が前記第２の正電圧の絶対値以下
    である請求項７または８記載のレベルシフト回路。
  10. 【請求項１０】 前記第３の正電圧が前記第２の正電圧
    の1/2の電圧である請求項７または８記載のレベルシフ
    ト回路。
JP9250736A 1997-09-16 1997-09-16 レベルシフト回路 Expired - Fee Related JP3036481B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9250736A JP3036481B2 (ja) 1997-09-16 1997-09-16 レベルシフト回路
US09/153,611 US6242962B1 (en) 1997-09-16 1998-09-15 Level shift circuit having plural level shift stage stepwise changing potential range without applying large potential difference to component transistors
KR1019980037916A KR100313258B1 (ko) 1997-09-16 1998-09-15 구성트랜지스터에큰전위차를인가하지않고전위범위를단계적으로변경시키는복수의레벨시프트단을갖는레벨시프트회로
CNB981177948A CN1136657C (zh) 1997-09-16 1998-09-16 具有多个电平移动级的电平移动电路
TW087115470A TW409462B (en) 1997-09-16 1998-09-16 Level shift circuit having plural level shift stage stepwise changing potential range without applying large potential difference to component transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9250736A JP3036481B2 (ja) 1997-09-16 1997-09-16 レベルシフト回路

Publications (2)

Publication Number Publication Date
JPH1188147A true JPH1188147A (ja) 1999-03-30
JP3036481B2 JP3036481B2 (ja) 2000-04-24

Family

ID=17212284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9250736A Expired - Fee Related JP3036481B2 (ja) 1997-09-16 1997-09-16 レベルシフト回路

Country Status (5)

Country Link
US (1) US6242962B1 (ja)
JP (1) JP3036481B2 (ja)
KR (1) KR100313258B1 (ja)
CN (1) CN1136657C (ja)
TW (1) TW409462B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303761C (zh) * 2002-12-11 2007-03-07 智慧第一公司 数字电压转换器及其集成电路
JP2008059724A (ja) * 2006-09-01 2008-03-13 Seiko Epson Corp 正電位変換回路、強誘電体記憶装置および電子機器
US7671655B2 (en) 2006-11-09 2010-03-02 Kabushiki Kaisha Toshiba Level conversion circuit for a semiconductor circuit
KR20120016615A (ko) * 2009-03-31 2012-02-24 프리스케일 세미컨덕터, 인크. 음전압 생성
JP2022101795A (ja) * 2020-12-25 2022-07-07 ラピステクノロジー株式会社 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9920172D0 (en) * 1999-08-25 1999-10-27 Sgs Thomson Microelectronics Cmos switching cicuitry
US6535430B2 (en) * 2000-02-16 2003-03-18 Halo, Inc. Wordline decoder for flash memory
JP3502330B2 (ja) * 2000-05-18 2004-03-02 Ｎｅｃマイクロシステム株式会社 出力回路
TW530459B (en) * 2001-02-05 2003-05-01 Ememory Technology Inc Field breakdown-free negative voltage level conversion-circuit
US6366124B1 (en) * 2001-05-16 2002-04-02 Pericom Semiconductor Corp. BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
US6906552B2 (en) * 2001-12-03 2005-06-14 Broadcom Corporation System and method utilizing a one-stage level shift circuit
US6838924B1 (en) * 2003-04-25 2005-01-04 Xilinx, Inc. Dual stage level shifter for low voltage operation
JP3914933B2 (ja) * 2004-03-24 2007-05-16 エルピーダメモリ株式会社 レベル変換回路
US7268588B2 (en) * 2005-06-29 2007-09-11 Freescale Semiconductor, Inc. Cascadable level shifter cell
US7183817B2 (en) * 2005-06-29 2007-02-27 Freescale Semiconductor, Inc. High speed output buffer with AC-coupled level shift and DC level detection and correction
US7911237B2 (en) * 2005-10-26 2011-03-22 Nxp B.V. High speed comparator
US7649382B2 (en) * 2006-08-04 2010-01-19 Broadcom Corporation Apparatus to reduce voltage swing for control signals
US7956644B2 (en) * 2007-05-10 2011-06-07 Qimonda Ag Peak power reduction using fixed bit inversion
CN101320969B (zh) * 2007-06-04 2010-04-14 联华电子股份有限公司 二段式电压位移模块
US7884646B1 (en) 2008-02-28 2011-02-08 Marvell Israel (Misl) Ltd. No stress level shifter
TWI395187B (zh) 2008-06-26 2013-05-01 Novatek Microelectronics Corp 資料驅動器
US20100102851A1 (en) * 2008-10-27 2010-04-29 Microchip Technology Incorporated P-Type Source Bias Virtual Ground Restoration Apparatus
JPWO2010050543A1 (ja) * 2008-10-30 2012-03-29 ローム株式会社 レベルシフタ回路、負荷駆動装置、液晶表示装置
US7893715B2 (en) * 2009-04-07 2011-02-22 Infineon Technologies Austria Ag Arrangement and method for signal transmission between different voltage domains
US7705630B1 (en) 2009-05-20 2010-04-27 Ememory Technology Inc. Negative voltage level shifter having simplified structure
KR101071190B1 (ko) * 2009-11-27 2011-10-10 주식회사 하이닉스반도체 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치
US8537593B2 (en) 2011-04-28 2013-09-17 Sandisk Technologies Inc. Variable resistance switch suitable for supplying high voltage to drive load
KR101787758B1 (ko) * 2011-06-09 2017-10-19 매그나칩 반도체 유한회사 레벨 쉬프터
US8395434B1 (en) * 2011-10-05 2013-03-12 Sandisk Technologies Inc. Level shifter with negative voltage capability
CN102624376B (zh) * 2012-03-27 2017-02-22 上海华虹宏力半导体制造有限公司 负向电压转换电路
JP5959901B2 (ja) * 2012-04-05 2016-08-02 株式会社日立製作所 半導体駆動回路および電力変換装置
TWI508452B (zh) * 2013-10-04 2015-11-11 Raydium Semiconductor Corp 驅動電路之位準偏移器及其運作方法
US9330776B2 (en) 2014-08-14 2016-05-03 Sandisk Technologies Inc. High voltage step down regulator with breakdown protection
CN104883178A (zh) * 2015-05-27 2015-09-02 中国航天科技集团公司第九研究院第七七一研究所 一种抑制直流通路的负压电平转换电路
CN106656156B (zh) * 2016-11-14 2020-12-08 北京时代民芯科技有限公司 一种减小输出信号下降时间的pecl发送器接口电路
US10396795B1 (en) * 2018-03-20 2019-08-27 Micron Technology, Inc. Boosted high-speed level shifter
US11283444B2 (en) * 2018-03-28 2022-03-22 Intel Corporation Techniques for multiple signal fan-out
CN108494393B (zh) * 2018-04-16 2020-05-26 电子科技大学 一种用于产生负压的电平转换电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039862A (en) * 1976-01-19 1977-08-02 Rca Corporation Level shift circuit
US5585740A (en) * 1993-12-10 1996-12-17 Ncr Corporation CMOS low output voltage bus driver with controlled clamps
US5493245A (en) * 1995-01-04 1996-02-20 United Microelectronics Corp. Low power high speed level shift circuit
EP0764365A2 (en) * 1995-04-10 1997-03-26 Koninklijke Philips Electronics N.V. Level-shifting circuit and high-side driver including such a level-shifting circuit
US5808480A (en) * 1996-02-29 1998-09-15 Lucent Technologies Inc. High voltage swing output buffer in low voltage technology
US5754059A (en) * 1997-01-14 1998-05-19 International Business Machines Corporation Multi-stage ECL-to-CMOS converter with wide dynamic range and high symmetry
US5900752A (en) * 1997-01-24 1999-05-04 Cypress Semiconductor Corp. Circuit and method for deskewing variable supply signal paths
US5903142A (en) * 1997-06-27 1999-05-11 Cypress Semiconductor Corp. Low distortion level shifter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303761C (zh) * 2002-12-11 2007-03-07 智慧第一公司 数字电压转换器及其集成电路
JP2008059724A (ja) * 2006-09-01 2008-03-13 Seiko Epson Corp 正電位変換回路、強誘電体記憶装置および電子機器
US7671655B2 (en) 2006-11-09 2010-03-02 Kabushiki Kaisha Toshiba Level conversion circuit for a semiconductor circuit
KR20120016615A (ko) * 2009-03-31 2012-02-24 프리스케일 세미컨덕터, 인크. 음전압 생성
JP2022101795A (ja) * 2020-12-25 2022-07-07 ラピステクノロジー株式会社 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置
JP2024175004A (ja) * 2020-12-25 2024-12-17 ラピステクノロジー株式会社 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置

Also Published As

Publication number Publication date
KR19990029794A (ko) 1999-04-26
CN1136657C (zh) 2004-01-28
JP3036481B2 (ja) 2000-04-24
KR100313258B1 (ko) 2001-12-12
TW409462B (en) 2000-10-21
CN1212515A (zh) 1999-03-31
US6242962B1 (en) 2001-06-05

Similar Documents

Publication Publication Date Title
JP3036481B2 (ja) レベルシフト回路
US6885723B2 (en) Shift-register circuit
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR101221177B1 (ko) 전압 전환 회로
JPH07283716A (ja) 出力回路及び半導体集積回路
US6670844B2 (en) Charge pump circuit
JPH10322192A (ja) レベル変換回路
JP3176339B2 (ja) レベルシフト回路及びこれを備える不揮発性メモリ
JP4149968B2 (ja) 電圧レベル変換回路
JPH1011989A (ja) 半導体装置
JP4420518B2 (ja) 高電圧出力インバーター
JP2007074191A (ja) 半導体装置
US5416368A (en) Level conversion output circuit with reduced power consumption
JP6406947B2 (ja) 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法
US20030222701A1 (en) Level shifter having plurality of outputs
JP2006279203A (ja) レベル変換回路
JPH11330942A (ja) 出力バッファ回路
JP3224712B2 (ja) 論理＆レベル変換回路及び半導体装置
JPS58181321A (ja) 固体走査回路
KR950000533B1 (ko) 데이타 출력버퍼
JPH05284024A (ja) 半導体集積回路
JPH0793987A (ja) 半導体集積回路装置
JP2803463B2 (ja) トランスファゲート・トランジスタのゲート昇圧回路
JP2978678B2 (ja) チャージポンプ回路
JP3711075B2 (ja) 出力バッファ回路、および入出力バッファ回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees