JPH1188254A - 無線通信機素子の低消費電力化装置 - Google Patents
無線通信機素子の低消費電力化装置Info
- Publication number
- JPH1188254A JPH1188254A JP9254101A JP25410197A JPH1188254A JP H1188254 A JPH1188254 A JP H1188254A JP 9254101 A JP9254101 A JP 9254101A JP 25410197 A JP25410197 A JP 25410197A JP H1188254 A JPH1188254 A JP H1188254A
- Authority
- JP
- Japan
- Prior art keywords
- processing element
- reception
- central processing
- transmission
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Power Sources (AREA)
- Transceivers (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 送信時、受信時及び待ち受け時のそれぞれの
消費電力を削減し、消費電力の大幅な低減を可能にす
る。 【解決手段】 無線通信機を構成するＰＬＬ内蔵のディ
ジタル信号処理素子１１の内部逓倍数を自律的に可変制
御し、かつ中央演算処理素子１２に対し動作クロック供
給素子１４から供給される外部発振入力ＣＰＵＩＮであ
る動作クロック速度を処理負荷に応じて可変制御すると
ともに入力された複数の動作クロックを素子の処理負荷
に応じて選択的に切り替え、さらに、送信、受信スロッ
ト以外の演算処理が発生しない状態では、ディジタル信
号処理素子１１、中央演算処理素子１２及び音声符号化
・復号化素子１３をスリープ制御する。
消費電力を削減し、消費電力の大幅な低減を可能にす
る。 【解決手段】 無線通信機を構成するＰＬＬ内蔵のディ
ジタル信号処理素子１１の内部逓倍数を自律的に可変制
御し、かつ中央演算処理素子１２に対し動作クロック供
給素子１４から供給される外部発振入力ＣＰＵＩＮであ
る動作クロック速度を処理負荷に応じて可変制御すると
ともに入力された複数の動作クロックを素子の処理負荷
に応じて選択的に切り替え、さらに、送信、受信スロッ
ト以外の演算処理が発生しない状態では、ディジタル信
号処理素子１１、中央演算処理素子１２及び音声符号化
・復号化素子１３をスリープ制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、業務用無線通信装
置等の無線通信機を構成する各素子の低消費電力化を図
るための装置に関するものである。
置等の無線通信機を構成する各素子の低消費電力化を図
るための装置に関するものである。
【０００２】
【従来の技術】図５は、従来の業務用無線通信装置の構
成を示している。図５において、業務用無線通信装置
は、無線回線の信号の変復調を行うＰＬＬ内蔵のディジ
タル信号処理素子５１と、ディジタル信号処理素子５１
とバス接続され、呼処理制御・無線部制御を行う中央演
算処理素子５２と、音声信号の符号化、復号化を行う音
声符号化・復号化素子５３と、中央演算処理素子５２と
バス接続され、中央演算処理素子５２及び音声符号化・
復号化素子５３に動作クロックを供給する動作クロック
供給素子５４と、動作クロック供給素子５４の原振用水
晶振動子５５と、ディジタル信号処理素子５１に４．８
ＭＨｚの信号を供給するＲＦインタフェースＩＣ５６と
から構成される。
成を示している。図５において、業務用無線通信装置
は、無線回線の信号の変復調を行うＰＬＬ内蔵のディジ
タル信号処理素子５１と、ディジタル信号処理素子５１
とバス接続され、呼処理制御・無線部制御を行う中央演
算処理素子５２と、音声信号の符号化、復号化を行う音
声符号化・復号化素子５３と、中央演算処理素子５２と
バス接続され、中央演算処理素子５２及び音声符号化・
復号化素子５３に動作クロックを供給する動作クロック
供給素子５４と、動作クロック供給素子５４の原振用水
晶振動子５５と、ディジタル信号処理素子５１に４．８
ＭＨｚの信号を供給するＲＦインタフェースＩＣ５６と
から構成される。
【０００３】そして、無線通信装置の使用時は、ディジ
タル信号処理素子５１の内部周波数の逓倍数を１２倍に
固定し、動作クロック供給素子５４から中央演算処理素
子５２に供給される動作クロックを１３．８２４ＭＨｚ
に固定し、また、音声符号化・復号化素子５３に供給さ
れる動作クロックを２７．６４８ＭＨｚに固定して、全
素子をアクティブ状態に保持する。
タル信号処理素子５１の内部周波数の逓倍数を１２倍に
固定し、動作クロック供給素子５４から中央演算処理素
子５２に供給される動作クロックを１３．８２４ＭＨｚ
に固定し、また、音声符号化・復号化素子５３に供給さ
れる動作クロックを２７．６４８ＭＨｚに固定して、全
素子をアクティブ状態に保持する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の無線通信装置では、送信時、受信時に全素
子がアクティブであり、待ち受け時にも受信時と同じ処
理動作状態になっているため、消費電力が大きくなると
いう問題があった。
ような従来の無線通信装置では、送信時、受信時に全素
子がアクティブであり、待ち受け時にも受信時と同じ処
理動作状態になっているため、消費電力が大きくなると
いう問題があった。
【０００５】本発明は、上記のような従来の問題を解決
するものであり、送信時、受信時及び待ち受け時のそれ
ぞれの消費電力を削減し、消費電力の大幅な低減を可能
にした無線通信機素子の低消費電力化装置を提供するこ
とを目的とする。
するものであり、送信時、受信時及び待ち受け時のそれ
ぞれの消費電力を削減し、消費電力の大幅な低減を可能
にした無線通信機素子の低消費電力化装置を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明の低消費電力化装置は、無線通信機を構成する
ＰＬＬ内蔵のディジタル信号処理素子の内部逓倍数を自
律的に可変制御し、かつ中央演算処理素子に対する外部
発振入力である動作クロック速度を処理負荷に応じて可
変制御するとともに入力された複数の動作クロックを素
子の処理負荷に応じて選択的に切り替え、さらに、無線
通信機を構成するディジタル信号処理素子、中央演算処
理素子及び音声符号化・復号化素子をスリープ制御する
ものである。
に本発明の低消費電力化装置は、無線通信機を構成する
ＰＬＬ内蔵のディジタル信号処理素子の内部逓倍数を自
律的に可変制御し、かつ中央演算処理素子に対する外部
発振入力である動作クロック速度を処理負荷に応じて可
変制御するとともに入力された複数の動作クロックを素
子の処理負荷に応じて選択的に切り替え、さらに、無線
通信機を構成するディジタル信号処理素子、中央演算処
理素子及び音声符号化・復号化素子をスリープ制御する
ものである。
【０００７】本発明においては、送信時、受信時及び待
ち受け時のそれぞれの消費電力を削減することができ
る。
ち受け時のそれぞれの消費電力を削減することができ
る。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、無線通信機を構成するＰＬＬ内蔵の変復調用ディジ
タル信号処理素子と、呼処理制御・無線部制御・マンマ
シン制御を行う中央演算処理素子と、音声信号の符号
化、復号化を行うとともに前記中央演算処理素子からの
モード制御信号により送信、受信、送受信モードに選択
的に切り替え制御される音声符号化・復号化素子と、前
記中央演算処理素子及び音声符号化・復号化素子に対し
て動作クロックを供給する動作クロック供給素子とを備
え、前記ディジタル信号処理素子の内部周波数の逓倍数
を送信及び受信に応じて自律的に可変制御するものであ
り、ディジタル信号処理素子の消費電力を最適化すると
いう作用を有する。
は、無線通信機を構成するＰＬＬ内蔵の変復調用ディジ
タル信号処理素子と、呼処理制御・無線部制御・マンマ
シン制御を行う中央演算処理素子と、音声信号の符号
化、復号化を行うとともに前記中央演算処理素子からの
モード制御信号により送信、受信、送受信モードに選択
的に切り替え制御される音声符号化・復号化素子と、前
記中央演算処理素子及び音声符号化・復号化素子に対し
て動作クロックを供給する動作クロック供給素子とを備
え、前記ディジタル信号処理素子の内部周波数の逓倍数
を送信及び受信に応じて自律的に可変制御するものであ
り、ディジタル信号処理素子の消費電力を最適化すると
いう作用を有する。
【０００９】請求項２に記載の発明は、動作クロック供
給素子を中央演算処理素子によって制御することにより
前記中央演算処理素子に供給される動作クロックを中央
演算処理素子の処理負荷に応じて可変制御するものであ
り、中央演算処理素子の消費電力を最適化するという作
用を有する。
給素子を中央演算処理素子によって制御することにより
前記中央演算処理素子に供給される動作クロックを中央
演算処理素子の処理負荷に応じて可変制御するものであ
り、中央演算処理素子の消費電力を最適化するという作
用を有する。
【００１０】請求項３に記載の発明は、中央演算処理素
子からのモード制御信号により送信、受信、送受信モー
ドに選択的に切り替えられる音声符号化・復号化素子に
供給される動作クロックの周波数を送信、受信、送受信
に応じて選択的に切り替えするものであり、消費電力を
低減できるという作用を有する。
子からのモード制御信号により送信、受信、送受信モー
ドに選択的に切り替えられる音声符号化・復号化素子に
供給される動作クロックの周波数を送信、受信、送受信
に応じて選択的に切り替えするものであり、消費電力を
低減できるという作用を有する。
【００１１】請求項４に記載の発明は、送信、受信スロ
ット以外の演算処理が発生しない状態では、ディジタル
信号処理素子の逓倍数を最低にし、かつ中央演算処理素
子への動作クロックの周波数を最低にし、さらに音声符
号化・復号化素子供給素子への動作クロックを停止し
て、これらディジタル信号処理素子、中央演算処理素子
及び音声符号化・復号化素子をスリープ制御するもので
あり、消費電力を低減できるという作用を有する。
ット以外の演算処理が発生しない状態では、ディジタル
信号処理素子の逓倍数を最低にし、かつ中央演算処理素
子への動作クロックの周波数を最低にし、さらに音声符
号化・復号化素子供給素子への動作クロックを停止し
て、これらディジタル信号処理素子、中央演算処理素子
及び音声符号化・復号化素子をスリープ制御するもので
あり、消費電力を低減できるという作用を有する。
【００１２】以下、本発明の実施の形態について、図１
〜図４を用いて説明する。
〜図４を用いて説明する。
【００１３】（実施の形態１）図１は、本発明による実
施の形態１を業務用無線通信装置に適用した場合の構成
を示す機能ブロック図である。
施の形態１を業務用無線通信装置に適用した場合の構成
を示す機能ブロック図である。
【００１４】図１において、無線通信装置は、無線回線
の信号の変復調を行うとともにＲＦインタフェースＩＣ
１６から供給される４．８ＭＨｚの信号を基に内部周波
数の逓倍数を自律的に可変する制御機能を有するディジ
タル信号処理素子１１と、ディジタル信号処理素子１１
とバス接続され、呼処理制御・無線部制御・マンマシン
制御を行う中央演算処理素子１２と、音声信号の符号
化、復号化を行うとともに中央演算処理素子１２からの
モード制御信号により送信、受信、送受信モードに選択
切り替え制御される音声符号化・復号化素子１３と、中
央演算処理素子１２とバス接続され、中央演算処理素子
１２に対して外部発振入力ＣＰＵＩＮ（０．８４６〜１
３．８２４ＭＨｚの動作クロック）を供給するとともに
音声符号化・復号化素子１３に対しては２７．６４８Ｍ
Ｈｚの高速動作クロックと６．９３２ＭＨｚの低速動作
クロックを供給する動作クロック供給素子１４と、動作
クロック供給素子１４の原振用水晶振動子１５とから構
成される。
の信号の変復調を行うとともにＲＦインタフェースＩＣ
１６から供給される４．８ＭＨｚの信号を基に内部周波
数の逓倍数を自律的に可変する制御機能を有するディジ
タル信号処理素子１１と、ディジタル信号処理素子１１
とバス接続され、呼処理制御・無線部制御・マンマシン
制御を行う中央演算処理素子１２と、音声信号の符号
化、復号化を行うとともに中央演算処理素子１２からの
モード制御信号により送信、受信、送受信モードに選択
切り替え制御される音声符号化・復号化素子１３と、中
央演算処理素子１２とバス接続され、中央演算処理素子
１２に対して外部発振入力ＣＰＵＩＮ（０．８４６〜１
３．８２４ＭＨｚの動作クロック）を供給するとともに
音声符号化・復号化素子１３に対しては２７．６４８Ｍ
Ｈｚの高速動作クロックと６．９３２ＭＨｚの低速動作
クロックを供給する動作クロック供給素子１４と、動作
クロック供給素子１４の原振用水晶振動子１５とから構
成される。
【００１５】次に、上記のように構成された無線通信装
置の動作について、図２及び図３を参照して説明する。
まず、動作クロック供給素子１４は水晶振動子１５から
原振を作り、この原振を基に中央演算処理素子１２の処
理負荷に応じて動作クロック供給素子１４が内蔵の分周
回路を制御することにより１／１６に分周した０．８４
６から１／１に分周した１３．８２４ＭＨｚの外部発振
入力ＣＰＵＩＮが中央演算処理素子１２に供給され、こ
れにより、中央演算処理素子１２に対する外部発振入力
ＣＰＵＩＮを０．８４６から１３．８２４ＭＨｚまで処
理負荷に応じた速度に可変することができる。
置の動作について、図２及び図３を参照して説明する。
まず、動作クロック供給素子１４は水晶振動子１５から
原振を作り、この原振を基に中央演算処理素子１２の処
理負荷に応じて動作クロック供給素子１４が内蔵の分周
回路を制御することにより１／１６に分周した０．８４
６から１／１に分周した１３．８２４ＭＨｚの外部発振
入力ＣＰＵＩＮが中央演算処理素子１２に供給され、こ
れにより、中央演算処理素子１２に対する外部発振入力
ＣＰＵＩＮを０．８４６から１３．８２４ＭＨｚまで処
理負荷に応じた速度に可変することができる。
【００１６】また、ＲＦインタフェースＩＣ１６からの
４．８ＭＨｚの信号はディジタル信号処理素子１１に供
給され、この４．８ＭＨｚの信号を基に内蔵のＰＬＬに
よりディジタル信号処理素子１１の内部周波数の逓倍数
を受信復調及び送信変調に応じて図３に示すように自律
的に可変制御する。
４．８ＭＨｚの信号はディジタル信号処理素子１１に供
給され、この４．８ＭＨｚの信号を基に内蔵のＰＬＬに
よりディジタル信号処理素子１１の内部周波数の逓倍数
を受信復調及び送信変調に応じて図３に示すように自律
的に可変制御する。
【００１７】図３において、時間Ｔ０でディジタル信号
処理素子１１が内蔵するＰＬＬがオンし、時間Ｔ１で
は、ディジタル信号処理素子１１の内部周波数Ｆの逓倍
数を１２倍したＦ＝Ｆ１に変化させる。即ちディジタル
信号処理素子１１の動作クロック周波数Ｆ１を、Ｆ１＝
４．８ＭＨｚ×１２＝５７．６ＭＨｚ（６０ｍＡ）の周
波数に変化させ、この動作クロックで時間Ｔ２〜Ｔ５
（１５ｍｓｅｃ）の間、受信復調処理を行う。そして、
時間Ｔ６では、ディジタル信号処理素子１１の内部周波
数Ｆの逓倍数を３倍したＦ＝Ｆ６に変化させる。即ちデ
ィジタル信号処理素子１１の動作クロック周波数Ｆ６
を、Ｆ６＝４．８ＭＨｚ×３＝１４．４ＭＨｚ（１５ｍ
Ａ）の周波数に変化させ、この動作クロックで時間Ｔ７
〜Ｔ１０（４＋１５ｍｓｅｃ）の間、送信変調処理を行
う。次いで、時間Ｔ１１では、ディジタル信号処理素子
１１の内部周波数Ｆの逓倍数を１２倍したＦ＝Ｆ１１に
変化させる。即ちディジタル信号処理素子１１の動作ク
ロック周波数Ｆ１１を、Ｆ１１＝４．８ＭＨｚ×１２＝
５７．６ＭＨｚ（６０ｍＡ）の周波数に変化させ、この
動作クロックで時間Ｔ１２〜Ｔ１３（５ｍｓｅｃ）の
間、受信復調処理を行う。さらに、時間Ｔ１４では、デ
ィジタル信号処理素子１１の内部周波数Ｆの逓倍数を２
倍したＦ＝Ｆ１４に変化させる。即ちディジタル信号処
理素子１１の動作クロック周波数Ｆ１４を、Ｆ１４＝
４．８ＭＨｚ×２＝９．６ＭＨｚ（１０ｍＡ）の周波数
に変化させ、この動作クロックで時間Ｔ１５〜Ｔ１６
（１ｍｓｅｃ）の間、中央演算処理素子１２とのハンド
シェークを行う。そして、時間Ｔ１７でディジタル信号
処理素子１１が内蔵するＰＬＬをオフする。
処理素子１１が内蔵するＰＬＬがオンし、時間Ｔ１で
は、ディジタル信号処理素子１１の内部周波数Ｆの逓倍
数を１２倍したＦ＝Ｆ１に変化させる。即ちディジタル
信号処理素子１１の動作クロック周波数Ｆ１を、Ｆ１＝
４．８ＭＨｚ×１２＝５７．６ＭＨｚ（６０ｍＡ）の周
波数に変化させ、この動作クロックで時間Ｔ２〜Ｔ５
（１５ｍｓｅｃ）の間、受信復調処理を行う。そして、
時間Ｔ６では、ディジタル信号処理素子１１の内部周波
数Ｆの逓倍数を３倍したＦ＝Ｆ６に変化させる。即ちデ
ィジタル信号処理素子１１の動作クロック周波数Ｆ６
を、Ｆ６＝４．８ＭＨｚ×３＝１４．４ＭＨｚ（１５ｍ
Ａ）の周波数に変化させ、この動作クロックで時間Ｔ７
〜Ｔ１０（４＋１５ｍｓｅｃ）の間、送信変調処理を行
う。次いで、時間Ｔ１１では、ディジタル信号処理素子
１１の内部周波数Ｆの逓倍数を１２倍したＦ＝Ｆ１１に
変化させる。即ちディジタル信号処理素子１１の動作ク
ロック周波数Ｆ１１を、Ｆ１１＝４．８ＭＨｚ×１２＝
５７．６ＭＨｚ（６０ｍＡ）の周波数に変化させ、この
動作クロックで時間Ｔ１２〜Ｔ１３（５ｍｓｅｃ）の
間、受信復調処理を行う。さらに、時間Ｔ１４では、デ
ィジタル信号処理素子１１の内部周波数Ｆの逓倍数を２
倍したＦ＝Ｆ１４に変化させる。即ちディジタル信号処
理素子１１の動作クロック周波数Ｆ１４を、Ｆ１４＝
４．８ＭＨｚ×２＝９．６ＭＨｚ（１０ｍＡ）の周波数
に変化させ、この動作クロックで時間Ｔ１５〜Ｔ１６
（１ｍｓｅｃ）の間、中央演算処理素子１２とのハンド
シェークを行う。そして、時間Ｔ１７でディジタル信号
処理素子１１が内蔵するＰＬＬをオフする。
【００１８】このように、受信中、送信中におけるディ
ジタル信号処理素子１１の内部周波数の逓倍数を自律的
に変化させ、ディジタル信号処理素子１１の動作クロッ
ク速度を変えることにより、図３に示す一連の処理を行
う場合の消費電力は、（６０×１５）＋（１５×１９）
＋（６０×５）＋（１０×１）＝１４９５（μＡｓｅｃ
／ｆｌａｍｅ）となる。これに対し、速度制御なしの従
来の場合は、６０×４０＝２４００（μＡｓｅｃ／ｆｌ
ａｍｅ）となる。この結果、本実施の形態における消費
電力は従来の場合より約６０％低減できる。
ジタル信号処理素子１１の内部周波数の逓倍数を自律的
に変化させ、ディジタル信号処理素子１１の動作クロッ
ク速度を変えることにより、図３に示す一連の処理を行
う場合の消費電力は、（６０×１５）＋（１５×１９）
＋（６０×５）＋（１０×１）＝１４９５（μＡｓｅｃ
／ｆｌａｍｅ）となる。これに対し、速度制御なしの従
来の場合は、６０×４０＝２４００（μＡｓｅｃ／ｆｌ
ａｍｅ）となる。この結果、本実施の形態における消費
電力は従来の場合より約６０％低減できる。
【００１９】一方、音声符号化・復号化素子１３には、
２７．６４８ＭＨｚの高速動作クロックと６．９３２Ｍ
Ｈｚの低速動作クロックが、送信及び受信時の音声符号
化・復号化素子１３の符号化、復号化動作に応じて選択
的に切り替えられて供給される。
２７．６４８ＭＨｚの高速動作クロックと６．９３２Ｍ
Ｈｚの低速動作クロックが、送信及び受信時の音声符号
化・復号化素子１３の符号化、復号化動作に応じて選択
的に切り替えられて供給される。
【００２０】例えば、図２に示すように、９０ｍｓのフ
レーム内で送信時、受信時の処理能力に余裕がある場
合、送信中の符号化には２７．６４８ＭＨｚの高速動作
クロックが、送信中の復号化には６．９３２ＭＨｚの低
速動作クロックが用いられるように、音声符号化・復号
化素子１３の符号化、復号化動作にあわせて、動作クロ
ックを高速→低速→高速→低速・・・とダイナミックに
選択的に切り替える。同様にして、受信中の符号化には
６．９３２ＭＨｚの低速動作クロックが、受信中の復号
化には２７．６４８ＭＨｚの高速動作クロックが用いら
れるように、音声符号化・復号化素子１３の符号化、復
号化動作にあわせて、動作クロックを低速→高速→低速
→高速・・・とダイナミックに選択的に切り替える。こ
の時の高速時の消費電力は４０ｍＡ、低速時の消費電力
は１ｍＡとなる。ただし、送受信モード時は、常時高速
クロックで動作される。
レーム内で送信時、受信時の処理能力に余裕がある場
合、送信中の符号化には２７．６４８ＭＨｚの高速動作
クロックが、送信中の復号化には６．９３２ＭＨｚの低
速動作クロックが用いられるように、音声符号化・復号
化素子１３の符号化、復号化動作にあわせて、動作クロ
ックを高速→低速→高速→低速・・・とダイナミックに
選択的に切り替える。同様にして、受信中の符号化には
６．９３２ＭＨｚの低速動作クロックが、受信中の復号
化には２７．６４８ＭＨｚの高速動作クロックが用いら
れるように、音声符号化・復号化素子１３の符号化、復
号化動作にあわせて、動作クロックを低速→高速→低速
→高速・・・とダイナミックに選択的に切り替える。こ
の時の高速時の消費電力は４０ｍＡ、低速時の消費電力
は１ｍＡとなる。ただし、送受信モード時は、常時高速
クロックで動作される。
【００２１】このように、音声符号化・復号化素子１３
は中央演算処理素子１２からのモード制御信号により送
信、受信、送受信モードに選択的に切り替えられること
により、送信、受信、送受信時の音声符号化・復号化素
子１３の消費電力を最適化できる。
は中央演算処理素子１２からのモード制御信号により送
信、受信、送受信モードに選択的に切り替えられること
により、送信、受信、送受信時の音声符号化・復号化素
子１３の消費電力を最適化できる。
【００２２】表１は、クロック制御なしの従来における
ディジタル信号処理素子、中央演算処理素子及び音声符
号化・復号化素子の消費電力と、クロック制御ありの本
実施の形態１におけるディジタル信号処理素子、中央演
算処理素子及び音声符号化・復号化素子の消費電力との
比較結果を示す。
ディジタル信号処理素子、中央演算処理素子及び音声符
号化・復号化素子の消費電力と、クロック制御ありの本
実施の形態１におけるディジタル信号処理素子、中央演
算処理素子及び音声符号化・復号化素子の消費電力との
比較結果を示す。
【００２３】
【表１】この表１から明らかなように、本発明の実施の
形態１における送信、受信及び待ち受け中の消費電力を
大幅に削減できることが認められる。
形態１における送信、受信及び待ち受け中の消費電力を
大幅に削減できることが認められる。
【００２４】（実施の形態２）次に、図１及び図４を参
照して、本発明の実施の形態２おけるスリープ制御の動
作について説明する。
照して、本発明の実施の形態２おけるスリープ制御の動
作について説明する。
【００２５】まず、受信、送信スロット以外の演算処理
の発生しない状態においては（ステップＳ１）、ディジ
タル信号処理素子１１は内部ＰＬＬの逓倍数を１とし、
４．８ＭＨｚまで動作クロックを下げ、ディジタル信号
処理素子１１をスリープ状態にする（ステップＳ２）。
次に、中央演算処理素子１２の制御下で音声符号化・復
号化素子１３をストップモードにした後、動作クロック
供給素子１４から音声符号化・復号化素子１３への６．
９３２ＭＨｚ及び２７．６４８ＭＨｚの動作クロックの
供給を停止する（ステップＳ３）。さらに、中央演算処
理素子１２に対する外部発振入力ＣＰＵＩＮの周波数を
０．８６ＭＨｚまで下げ、中央演算処理素子１２をスリ
ープ状態にする（ステップＳ４）。
の発生しない状態においては（ステップＳ１）、ディジ
タル信号処理素子１１は内部ＰＬＬの逓倍数を１とし、
４．８ＭＨｚまで動作クロックを下げ、ディジタル信号
処理素子１１をスリープ状態にする（ステップＳ２）。
次に、中央演算処理素子１２の制御下で音声符号化・復
号化素子１３をストップモードにした後、動作クロック
供給素子１４から音声符号化・復号化素子１３への６．
９３２ＭＨｚ及び２７．６４８ＭＨｚの動作クロックの
供給を停止する（ステップＳ３）。さらに、中央演算処
理素子１２に対する外部発振入力ＣＰＵＩＮの周波数を
０．８６ＭＨｚまで下げ、中央演算処理素子１２をスリ
ープ状態にする（ステップＳ４）。
【００２６】かかる状態で、ディジタル信号処理素子１
１は内部タイマー割り込み（スーパーフレーム割り込
み）によってスーパーフレーム周期毎に起動される（ス
テップＳ５）。さらに、中央演算処理素子１２はディジ
タル信号処理素子１１からの通信起動割り込みにより起
動され（ステップＳ６）、スーパーフレーム受信動作を
行う（ステップＳ７）。受信終了後は、ディジタル信号
処理素子１１及び中央演算処理素子１２は再びスリープ
状態に入る。また、１０ｍｓ周期の外部タイマー割り込
みによって中央演算処理素子１２を起動され（ステップ
Ｓ８）、中央演算処理素子１２に対する外部発振入力Ｃ
ＰＵＩＮの周波数を１３．８２４ＭＨｚにし、電池電圧
・オプションの有無をチェックする（ステップＳ９）。
１は内部タイマー割り込み（スーパーフレーム割り込
み）によってスーパーフレーム周期毎に起動される（ス
テップＳ５）。さらに、中央演算処理素子１２はディジ
タル信号処理素子１１からの通信起動割り込みにより起
動され（ステップＳ６）、スーパーフレーム受信動作を
行う（ステップＳ７）。受信終了後は、ディジタル信号
処理素子１１及び中央演算処理素子１２は再びスリープ
状態に入る。また、１０ｍｓ周期の外部タイマー割り込
みによって中央演算処理素子１２を起動され（ステップ
Ｓ８）、中央演算処理素子１２に対する外部発振入力Ｃ
ＰＵＩＮの周波数を１３．８２４ＭＨｚにし、電池電圧
・オプションの有無をチェックする（ステップＳ９）。
【００２７】また、ディジタル信号処理素子１１からの
通信起動割り込み、キー割り込み、プレス割り込みによ
り（ステップＳ１０）、ディジタル信号処理素子１１、
中央演算処理素子１２及び音声符号化・復号化素子１３
が起動する（ステップＳ１１）。そして、音声信号の送
信、受信または送受信動作を行い（ステップＳ１２）、
その処理終了後は、ディジタル信号処理素子１１、中央
演算処理素子１２及び音声符号化・復号化素子１３は再
びスリープ状態に入る。
通信起動割り込み、キー割り込み、プレス割り込みによ
り（ステップＳ１０）、ディジタル信号処理素子１１、
中央演算処理素子１２及び音声符号化・復号化素子１３
が起動する（ステップＳ１１）。そして、音声信号の送
信、受信または送受信動作を行い（ステップＳ１２）、
その処理終了後は、ディジタル信号処理素子１１、中央
演算処理素子１２及び音声符号化・復号化素子１３は再
びスリープ状態に入る。
【００２８】上記のような本実施の形態２によれば、デ
ィジタル信号処理素子１１、中央演算処理素子１２及び
音声符号化・復号化素子１３をスリープ制御することに
より送信、受信スロット以外の演算処理が発生しない状
態で消費電力を極限まで下げることができる。
ィジタル信号処理素子１１、中央演算処理素子１２及び
音声符号化・復号化素子１３をスリープ制御することに
より送信、受信スロット以外の演算処理が発生しない状
態で消費電力を極限まで下げることができる。
【００２９】なお、上記の説明では、本発明の低消費電
力化装置を業務用無線通信装置に適用した場合について
述べたが、本発明はこれに限定されず、その他の移動体
通信機にも同様に適用することができる。
力化装置を業務用無線通信装置に適用した場合について
述べたが、本発明はこれに限定されず、その他の移動体
通信機にも同様に適用することができる。
【００３０】
【発明の効果】以上のように本発明装置によれば、無線
通信機を構成するＰＬＬ内蔵のディジタル信号処理素子
の内部逓倍数を自律的に可変制御することができ、かつ
中央演算処理素子に対する外部発振入力である動作クロ
ック速度を処理負荷に応じて可変制御することができる
とともに入力された複数の動作クロックを素子の処理負
荷に応じて選択的に切り替えることができ、さらに、無
線通信機を構成するディジタル信号処理素子、中央演算
処理素子及び音声符号化・復号化素子をスリープ制御す
ることができる。よって、送信時、受信時及び待ち受け
時のそれぞれの消費電力を削減し、消費電力を大幅に低
減できるという効果を有する。
通信機を構成するＰＬＬ内蔵のディジタル信号処理素子
の内部逓倍数を自律的に可変制御することができ、かつ
中央演算処理素子に対する外部発振入力である動作クロ
ック速度を処理負荷に応じて可変制御することができる
とともに入力された複数の動作クロックを素子の処理負
荷に応じて選択的に切り替えることができ、さらに、無
線通信機を構成するディジタル信号処理素子、中央演算
処理素子及び音声符号化・復号化素子をスリープ制御す
ることができる。よって、送信時、受信時及び待ち受け
時のそれぞれの消費電力を削減し、消費電力を大幅に低
減できるという効果を有する。
【図１】本発明装置を実現する業務用無線通信装置の構
成を示す機能ブロック図
成を示す機能ブロック図
【図２】本発明の実施の形態１における音声符号化・復
号化素子の動作説明図
号化素子の動作説明図
【図３】本発明の実施の形態１におけるディジタル信号
処理素子の動作説明図
処理素子の動作説明図
【図４】本発明の実施の形態２におけるスリープ制御の
動作を示すフローチャート
動作を示すフローチャート
【図５】従来の業務用無線通信装置の構成を示する機能
ブロック図
ブロック図
１１ ディジタル信号処理素子 １２ 中央演算処理素子 １３ 音声符号化・復号化素子 １４ 動作クロック供給素子 １５ 原振用水晶振動子 １６ ＲＦインタフェースＩＣ 化学式等を記載した書面 明細書
【表１】
Claims (4)
- 【請求項１】 無線通信機を構成するＰＬＬ内蔵の変復
調用ディジタル信号処理素子と、呼処理制御・無線部制
御・マンマシン制御を行う中央演算処理素子と、音声信
号の符号化、復号化を行うとともに前記中央演算処理素
子からのモード制御信号により送信、受信、送受信モー
ドに選択的に切り替え制御される音声符号化・復号化素
子と、前記中央演算処理素子及び音声符号化・復号化素
子に対して動作クロックを供給する動作クロック供給素
子とを備え、前記ディジタル信号処理素子の内部周波数
の逓倍数を送信及び受信に応じて自律的に可変制御する
ことを特徴とする無線通信機素子の低消費電力化装置。 - 【請求項２】 動作クロック供給素子を中央演算処理素
子によって制御することにより前記中央演算処理素子に
供給される動作クロックを中央演算処理素子の処理負荷
に応じて可変制御することを特徴とする請求項１記載の
無線通信機素子の低消費電力化装置。 - 【請求項３】 中央演算処理素子からのモード制御信号
により送信、受信、送受信モードに選択的に切り替えら
れる音声符号化・復号化素子に供給される動作クロック
の周波数を送信、受信、送受信に応じて選択的に切り替
えすることを特徴とする請求項１記載の無線通信機素子
の低消費電力化装置。 - 【請求項４】 送信、受信スロット以外の演算処理が発
生しない状態では、ディジタル信号処理素子の逓倍数を
最低にし、かつ中央演算処理素子への動作クロックの周
波数を最低にし、さらに音声符号化・復号化素子供給素
子への動作クロックを停止して、これらディジタル信号
処理素子、中央演算処理素子及び音声符号化・復号化素
子をスリープ制御することを特徴とする請求項１記載の
無線通信機素子の低消費電力化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9254101A JPH1188254A (ja) | 1997-09-04 | 1997-09-04 | 無線通信機素子の低消費電力化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9254101A JPH1188254A (ja) | 1997-09-04 | 1997-09-04 | 無線通信機素子の低消費電力化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1188254A true JPH1188254A (ja) | 1999-03-30 |
Family
ID=17260244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9254101A Pending JPH1188254A (ja) | 1997-09-04 | 1997-09-04 | 無線通信機素子の低消費電力化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1188254A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826702B1 (en) | 1999-09-28 | 2004-11-30 | Nec Corporation | Method and apparatus for reducing power consumption of a CPU in a radio set by adaptively adjusting CPU clock frequency according to CPU load |
| WO2008139677A1 (ja) * | 2007-05-11 | 2008-11-20 | Panasonic Corporation | データ処理装置 |
-
1997
- 1997-09-04 JP JP9254101A patent/JPH1188254A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826702B1 (en) | 1999-09-28 | 2004-11-30 | Nec Corporation | Method and apparatus for reducing power consumption of a CPU in a radio set by adaptively adjusting CPU clock frequency according to CPU load |
| WO2008139677A1 (ja) * | 2007-05-11 | 2008-11-20 | Panasonic Corporation | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100479948B1 (ko) | 이동무선전화기 | |
| JP4159617B2 (ja) | 通信システム、通信装置および通信方法 | |
| JP3570846B2 (ja) | 無線携帯情報端末 | |
| JP3694084B2 (ja) | 携帯端末 | |
| JPH04120920A (ja) | 電源消費電力節減方式 | |
| JPH1188254A (ja) | 無線通信機素子の低消費電力化装置 | |
| JP3879565B2 (ja) | 携帯電話機 | |
| JP3694035B2 (ja) | 移動体通信端末 | |
| JP3830225B2 (ja) | ＩｒＤＡ変復調ＩＣ | |
| JP2000112756A (ja) | Ｃｐｕ動作制御装置および方法 | |
| JPWO2000031887A1 (ja) | 移動体通信端末 | |
| JP3154624B2 (ja) | デジタルデータ受信装置 | |
| KR100353460B1 (ko) | 무선단말기의 전력 제어 방법 | |
| KR100627559B1 (ko) | 이동 통신 단말기의 전원 절약 회로 및 방법 | |
| JPH1185723A (ja) | マイクロコンピュータ及び移動体通信機器 | |
| JPH10107730A (ja) | Ｔｄｍａ携帯無線機の消費電力制御方式 | |
| JP3572028B2 (ja) | 移動無線端末装置 | |
| JP2003188793A (ja) | システムｌｓｉ及び移動通信端末 | |
| JPH0555949A (ja) | ダイレクトデイジタルシンセサイザを用いた局部発振回路 | |
| JP2001127599A (ja) | 基準クロック生成回路および携帯機 | |
| US20010016917A1 (en) | Method and configuration for supplying a clock signal to processor-controlled apparatuses | |
| JP2002163031A (ja) | クロック供給装置 | |
| KR100269344B1 (ko) | 무선휴대용단말기의전류공급제어방법 | |
| JPH10178385A (ja) | 携帯端末 | |
| JPH0474028A (ja) | コードレス電話装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040803 |