JPH1194888A - 放射ノイズの評価に適した半導体集積回路及びこれを用いた放射ノイズの評価方法 - Google Patents

放射ノイズの評価に適した半導体集積回路及びこれを用いた放射ノイズの評価方法

Info

Publication number
JPH1194888A
JPH1194888A JP25051997A JP25051997A JPH1194888A JP H1194888 A JPH1194888 A JP H1194888A JP 25051997 A JP25051997 A JP 25051997A JP 25051997 A JP25051997 A JP 25051997A JP H1194888 A JPH1194888 A JP H1194888A
Authority
JP
Japan
Prior art keywords
radiation noise
semiconductor integrated
integrated circuit
circuit
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25051997A
Other languages
English (en)
Inventor
Hiroyuki Abe
宏幸 阿部
Yasuyuki Shindo
泰之 進藤
Hirobumi Watanabe
博文 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP25051997A priority Critical patent/JPH1194888A/ja
Publication of JPH1194888A publication Critical patent/JPH1194888A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Aerials (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路中のノイズ源となる回路の特
定が容易に行える、放射ノイズの評価に適した半導体集
積回路を提供することを目的とする。 【解決手段】 半導体集積回路1は、多層配線構造を有
し、半導体基板11上に発振回路2を搭載している。発
振回路2への信号入力や信号取出のために、第1配線層
12および第2配線層13が設けられている。第2配線
層13上には、第3配線層14が形成されている。この
第3配線層14は、第3金属膜と絶縁膜とから成る。こ
の第3配線層14における第3金属膜により電磁界プロ
ーブ8が構成されている。当該半導体集積回路1を動作
させた状態で前記電磁界フローブ8に流れる電流を調べ
ることにより、発振回路2における放射ノイズを評価す
ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の回路を集積
搭載した半導体集積回路であって、特に高速駆動するデ
ィジタル回路を備える場合の高周波放射ノイズの評価に
適した半導体集積回路及びこれを用いた放射ノイズの評
価方法に関する。
【0002】
【従来の技術】近年、様々な電子機器において小型化及
び高機能化が進んでいる。これを可能にしたのは、半導
体集積回路の高集積化であり、ディジタルアナログ混載
回路やオンチップ・シリコンデバイス(システムLS
I)の登場である。しかしながら、かかる高集積化が進
んだディジタルアナログ混載回路等においては、回路同
士が極めて近接して搭載されるため、或る搭載回路から
生じる電磁放射ノイズにおける他の搭載回路に悪影響を
及ぼすエネルギーが相対的に大きくなり、特に低電圧の
小信号を処理しているアナログ回路などで誤動作が生じ
る率が高くなってきている。
【0003】放射ノイズの他の回路への影響を抑えるに
は、発生したノイズの他の回路への伝達を抑制する手法
と、電磁放射ノイズの発生自体を抑制する手法とがあ
る。前者の伝達抑制手法としては、電磁放射ノイズ発生
源となる回路ブロックを覆うように導電性の層を設け
て、その層を固定電位に接続する方法が知られている
(特開平5−152291号公報参照)。そして、後者
の発生抑制手法としては、電磁放射ノイズ発生源となる
発振回路に供給する電源電圧を低くし、発振振幅を小さ
くすることで、放射ノイズのレベルを小さくする方法が
知られている(特開平8−204450号公報参照)。
【0004】また、電磁放射ノイズの影響を抑制するた
めには、その発生源を特定し、ノイズレベルを定量的に
調べることが重要である。集積回路内部からの電磁放射
ノイズの発生メカニズムは、差動モード放射と共通モー
ド放射の二種類に分けらる。差動モード放射は、電源ラ
インと信号ラインとが閉ループを形成し、そのループに
電流が流れる際に放射ノイズが発生するモードであり、
ループ面積が大きく、電流値、周波数が高いほどノイズ
レベルは高くなる。例えば、クロック信号発生回路であ
るPLL(位相同期ループ)は、周波数が高く信号振幅
も大きいため、このモードのノイズ源となる場合が多
い。一方、共通モード放射は、或る特定の回路のGND
ラインが共通のGNDラインに対して電位差を生じるこ
とによる電流変化を原因とするものであり、大量の貫通
電流が流れるディジタル回路において発生することが多
い。
【0005】
【発明が解決しようとする課題】電磁放射ノイズの計測
は、図5に示すようなリング形状の電磁界プローブ10
1をノイズの発生源と思われる回路102に近接させた
ときの電磁誘導によって生じる誘導起電力を測定するこ
とで行われるのが一般的である。しかしながら、上記電
磁界プローブ101は、電気製品の放射ノイズがどの基
板部分から出ているのかを調べたり、或いは基板部分の
どの半導体集積回路から出ているのかを調べることを目
的している。従って、リング(ループ部)の直径は小さ
いものでも5mm程度である。半導体集積回路は数mm
角のチップに多数の回路が形成されており、5mm程度
の径の電磁界プローブでは、半導体集積回路中のノイズ
源となる回路を特定することは不可能である。
【0006】特開平9−80098号公報には、フレキ
シブル基板上に金属薄膜コイルを形成した高分解能の電
磁界プローブが開示されている。しかし、ノイズ源とな
る回路を特定するためには、かかる電磁界プローブを数
μmピッチで移動させる機構が必要であり、また、この
移動のために、近磁界プローブをある程度回路から離し
て用いることになる。放射ノイズの強度はノイズ源から
の距離の3乗に逆比例して小さくなり、且つ、ノイズ源
からの放射ノイズ自体も微弱であるから、前記電磁界プ
ローブがたとえ数μmの空間分解能を持つことができた
としても、これをノイズ源と思われる回路に数μm以下
の距離で近接させることはできず、ノイズ源となる回路
或いは配線部分を特定することは困難である。
【0007】また、前述した特開平5−152291号
公報に開示されているように、電磁放射ノイズ発生源と
なる回路ブロックを覆うように導電性の層を設ける場合
において、その効果のほどを定量的に評価することも困
難であった。
【0008】この発明は、上記の事情に鑑み、半導体集
積回路中のノイズ源となる回路の特定や、ノイズ吸収の
導電性の層を設けた場合の効果の検証といったことが容
易に行える、放射ノイズの評価に適した半導体集積回路
及びこれを用いた放射ノイズの評価方法を提供すること
を目的とする。
【0009】
【課題を解決するための手段】この発明の半導体集積回
路は、上記の課題を解決するために、任意の回路の全体
領域または部分領域若しくは任意の信号線領域を囲むよ
うに、前記任意の回路が使用する配線層と同じ階層又は
その上層に、若しくは前記信号線領域の配線層と同じ階
層又はその上層に、導電膜を環状に形成して成る電磁界
プローブが設けられていることを特徴とする。
【0010】上記の構成であれば、前記電磁界プローブ
は、前記任意回路や任意信号線(ノイズ源と思われる回
路や信号線)に対して前記配線層における絶縁膜を介し
て存在することになり、当該回路等との間の間隔は極め
て小さいものとなる。よって、半導体集積回路内のノイ
ズ源における放射ノイズ自体が微弱であり、また、放射
ノイズの強度がノイズ源からの距離の3乗に逆比例して
小さくなるにしても、ノイズ源となる回路を特定するこ
とが容易となり、その定量的な評価を行うことが可能に
なる。また、前記の電磁界プローブを、当該半導体集積
回路の製造プロセス(フォトリソグラフィ工程等)にお
いて、前記配線層における金属膜を利用して作成するこ
とができるとういう利点がある。
【0011】前記電磁界プローブと前記任意の回路又は
信号線との間に放射ノイズ吸収膜が形成され、この放射
ノイズ吸収膜が固定電位に接続される構造を有していて
もよい。かかる構成であれば、前記放射ノイズ吸収膜に
よるノイズ吸収効率を評価することができる。
【0012】また、この発明の半導体集積回路における
放射ノイズの評価方法は、上記のいずれかの半導体集積
回路を駆動させた状態で前記電磁界プローブに流れる電
流を計測することにより行うことを特徴とする。
【0013】なお、上記半導体集積回路は、試作の段階
にあるものであって、上記評価により問題無しとされ、
実際の製品とされる段階では、電磁界プローブが形成さ
れていないものとなる。一方、放射ノイズ吸収膜につい
ては、実際の製品とされる段階でも存在する場合があ
る。
【0014】
【発明の実施の形態】
(実施の形態1)以下、この発明の実施の形態を図に基
づいて説明する。
【0015】図1は、この実施の形態の放射ノイズの評
価に適した半導体集積回路を示した平面図であり、図2
はそのA−A矢視断面図である。
【0016】この半導体集積回路1は、多層配線構造を
有し、半導体基板11上に発振回路2、アナログ回路
3、及びディジタル回路4を搭載している。上記の発振
回路2は、MOSトランジスタ(ソース/ドレイン領
域,ゲート電極,ゲート絶縁膜から成る)や素子分離の
ためのフィールド酸化膜等によって構成される。そし
て、かかる発振回路2等への信号入力や信号取出のため
に、第1配線層12および第2配線層が設けられてい
る。第1配線層12は、第1金属膜、絶縁膜、及び前記
第1金属膜と前記のソース/ドレイン領域とを接続する
ためのコンタクトホールを備える。また、第2配線層1
3は、第2金属膜、絶縁膜、及び前記第1金属膜と第2
金属膜とを接続するためのコンタクトホールを備える。
【0017】前記第2配線層13上には、第3配線層1
4が形成されている。この第3配線層14は、第3金属
膜と絶縁膜とから成る。この実施の形態では、この第3
配線層14の第3金属膜が電磁界プローブ8を成す。即
ち、この第3金属膜は、前記発振回路2が使用する第1
配線層12及び第2配線層13の上方において、ノイズ
源と思われる発振回路2の全体を囲むように方形の環状
に形成されている。
【0018】上記構成の半導体集積回路1を用いてその
ノイズ評価を行うには、当該半導体集積回路1を駆動せ
さた状態で、上記の電磁界プローブ8に流れる電流を検
出すればよい。前記発振回路2がノイズ源であれば、基
板垂直方向に進む電磁放射ノイズが電磁界プローブ8の
ループを貫くことになり、電磁誘導によって誘導起電力
を生じることになる。従って、上記電磁界プローブに流
れる電流の大小によってノイズレベルを評価できる。そ
して、上記構成の半導体集積回路1においては、電磁界
プローブ8と発振回路2との間の間隔は、多層配線構造
における層間絶縁膜の厚みに相当する距離(この実施の
形態では第3配線層における絶縁膜の厚み:約1μm程
度)であり、極めて小さいものとなるから、基板垂直方
向に進む電磁放射ノイズの殆どが電磁界プローブ8のル
ープを貫いていくことになる。よって、前記発振回路2
の放射ノイズ自体が微弱であり、また、放射ノイズの強
度が発振回路2からの距離の3乗に逆比例して小さくな
るにしても、前記電流として検出可能なものが十分に得
られ、上記発振回路2がノイズ源となるのか否かを見極
めることが容易となり、ノイズの定量的な評価を行うこ
とが可能になる。
【0019】また、前記電磁界プローブ8は、当該半導
体集積回路1の製造プロセス(フォトリソグラフィ工程
等)において作成することができる。即ち、電磁界プロ
ーブを単体のものとして別途作成する必要はない。更
に、この実施の形態のごとく、電磁界プローブ8を前記
配線層における金属膜を利用して作成する場合には、製
造プロセスは何ら複雑化しない。
【0020】上記電流検出による評価において、前記発
振回路2がノイズ源であるとの結果が得られたならば、
当該発振回路2についての設計変更、或いは後述するよ
うな放射ノイズ吸収膜の設置といったことが試みられよ
う。一方、前記発振回路2が何らノイズ源となっていな
いという評価を得たなら、当該半導体集積回路を実施化
(製品化)することになろう。この場合、つまり、試作
品である当該半導体集積回路1を作成し、上記評価の結
果、この半導体集積回路1について問題が無いとされた
場合には、製品としての半導体集積回路では、前記第3
配線層(電磁界プローブ)を無くした形態とし、これを
量産していくことになる。
【0021】(実施の形態2)次に、この発明の第2の
実施の形態を図3に基づいて説明する。上記実施の形態
1との相違は、実施の形態1では第1,第2,第3配線
層12,13,14を備え、第3配線層14の第3金属
膜が電磁界プローブ8を構成しているのに対し、この実
施の形態では、4つの配線層、即ち、第1,第2,第
3,第4配線層12,13,14,15を備え、第4配
線層15における第4金属膜が電磁界プローブ8を構成
し、第3配線層14における第3金属膜が放射ノイズ吸
収膜9を成している点にある。即ち、前記電磁界プロー
ブ8と発振回路2との間に放射ノイズ吸収膜9を介装さ
せた構造になっている。
【0022】また、この実施の形態では、放射ノイズ吸
収膜9は、発振回路2の全体を覆うように形成されてい
る。そして、放射ノイズ吸収膜9は図示しない固定電位
(例えば、GND)に接続される。
【0023】上記の構成であれば、前記放射ノイズ吸収
膜9のノイズ吸収効率を評価することができる。つま
り、実施の形態1の半導体集積回路1を用いたときのノ
イズレベルと、実施の形態2の半導体集積回路20を用
いたときのノイズレベルとの比較により、前記放射ノイ
ズ吸収膜9を設けたことによってノイズがどれだけ低減
されたかの評価が行えることになる。ただし、実施の形
態1における発振回路2と電磁界プローブ8との間の距
離と、実施の形態2における発振回路2と電磁界プロー
ブ8との間の距離とを比較すると、第2の実施の形態の
方が大きくなっている。従って、この距離が大きくなっ
た分によるノイズレベルの低下を加味して評価の補正を
することが必要である。一方、こういった補正を不要に
したいのであれば、図3の構造において、放射ノイズ吸
収膜9を無くした構造のものとの比較を行えばよい。
【0024】(実施の形態3)上記の実施の形態1及び
実施の形態2では、発振回路2のみに対して電磁界プロ
ーブを設けた。この実施の形態では、図4に示している
ように、発振回路2、アナログ回路3、及びディジタル
回路4に対して、それぞれ電磁界プローブ8を設けてい
る。そして、各電磁界プローブ8において電流検出が行
えるようにしている。半導体集積回路自体が電磁界プロ
ーブを備えるこの発明にあっては、当該電磁界プローブ
を自由に移動させることはできず、一つの電磁界プロー
ブで複数の回路のノイズ評価は行えない。この実施の形
態3の半導体集積回路30であれば、ノイズ発生源と思
われる回路が複数ある場合でも、一つの試作品である半
導体集積回路30でもって、その中の各回路についての
ノイズ評価を行うことが可能となる。なお、各回路に対
して放射ノイズ吸収膜9を設けてもよいことは勿論であ
る。
【0025】上述した各実施の形態においては、ノイズ
源と思われる回路について電磁界プローブ、或いはこれ
に加えて放射ノイズ吸収膜を設けたが、ノイズ源と思わ
れる信号線領域についても、電磁界プローブを設けた
り、更に放射ノイズ吸収膜を設けたりしてもよいもので
ある。また、ノイズ源と思われる回路の全体に対して電
磁界プローブ、或いはこれに加えて放射ノイズ吸収膜を
設けたが、これに限らず、回路の一部に対して設けるよ
うにしてもよいものである。これらの形態を採用するこ
とで、放射ノイズの発生に関して一層詳細な情報を得る
ことが可能となる。
【0026】また、上記の各実施の形態においては、回
路が使用する配線層の上方の層、即ち、実施の形態1で
は第3配線層、実施の形態2では第4配線層に電磁界プ
ローブを設けたが、当該回路が使用する配線層と同じ階
層、即ち、実施の形態1であれば第1配線層或いは第2
配線層、実施の形態2であれば、第1配線層、第2配線
層、第3配線層の何れか1層に電磁界プローブを設ける
ようにしてもよい。通常、半導体集積回路内における各
回路の間隔は1μm〜2μmであるから、この間隔を利
用して、空間分解能が高く、微弱な放射ノイズも十分に
計測可能な電磁界プローブを形成することが可能であ
る。
【0027】
【発明の効果】以上説明したように、この発明によれ
ば、電磁界プローブをノイズ源と思われる回路や信号線
の極めて近くに設けることができる。よって、半導体集
積回路内のノイズ源の放射ノイズ自体が微弱であり、ま
た、放射ノイズの強度がノイズ源からの距離の3乗に逆
比例して小さくなるにしても、ノイズ源となる回路を特
定することが容易となり、その定量的な評価を行うこと
が可能になる。更に、電磁界プローブを、当該半導体集
積回路の製造プロセスにおいて作成でき、別途作成する
必要がないという利点もある。また、放射ノイズ吸収膜
を設けた場合には、この放射ノイズ吸収膜によるノイズ
吸収効率を評価することができるという効果を奏する。
【図面の簡単な説明】
【図1】この発明の実施の形態の半導体集積回路の要部
平面図である。
【図2】図1のA−A矢視断面図である。
【図3】この発明の他の実施の形態の半導体集積回路の
断面図である。
【図4】この発明の他の実施の形態の半導体集積回路の
要部平面図である。
【図5】従来例の説明図である。
【符号の説明】
1,20,30 半導体集積回路 2 発振回路 3 アナログ回路 4 ディジタル回路 8 電磁界プローブ 9 放射ノイズ吸収膜 11 半導体基板 12 第1配線層 13 第2配線層 14 第3配線層 15 第4配線層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 任意の回路の全体領域または部分領域若
    しくは任意の信号線領域を囲むように、前記任意の回路
    が使用する配線層と同じ階層又はその上層に、若しくは
    前記信号線領域の配線層と同じ階層又はその上層に、導
    電膜を環状に形成して成る電磁界プローブが設けられて
    いることを特徴とする放射ノイズの評価に適した半導体
    集積回路。
  2. 【請求項2】 前記電磁界プローブと前記任意の回路又
    は信号線との間に放射ノイズ吸収膜が形成され、この放
    射ノイズ吸収膜が固定電位に接続される構造を有してい
    ることを特徴とする請求項1に記載の放射ノイズの評価
    に適した半導体集積回路。
  3. 【請求項3】 請求項1又は請求項2の半導体集積回路
    を駆動させた状態で前記電磁界プローブに流れる電流を
    計測することを特徴とする放射ノイズの評価方法。
JP25051997A 1997-09-16 1997-09-16 放射ノイズの評価に適した半導体集積回路及びこれを用いた放射ノイズの評価方法 Pending JPH1194888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25051997A JPH1194888A (ja) 1997-09-16 1997-09-16 放射ノイズの評価に適した半導体集積回路及びこれを用いた放射ノイズの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25051997A JPH1194888A (ja) 1997-09-16 1997-09-16 放射ノイズの評価に適した半導体集積回路及びこれを用いた放射ノイズの評価方法

Publications (1)

Publication Number Publication Date
JPH1194888A true JPH1194888A (ja) 1999-04-09

Family

ID=17209108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25051997A Pending JPH1194888A (ja) 1997-09-16 1997-09-16 放射ノイズの評価に適した半導体集積回路及びこれを用いた放射ノイズの評価方法

Country Status (1)

Country Link
JP (1) JPH1194888A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008148187A (ja) * 2006-12-13 2008-06-26 Seiko Epson Corp 受信回路及び電子機器
JP2008167198A (ja) * 2006-12-28 2008-07-17 Seiko Epson Corp ノイズキャンセル回路及び電子回路
WO2009119799A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 ループ素子及びノイズ解析装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008148187A (ja) * 2006-12-13 2008-06-26 Seiko Epson Corp 受信回路及び電子機器
US8340583B2 (en) 2006-12-13 2012-12-25 Seiko Epson Corporation Receiver circuit, electronic instrument, and signal processing method
JP2008167198A (ja) * 2006-12-28 2008-07-17 Seiko Epson Corp ノイズキャンセル回路及び電子回路
WO2009119799A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 ループ素子及びノイズ解析装置
US8704531B2 (en) 2008-03-28 2014-04-22 Nec Corporation Loop element and noise analyzer

Similar Documents

Publication Publication Date Title
JP4368797B2 (ja) 磁場センサ−と磁場センサ−の操作方法
Bhushan et al. Ring oscillators for CMOS process tuning and variability control
JP2007526441A (ja) 統合型セット/リセットドライバーと磁気抵抗センサー
JP4607752B2 (ja) 可変容量回路、電圧測定装置および電力測定装置
US7808266B2 (en) Method and apparatus for evaluating the effects of stress on an RF oscillator
JP2017003345A (ja) 磁場検出装置
JP2007163415A (ja) 可変容量回路、電圧測定装置および電力測定装置
Ketchen et al. Product-representative “at speed” test structures for CMOS characterization
US20010033177A1 (en) Circuit configuration for measuring the capacitance of structures in an integrated circuit
JP2007195137A (ja) 可変容量回路、電圧測定装置および電力測定装置
JP2017216278A (ja) 半導体装置、電力量測定器、及び、半導体装置の製造方法
US7365611B2 (en) Element substrate, test method for element substrate, and manufacturing method for semiconductor device
JPH1194888A (ja) 放射ノイズの評価に適した半導体集積回路及びこれを用いた放射ノイズの評価方法
US20020024109A1 (en) Integrated circuit and method for magnetic sensor testing
JP3102389B2 (ja) 半導体装置
US8704531B2 (en) Loop element and noise analyzer
US6909296B2 (en) Wafer level system for producing burn-in/screen, and reliability evaluations to be performed on all chips simultaneously without any wafer contacting
JP5431661B2 (ja) 半導体集積回路およびそのパターンレイアウト方法
Ishida et al. Stretchable EMI Measurement Sheet With 8$\times $8 Coil Array, 2 V Organic CMOS Decoder, and 0.18$\\mu $ m Silicon CMOS LSIs for Electric and Magnetic Field Detection
Chen et al. CMOS magnetic field to frequency converter
US6505513B1 (en) Arrangement for measuring rotational velocity
JPH08236704A (ja) 半導体集積回路
US7855090B2 (en) In line test circuit and method for determining interconnect electrical properties and integrated circuit incorporating the same
JP2019105583A (ja) 電流センサ、電流センサの製造方法および半導体装置
JP5647328B2 (ja) 半導体集積回路およびそのパターンレイアウト方法