JPH08236704A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH08236704A JPH08236704A JP7040184A JP4018495A JPH08236704A JP H08236704 A JPH08236704 A JP H08236704A JP 7040184 A JP7040184 A JP 7040184A JP 4018495 A JP4018495 A JP 4018495A JP H08236704 A JPH08236704 A JP H08236704A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- semiconductor integrated
- integrated circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路上の信号配線の電流による電磁
波の輻射を低減することによって、他の電子回路及び電
子機器の誤動作を防止する。 【構成】半導体集積回路１上のクロック信号ＣＫと、そ
れと逆位相関係にあるクロック信号ＣＫＢを近接させて
配置し、そして一方のクロック信号配線ＣＫＢにダミー
負荷容量Ｃｄを設けることによって、それぞれの信号配
線の充放電電流の絶対値が同じなる様に調整する。これ
らのことによって、充放電電流によって発生する磁界を
高精度で相殺することができる。
波の輻射を低減することによって、他の電子回路及び電
子機器の誤動作を防止する。 【構成】半導体集積回路１上のクロック信号ＣＫと、そ
れと逆位相関係にあるクロック信号ＣＫＢを近接させて
配置し、そして一方のクロック信号配線ＣＫＢにダミー
負荷容量Ｃｄを設けることによって、それぞれの信号配
線の充放電電流の絶対値が同じなる様に調整する。これ
らのことによって、充放電電流によって発生する磁界を
高精度で相殺することができる。
Description
【０００１】
【産業上の利用分野】本発明は、高速で動作する半導体
集積回路に関し、特にその半導体集積回路から輻射され
る電磁波エネルギーを制御する半導体集積回路に関す
る。
集積回路に関し、特にその半導体集積回路から輻射され
る電磁波エネルギーを制御する半導体集積回路に関す
る。
【０００２】
【従来の技術】近年、半導体集積回路の高速化、大規模
化にともない、その半導体集積回路より輻射される電磁
波による電子機器の誤動作が問題になっている。
化にともない、その半導体集積回路より輻射される電磁
波による電子機器の誤動作が問題になっている。
【０００３】この問題に対して、図４に示す様な構成の
半導体集積回路より輻射される電磁波エネルギーを低減
する半導体集積回路１は、基本クロック信号を生成する
クロック信号生成回路２と、機能回路３と、クロック信
号４、クロック信号の反転信号５とを備える。
半導体集積回路より輻射される電磁波エネルギーを低減
する半導体集積回路１は、基本クロック信号を生成する
クロック信号生成回路２と、機能回路３と、クロック信
号４、クロック信号の反転信号５とを備える。
【０００４】図５は、この半導体集積回路１の動作を説
明するためのタイミングチャートである。これらの図を
参照して従来例を説明する。半導体集積回路１に使用さ
れるクロック信号ＣＫおよびＣＫＢは図５に示すタイミ
ングチャートでは逆位相の関係にあり、その時のそれぞ
れの信号配線を流れる充放電電流Ｉクロック信号ＣＫお
よびＩＣＫＢは、充電側をプラスとするとそれぞれの電
流の最大値は、それぞれの配線の負荷とそれを駆動する
トランジスタの電流供給能力に依存する。一般的には、
それぞれの電流の最大値は異なっている。
明するためのタイミングチャートである。これらの図を
参照して従来例を説明する。半導体集積回路１に使用さ
れるクロック信号ＣＫおよびＣＫＢは図５に示すタイミ
ングチャートでは逆位相の関係にあり、その時のそれぞ
れの信号配線を流れる充放電電流Ｉクロック信号ＣＫお
よびＩＣＫＢは、充電側をプラスとするとそれぞれの電
流の最大値は、それぞれの配線の負荷とそれを駆動する
トランジスタの電流供給能力に依存する。一般的には、
それぞれの電流の最大値は異なっている。
【０００５】そして、これらの電流で磁界が発生し、そ
れが電磁波となり他の電気回路へ影響を及ぼす。無限長
配線に流れる電流で近似すると、発生する磁界Ｈは Ｈ＝（Ｉ／２πｒ） ここで、Ｉは配線を流れる電流で、ｒは配線からの距離
である。
れが電磁波となり他の電気回路へ影響を及ぼす。無限長
配線に流れる電流で近似すると、発生する磁界Ｈは Ｈ＝（Ｉ／２πｒ） ここで、Ｉは配線を流れる電流で、ｒは配線からの距離
である。
【０００６】電流ＩＣＫおよびＩＣＫＢによる磁界ＨＣ
ＫおよびＨＣＫＢは、図５中でクロック信号ＣＫ、ＣＫ
Ｂの配線の距離に比べて、十分遠いところでは、クロッ
ク信号ＣＫによる磁界ＨＣＫとクロック信号ＣＫＢによ
る磁界ＨＣＫＢの和になるため、 ＨＣＫ＋ＨＣＫＢ＝（１／２π）・（ＩＣＫ＋ＩＣＫ
Ｂ） となり図５に示す値（ＨＣＫ＋ＨＣＫＢ）になる。
ＫおよびＨＣＫＢは、図５中でクロック信号ＣＫ、ＣＫ
Ｂの配線の距離に比べて、十分遠いところでは、クロッ
ク信号ＣＫによる磁界ＨＣＫとクロック信号ＣＫＢによ
る磁界ＨＣＫＢの和になるため、 ＨＣＫ＋ＨＣＫＢ＝（１／２π）・（ＩＣＫ＋ＩＣＫ
Ｂ） となり図５に示す値（ＨＣＫ＋ＨＣＫＢ）になる。
【０００７】つまり、逆位相の関係にある信号を近接し
て配線することにより、それぞれの信号配線による磁界
が打ち消し合い、結果的にそれが半導体集積回路より輻
射される電磁波エネルギーの低減を実現している。
て配線することにより、それぞれの信号配線による磁界
が打ち消し合い、結果的にそれが半導体集積回路より輻
射される電磁波エネルギーの低減を実現している。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
半導体集積回路から輻射される電磁波エネルギーの低減
方法では、半導体集積回路上の逆位相関係の信号を選び
出し、単にそれらを近接して配線しているだけである。
それ故、その対の信号配線の負荷が同じでない場合、ま
たは大電流のながれる信号配線で逆位相信号が無い場合
は、効果が不十分または、対策が出来ない問題点があ
る。
半導体集積回路から輻射される電磁波エネルギーの低減
方法では、半導体集積回路上の逆位相関係の信号を選び
出し、単にそれらを近接して配線しているだけである。
それ故、その対の信号配線の負荷が同じでない場合、ま
たは大電流のながれる信号配線で逆位相信号が無い場合
は、効果が不十分または、対策が出来ない問題点があ
る。
【０００９】
【課題を解決するための手段】本発明による電磁波エネ
ルギー輻射の低減方法は、逆位相の関係にある信号配線
がある場合は、ダミー素子を設けることで、２つの信号
配線の充放電電流の絶対値を同じなるように調整し、逆
位相の関係にある信号配線がない場合は、ダミー信号配
線、ダミー素子を設ける構成を有している。
ルギー輻射の低減方法は、逆位相の関係にある信号配線
がある場合は、ダミー素子を設けることで、２つの信号
配線の充放電電流の絶対値を同じなるように調整し、逆
位相の関係にある信号配線がない場合は、ダミー信号配
線、ダミー素子を設ける構成を有している。
【００１０】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１１】図１は本発明の第１の実施例である。図２
は図１の実施例の動作を示めすタイミングチャートであ
る。図中の記号で従来例と同じ構成要素には、同じ参照
符号を付記している。従来例と異なるのは、クロック信
号ＣＫＢの充放電電流Ｉ ＣＫＢをクロック信号ＣＫの
充放電電流ＩＣＢと絶対値が同じになるように、ダミー
負荷容量Ｃｄを追加していることである。ダミー負荷容
量Ｃｄは、半導体集積回路のマスク設計が終了した時点
で各信号配線の負荷容量を見積もることにより決定すれ
ば、高い精度の調整を実現できる。
は図１の実施例の動作を示めすタイミングチャートであ
る。図中の記号で従来例と同じ構成要素には、同じ参照
符号を付記している。従来例と異なるのは、クロック信
号ＣＫＢの充放電電流Ｉ ＣＫＢをクロック信号ＣＫの
充放電電流ＩＣＢと絶対値が同じになるように、ダミー
負荷容量Ｃｄを追加していることである。ダミー負荷容
量Ｃｄは、半導体集積回路のマスク設計が終了した時点
で各信号配線の負荷容量を見積もることにより決定すれ
ば、高い精度の調整を実現できる。
【００１２】ダミー負荷容量Ｃｄをつけた場合の各信号
配線の充放電電流ＩＣＫ，ＩＣＫＢおよびそれによって
発生する磁界ＨＣＫ、ＨＣＫＢは図２に示すようにな
る。クロック信号ＣＫの充放電電流の最大値Ｉ１とクロ
ック信号ＣＫＢの充放電電流の最大値Ｉ２の絶対値は同
じで極生は逆であるから、磁界の和は０となる。
配線の充放電電流ＩＣＫ，ＩＣＫＢおよびそれによって
発生する磁界ＨＣＫ、ＨＣＫＢは図２に示すようにな
る。クロック信号ＣＫの充放電電流の最大値Ｉ１とクロ
ック信号ＣＫＢの充放電電流の最大値Ｉ２の絶対値は同
じで極生は逆であるから、磁界の和は０となる。
【００１３】図３は本発明の第２の実施例である。この
実施例は、逆位相の信号がない場合であり、クロック信
号ＣＫ１と、ダミーのクロック信号ＣＤＭとを有し、ダ
ミーのクロック信号ＣＤＭクロック信号ＣＫ１と逆位相
の関係にある。さらに、ダミー負荷容量Ｃｄ１、Ｃｄ２
を有している。図中の記号で第１の実施例と同じものに
は、同じ符号を付記している。
実施例は、逆位相の信号がない場合であり、クロック信
号ＣＫ１と、ダミーのクロック信号ＣＤＭとを有し、ダ
ミーのクロック信号ＣＤＭクロック信号ＣＫ１と逆位相
の関係にある。さらに、ダミー負荷容量Ｃｄ１、Ｃｄ２
を有している。図中の記号で第１の実施例と同じものに
は、同じ符号を付記している。
【００１４】この実施例の場合、ダミーのクロック信号
ＣＤＭはクロック信号ＣＫ１と近接して配線される。ま
た、ダミー負荷容量Ｃｄ１、Ｃｄ２は、半導体集積回路
のマスク設計終了時に信号配線の負荷容量を見積もり、
反映させた値でなければならない。つまり、各信号の充
放電電流の絶対値が等しくなるように設定されなければ
ならない。この実施例の基本的な動作及びその他の作用
効果は第１の実施例と同様であるので詳細な説明は省略
する。
ＣＤＭはクロック信号ＣＫ１と近接して配線される。ま
た、ダミー負荷容量Ｃｄ１、Ｃｄ２は、半導体集積回路
のマスク設計終了時に信号配線の負荷容量を見積もり、
反映させた値でなければならない。つまり、各信号の充
放電電流の絶対値が等しくなるように設定されなければ
ならない。この実施例の基本的な動作及びその他の作用
効果は第１の実施例と同様であるので詳細な説明は省略
する。
【００１５】
【発明の効果】以上説明したように本発明は、逆位相の
信号配線、ダミー負荷容量またはダミー信号配線を用い
ることで、信号配線を流れる電流によって発生する磁界
を高精度で相殺することができる。つまり、半導体集積
回路より輻射される電磁波エネルギーを低減できる効果
がある。
信号配線、ダミー負荷容量またはダミー信号配線を用い
ることで、信号配線を流れる電流によって発生する磁界
を高精度で相殺することができる。つまり、半導体集積
回路より輻射される電磁波エネルギーを低減できる効果
がある。
【００１６】本実施例においては、クロック信号配線に
ついて説明したが、これに限らず比較的大きな電流が流
れる信号配線に適用すれば、充分な効果を得ることが出
来る。また、ダミー素子として、容量素子について説明
したが、流れる電流の性質に対応させてダミー素子に抵
抗素子、インダクタンス素子を用いても同じ効果を得る
ことが出来る。
ついて説明したが、これに限らず比較的大きな電流が流
れる信号配線に適用すれば、充分な効果を得ることが出
来る。また、ダミー素子として、容量素子について説明
したが、流れる電流の性質に対応させてダミー素子に抵
抗素子、インダクタンス素子を用いても同じ効果を得る
ことが出来る。
【図１】本発明の第１の実施例の半導体集積回路のブロ
ック図である。
ック図である。
【図２】本発明の第１の実施例の動作を説明するタイミ
ングチャートである。
ングチャートである。
【図３】本発明の第２の実施例の半導体集積回路のブロ
ックである。
ックである。
【図４】従来の半導体集積回路ブロック図である。
【図５】従来例の動作を説明するタイミングチャートで
ある。
ある。
１ 半導体集積回路 ２ クロック生成回路 ３ 機能回路 ４ クロック信号ＣＫ ５ クロック信号ＣＫＢ ６ クロック信号ＣＫ１ ７ ダミークロック信号ＣＤＭ Ｃｄ，Ｃｄ１，Ｃｄ２ ダミー負荷容量 ＩＣＫ クロック信号ＣＫの充放電電流 ＩＣＫＢ クロック信号ＣＫＢの充放電電流 ＨＣＫ Ｉ ＣＫによって発生する磁界 ＨＣＫＢ Ｉ ＣＫＢによって発生する磁界
Claims (2)
- 【請求項１】 半導体基板上に形成される第１の信号配
線と、この配線の近傍に配置され前記第１の信号配線に
伝送される信号とは逆位相の信号を伝送する第２の信号
配線を有し、前記第２の信号配線に接続されるダミー素
子を具備したことを特徴とする半導体集積回路。 - 【請求項２】 前記第１の信号配線の近傍に逆位相の信
号を伝送する信号配線がない場合、前記第２の信号配線
としてダミー配線を配置したことを特徴とする請求項１
記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040184A JP2919292B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040184A JP2919292B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236704A true JPH08236704A (ja) | 1996-09-13 |
| JP2919292B2 JP2919292B2 (ja) | 1999-07-12 |
Family
ID=12573704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7040184A Expired - Fee Related JP2919292B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919292B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000206943A (ja) * | 1999-01-05 | 2000-07-28 | Samsung Electronics Co Ltd | デュアルシフトクロック配線を有する液晶表示装置 |
| WO2006006597A1 (ja) * | 2004-07-12 | 2006-01-19 | Sumitomo Precision Products | 角速度センサ |
| JP2007311763A (ja) * | 2006-04-18 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路システム、半導体集積回路、オペレーティングシステム及び半導体集積回路の制御方法 |
| KR100865217B1 (ko) * | 2006-01-30 | 2008-10-23 | 산요덴키가부시키가이샤 | 반도체 집적 회로 |
| US8031233B2 (en) | 2002-02-12 | 2011-10-04 | Sony Corporation | Solid-state image pickup device and method with time division video signal outputs |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0332054A (ja) * | 1989-06-28 | 1991-02-12 | Mitsubishi Electric Corp | クロツク信号供給回路 |
| JPH0430452A (ja) * | 1990-05-25 | 1992-02-03 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| JPH056983A (ja) * | 1990-09-28 | 1993-01-14 | Kawasaki Steel Corp | 集積回路及びゲートアレイ用マスタチツプ |
-
1995
- 1995-02-28 JP JP7040184A patent/JP2919292B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0332054A (ja) * | 1989-06-28 | 1991-02-12 | Mitsubishi Electric Corp | クロツク信号供給回路 |
| JPH0430452A (ja) * | 1990-05-25 | 1992-02-03 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| JPH056983A (ja) * | 1990-09-28 | 1993-01-14 | Kawasaki Steel Corp | 集積回路及びゲートアレイ用マスタチツプ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000206943A (ja) * | 1999-01-05 | 2000-07-28 | Samsung Electronics Co Ltd | デュアルシフトクロック配線を有する液晶表示装置 |
| US8031233B2 (en) | 2002-02-12 | 2011-10-04 | Sony Corporation | Solid-state image pickup device and method with time division video signal outputs |
| WO2006006597A1 (ja) * | 2004-07-12 | 2006-01-19 | Sumitomo Precision Products | 角速度センサ |
| US7637156B2 (en) | 2004-07-12 | 2009-12-29 | Sumitomo Precision Products | Angular velocity sensor with vibrator having ring portion and electrodes positioned inside and outside the ring portion |
| KR100865217B1 (ko) * | 2006-01-30 | 2008-10-23 | 산요덴키가부시키가이샤 | 반도체 집적 회로 |
| JP2007311763A (ja) * | 2006-04-18 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路システム、半導体集積回路、オペレーティングシステム及び半導体集積回路の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2919292B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tam et al. | Clock generation and distribution for the first IA-64 microprocessor | |
| US7239220B2 (en) | Adjustable delay transmission line | |
| JPS62231515A (ja) | 半導体集積回路 | |
| KR19990022545A (ko) | 국부 디스큐 클럭 발생기 회로 소자를 이용한 클럭 분배네트워크 | |
| US5638019A (en) | Accurately generating precisely skewed clock signals | |
| JP3135245B2 (ja) | パルス出力型熱線式空気流量計 | |
| JP2912184B2 (ja) | 半導体装置 | |
| JP2004144704A (ja) | インダクタンス測定方法 | |
| JP2919292B2 (ja) | 半導体集積回路 | |
| US5600273A (en) | Constant delay logic circuits and methods | |
| JPH10214131A (ja) | クロック機構 | |
| US6819192B2 (en) | Jitter estimation for a phase locked loop | |
| JP3733389B2 (ja) | 半導体集積回路装置及びそのテスト方法 | |
| US5454116A (en) | Semiconductor integrated circuit with external clock signal and reduced data output delay | |
| Fourniols et al. | Characterization of crosstalk noise in submicron CMOS integrated circuits: An experimental view | |
| US6952117B2 (en) | Distributed clock generator for semiconductor devices and related method of operating semiconductor devices | |
| JPH10326868A (ja) | 半導体装置 | |
| JP3183337B2 (ja) | 半導体集積装置のノイズ対策回路 | |
| US5942951A (en) | Method and apparatus for reducing a noise differential in an electronic circuit | |
| JP4037116B2 (ja) | 遅延調整回路装置、これを用いた半導体集積回路装置および遅延調整方法 | |
| TW589792B (en) | Semiconductor integrated circuit device and system, and signal transmission method | |
| JPH07131308A (ja) | クロックスキュー抑制回路 | |
| JPH10242282A (ja) | 信号配線の配線構造 | |
| JPH08321773A (ja) | 半導体集積回路 | |
| JP2864101B2 (ja) | クロック信号配分方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |