JPH1195713A

JPH1195713A - 外部画像機器と液晶パネル部との接続回路

Info

Publication number: JPH1195713A
Application number: JP25400397A
Authority: JP
Inventors: Yoichi Kimura; 洋一木村
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1997-09-19
Filing date: 1997-09-19
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】外部画像機器１に備えてあるディジタル・イ
ンターフェースを構成する送信側のドライバ回路３の接
地電位と、液晶パネル部５に備えてある受信側のレシー
バ回路６の接地電位との間に電位差が生じることがあ
り、この電位差によって、信号にノイズが生じるという
問題がある。【解決手段】グラフィックス・コントローラ回路２
と、該グラフィックス・コントローラ回路からの画像デ
ータと制御信号とクロック信号とを多重化して接続線に
出力するドライバ回路３とを有する外部画像機器１と、
ドライバ回路からの接続線９ａ、９ｂにて多重化された
画像データと制御信号とクロック信号とが入力されるレ
シーバ回路６と、レシーバ回路からの画像データと制御
信号とクロック信号とが入力される液晶パネル駆動回路
７とを有する液晶パネル部５とを備え、ドライバ回路の
みとレシーバ回路のみとを直接接続する接地線９ｃを備
えていること。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部画像機器と液
晶パネル部との接続回路に関し、特に、外部画像機器か
ら液晶パネル部にディジタル信号を伝送するディジタル
・インターフェースとして、ＬＶＤＳ（ Low Voltage D
iffrential Signaling：IEEE 1596.3 による小振幅イン
ターフェース )方式を用いた外部画像機器と液晶パネル
部との接続に使用して好適な接続回路に関するものであ
る。

【０００２】

【従来の技術】近年、外部画像機器としてのパーソナル
コンピュータ（以下パソコンと称する）本体やレーザ・
ディスク再生装置やビデオテープレコーダ装置（ＶＴ
Ｒ）などからの画像等を表示するモニターとして液晶を
用いた液晶パネル部が場所を取らないことや安価になっ
て来たことから増えている。そして、現在は、外部画像
機器から液晶パネル部へ送る画像信号をアナログ信号で
伝送するものと、ディジタル信号で伝送するものとがあ
り、このことから、アナログ・インターフェースの液晶
パネル部と、ディジタル・インターフェースの液晶パネ
ル部とが混在している。そして、ディジタル・インタ
ーフェースを備えた液晶パネル部の製品化が増加する傾
向にある。この液晶パネル部は、例えば表示可能な色数
が１６７０万色で、１０２４×７６８画素（ＸＧＡ）の
液晶パネルを備えたものがあり、この液晶パネルを駆動
するためのディジタル・インターフェースとしてＬＶＤ
Ｓが用いられている。

【０００３】ここで、このＬＶＤＳによる従来の外部画
像機器と液晶パネル部との接続回路についての説明をす
る。図２は、従来の外部画像機器としてのパソコン本体
と液晶パネル部との接続回路を示すブロック図である。
図２に示すように、外部画像機器としてのパソコン本体
１は、少なくともグラフィックス・コントローラ回路２
と液晶インターフェース用ドライバ回路３（以下ドライ
バ回路と称する）と電源回路４とを有する。また、前記
ドライバ回路３は、少なくとも並列ー直列変換回路３ａ
とＰＬＬ（Phase Locked Loop ）回路３ｂとを有してお
り、該ＰＬＬ回路３ｂからのクロック信号によって、前
記並列ー直列変換回路３ａによる画像データの多重化の
ための変換が制御されるように構成されている。

【０００４】また、前記グラフィックス・コントローラ
回路２と前記ドライバ回路３とは、例えば、２９本のパ
ラレル信号線によって、接続されており、前記グラフィ
ックス・コントローラ回路２からのＲ（レッド）・Ｇ
（グリーン）・Ｂ（ブルー）各８ビットの画像データ
（合計２４ビット）と水平同期信号や垂直同期信号など
の制御信号（４ビット）と基準時間となるクロック信号
とからなる出力信号は、ドライバ回路３に入力される。
また、前記電源回路４は、前記グラフィックス・コント
ローラ回路２と前記ドライバ回路３とに、例えば＋５Ｖ
の電圧を供給するための接続線４ａと接地（ＧＮＤ）線
となる接続線４ｂとで接続されている。また、前記電源
回路４は、接地電位をとるために接地線４ｃによって、
例えばシャーシ（図示せず）に接地されている。

【０００５】また、液晶パネル部５は、少なくとも液晶
インターフェース用レシーバ回路６（以下レシーバ回路
と称する）と液晶パネル駆動回路７と液晶パネル８とを
有する。また、前記レシーバ回路６は、少なくともデー
タ抽出・直列ー並列変換回路６ａとＰＬＬ回路６ｂとを
備えており、該ＰＬＬ回路６ｂからのクロック信号によ
って、前記データ抽出・直列ー並列変換回路６ａにて、
多重化された画像データなどからのデータ抽出と直列ー
並列変換とが制御されるように構成されている。ま
た、前記レシーバ回路６は、前記液晶パネル駆動回路７
と例えば２９本のパラレル信号線によって接続されてお
り、該液晶パネル駆動回路７は、前記液晶パネル８と複
数本の信号線によって接続されており、さらに、前記電
源回路４は、例えば＋５Ｖの電圧を供給するための接続
線４ａと接地（ＧＮＤ）線となる接続線４ｂとで、前記
レシーバ回路６と前記液晶パネル駆動回路７と前記液晶
パネル８とに接続されている。

【０００６】また、前記ドライバ回路３の並列ー直列変
換回路３ａと、前記レシーバ回路６のデータ抽出・直列
ー並列変換回路６ａとは、２４ビットの画像データと４
ビットの制御信号とをＬＶＤＳによって多重化して伝送
していることから、４組のより対線からなる８本の接続
線９ａにて接続されており、さらに前記ドライバ回路３
のＰＬＬ回路３ｂと、前記レシーバ回路６のＰＬＬ回路
６ｂとは、前記ＰＬＬ回路３ｂからのクロック信号を伝
送するために、１組のより対線からなる２本の接続線９
ｂにて接続されている。

【０００７】

【発明が解決しようとする課題】しかしながら、前記Ｌ
ＶＤＳを用いたディジタル・インターフェースは、５組
（４組＋１組）のより対線からなる１０本の接続線９
ａ、９ｂによって、パソコン本体１と液晶パネル部５と
が接続されているが、パソコン本体１のドライバ回路３
によって多重化された画像データなどは、例えば信号レ
ベルが約０．３Ｖと小振幅レベルで、液晶パネル部５の
レシーバ回路６に伝送されて、このレシーバ回路６で、
元の画像データと制御信号とクロック信号とに変換・復
元する。

【０００８】このとき、パソコン本体１に備えてあるデ
ィジタル・インターフェースを構成する送信側のドライ
バ回路３の接地端の３ｃの接地電位と、液晶パネル部５
に備えてある受信側のレシーバ回路６の接地端６ｃの接
地電位との間に電位差が生じることがある。これは、ド
ライバ回路３の接地端３ｃの接地電位とレシーバ回路６
の接地端６ｃの接地電位とは、前記電源回路４の接続線
４ｂと接地線４ｃとを介しての接地によって、一応定め
られているが、この電源回路４の接続線４ｂは、前記ド
ライバ回路３とレシーバ回路６との接続線４ｂであると
ともに、前記パソコン本体１を構成するグラフィックス
・コントローラ回路２や前記液晶パネル部５とを構成す
る液晶パネル駆動回路７等の接続線４ｂでもある。この
ことから前記接続線４ｂはプリント基板（図示せず）に
比較的長いラインとして形成されており、それぞれの各
回路からの信号の電流が流れている。

【０００９】これらの電流は、前述の各回路構成がディ
ジタル回路による構成であることから、パルス電流であ
り、このパルス電流は、前記接続線４ｂの抵抗分やリア
クタンス分によって、電圧降下を生じる。しかも、この
電圧降下は、例えばドライバ回路３やレシーバ回路６を
流れるパルス電流の変化によって各回路毎に電圧降下の
幅が異なり、よって各回路の接地端における接地電位が
変動する。この各回路の接地端の接地電位の変動によっ
て、前述の如くドライバ回路３の接地端３ｃの接地電位
と、レシーバ回路６の接地端６ｃの接地電位との間に電
位差（例えば約１〜２Ｖ）が生じることがある。

【００１０】このドライバ回路３の接地端３ｃの接地電
位と、レシーバ回路６の接地端６ｃの接地電位とは、そ
れぞれドライバ回路３とレシーバ回路６とが動作すると
きのそれぞれの基準電位となっているのだが、前述の如
くこのドライバ回路３の基準電位と、レシーバ回路６の
基準電位とに電位差が生じることがある。従って、ドラ
イバ回路３の接地端３ｃの接地電位とレシーバ回路６の
接地端６ｃの接地電位に電位差が生じると、前記１０本
の接続線９ａ、９ｂによって、伝送されたドライバ回路
３からの信号は、例えば約０．３Ｖの小振幅レベルであ
って、この約０．３Ｖの信号に前記電位差分（例えば約
１〜２Ｖ）の電圧が加算されて前記レシーバ回路６にお
いて信号処理が行われる。この電位差分の加算は、小振
幅レベルの信号に対して大きな割合を占めることから、
前記信号は、ドライバ回路３の接地端３ｃとレシーバ回
路６の接地端６ｃとの接地電位の電位差の影響を大きく
受ける。これは、例えばドライバ回路３とレシーバ回路
６との間の電位差が、１Ｖであるとすれば、０．３Ｖ
（０Ｖと０．３Ｖ）の信号は、レシーバ回路６では、前
記１Ｖが加算されて１．３Ｖ（１Ｖと１．３Ｖ）の信号
として信号処理がなされる。このように、前記ドライバ
回路３からの信号は、前記レシーバ回路６にて変換・復
元されるのだが、ときとして正確に元に復元されず、誤
った信号に復元されて表示画面である液晶パネル８にノ
イズを生じるという問題がある。

【００１１】本発明は、この問題点に解決を与えるもの
で、その目的は、液晶パネル８の表示画面にノイズを生
じることのない外部画像機器と液晶パネル部との接続回
路を提供することにある。

【００１２】

【課題を解決するための手段】本発明の外部画像機器と
液晶パネル部との接続回路では、グラフィックス・コン
トローラ回路と、該グラフィックス・コントローラ回路
からの画像データと制御信号とクロック信号とを多重化
して複数本の接続線に出力する液晶インターフェース用
ドライバ回路とを有する外部画像機器と、前記液晶イン
ターフェース用ドライバ回路からの多重化された前記画
像データと制御信号とクロック信号とが入力される液晶
インターフェース用レシーバ回路と、該液晶インターフ
ェース用レシーバ回路からの画像データと制御信号とク
ロック信号とが入力される液晶パネル駆動回路とを有す
る液晶パネル部とを備え、前記液晶インターフェース用
ドライバ回路のみと前記液晶インターフェース用レシー
バ回路のみとを直接接続する接地線を備えていることで
ある。

【００１３】また、本発明の外部画像機器と液晶パネル
部との接続回路では、液晶インターフェース用ドライバ
回路と前記液晶インターフェース用レシーバ回路とを接
続する接続線と接地線とがひとつのコネクタに配置され
ていることである。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１は、本発明の外部画像
機器としてのパソコン本体と液晶パネル部との接続回路
を示すブロック図である。なお、図１において、図２の
従来例に示された構成と同じ構成については、同一部番
を付与している。

【００１５】図１に示すように、外部画像機器としての
パソコン本体１は、少なくともグラフィックス・コント
ローラ回路２とドライバ回路３と電源回路４とを備えて
いる。また、前記ドライバ回路３は、少なくとも前記グ
ラフィックス・コントローラ回路２から出力された信号
を並列ー直列変換する並列ー直列変換回路３ａとＰＬＬ
回路３ｂとを備えており、該ＰＬＬ回路３ｂからのクロ
ック信号によって、前記並列ー直列変換回路３ａによる
画像データなどの多重化のための変換が制御されるよう
に構成されている。

【００１６】また、液晶パネル部５は、少なくともレシ
ーバ回路６と液晶パネル駆動回路７と液晶パネル８とを
備え、前記レシーバ回路６は、少なくとも前記ドライバ
回路３からの出力信号（２８ビット）が入力された入力
信号からデータ抽出をするとともに、直列ー並列変換を
するためのデータ抽出・直列ー並列変換回路６ａとＰＬ
Ｌ回路６ｂとを備えており、該ＰＬＬ回路６ｂからのク
ロック信号によって、前記データ抽出・直列ー並列変換
回路６ａにて、多重化された画像データなどからのデー
タ抽出と直列ー並列変換とが制御されるように構成され
ている。

【００１７】また、前記グラフィックス・コントローラ
回路２は、ドライバ回路３と複数本（例えば２９本）の
パラレル信号線によって接続されており、該ドライバ回
路３は、レシーバ回路６と、例えば５組のより対線から
なる１０本の接続線９ａ、９ｂと、１本の接地線９ｃと
によって接続され、該レシーバ回路６は、液晶パネル駆
動回路７と複数本（例えば２９本）のパラレル信号線に
よって接続され、該液晶パネル駆動回路７は、液晶パネ
ル８と複数本の信号線で接続されている。前記接地線９
ｃは、前記ドライブ回路３の接地端３ｃのみと前記レシ
ーバ回路６の接地端６ｃのみとの間を直接接続し、多重
化された画像データなどを伝送する前記接続線９ａ、９
ｂに対する基準となる接地電位を定めるための専用のＧ
ＮＤ線を構成し、前記接地端３ｃ、６ｃは、プリント基
板（図示せず）のアースパターン（図示せず）に接続さ
れている。

【００１８】また、前記電源回路４は、前記グラフィッ
クス・コントローラ回路２とドライバ回路３とレシーバ
回路６と液晶パネル駆動回路７と液晶パネル８とに、例
えば＋５Ｖの電圧を供給するための接続線４ａと、接地
（ＧＮＤ）線となる接続線４ｂとで、それぞれ接続され
た構成であり、また、前記電源回路４は、接地線４ｃに
よって例えばシャーシ（図示せず）などに接地されてい
る。また、前記接続線４ｂは、例えばプリント基板（図
示せず）のアースパターン（図示せず）を構成してい
る。

【００１９】また、前記ドライバ回路３の並列ー直列変
換回路３ａと前記レシーバ回路６のデータ抽出・直列ー
並列変換回路６ａとは、２４ビットの画像データと４ビ
ットの制御信号とが前記並列ー直列変換回路３ａにて多
重化されていることから、４組のより対線からなる８本
の接続線９ａによって接続されており、前記ドライバ回
路３のＰＬＬ回路３ｂと前記レシーバ回路６のＰＬＬ回
路６ｂとは、クロック信号を伝送するための１組のより
対線からなる２本の接続線９ｂによって接続されてい
る。また、前記ドライバ回路３の接地端３ｃと前記レシ
ーバ回路６の接地端６ｃとは、直接接地（ＧＮＤ）線９
ｃによって接続されているとともに、この接地線９ｃ
は、接地電位を保つために、例えば前記ドライブ回路３
や前記レシーバ回路６の近傍に形成されたアースパター
ン（図示せず）に接続されている。また、前記接続線４
ｂと、前記接地線９ｃとは電気的には接続されている。

【００２０】次に、動作について説明をする。まず、前
記パソコン本体１からは、図示していないがアナログの
Ｒ（レッド）・Ｇ（グリーン）・Ｂ（ブルー）の色信号
や、アナログの水平同期信号（ＨＳＹＮＣ）や垂直同期
信号（ＶＳＹＮＣ）などが出力信号として出力されてお
り、これらのアナログの出力信号は、前記グラフィック
ス・コントローラ回路２に入力される。そして、前記グ
ラフィックス・コントローラ回路２にて、前記各アナロ
グ信号は、各８ビットのＲ・Ｂ・Ｇ信号からなる合計２
４ビットの画像データ２ａと、水平同期信号（ＨＳＹＮ
Ｃ）や垂直同期信号（ＶＳＹＮＣ）などの合計４ビット
の制御信号２ｂと、基準信号となるクロック信号２ｃと
のディジタル信号に変換されて出力される。

【００２１】そして、前記グラフィックス・コントロー
ラ回路２から出力されたそれぞれのディジタル信号は、
前記ドライバ回路３に入力され、該ドライバ回路３の並
列ー直列変換回路３ａにて、前記画像データ２ａと制御
信号２ｂとの２８ビット（２４ビット＋４ビット）の信
号を並列ー直列変換して、多重化し、接続線９ａに出力
する。また、前記ＰＬＬ回路３ｂからは、接続線９ｂに
クロック信号が出力される。

【００２２】また、前記５組（４組＋１組）のより対線
からなる１０本の接続線９ａ、９ｂによる信号の伝送
は、前記より対線に前記信号に対応した例えば約３ｍＡ
位の電流を流し、このより対線に例えば約１００Ωの抵
抗（図示せず）を並列接続しておき、この抵抗による前
記電流の電圧降下（約０．３Ｖ）を検出することによっ
て信号を伝送するものである。

【００２３】また、前記レシーバ回路６のデータ抽出・
直列ー並列変換回路６ａでは、前記ドライバ回路３の並
列ー直列変換回路３ａによって多重化された前記グラフ
ィックス・コントローラ回路２から出力された前記画像
データ（２４ビット）と前記制御信号（４ビット）とを
変換・復元して元の画像データ（２４ビット）と制御信
号（４ビット）との信号に変換する。このときの前記ド
ライバ回路３からの転送レートは、例えば１４０Ｍbyte
/sである。そして、前記レシーバ回路６のデータ抽出・
直列ー並列変換回路６ａとＰＬＬ回路６ｂとからの画像
データ（２４ビット）と制御信号（４ビット）とクロッ
ク信号とは、前記液晶パネル駆動回路７に信号線にて入
力される。この入力されたディジタル信号によって該液
晶パネル駆動回路７から液晶パネル８を駆動するための
信号が出力され、この出力信号は、表示画面である前記
液晶パネル８に入力されて、液晶パネル８に画像を表示
する。

【００２４】また、この接地線９ｃの直接接続は、図示
していないが、例えば前記ドライバ回路３に設けられた
出力信号処理回路を駆動するための電源線を構成するＧ
ＮＤ線の接地端と、前記レシーバ回路６に設けられた入
力信号処理回路を駆動するための電源線を構成するＧＮ
Ｄ線の接地端との間を接続するように設けられている。
この前記ドライバ回路３の接地端３ｃと前記レシーバ
回路６の接地端６ｃとを直接接続する接地線９ｃによっ
て、ドライバ回路３からレシーバ回路６に接続線９ａ、
９ｂによって伝送される多重化された信号に対する基準
電位（ＧＮＤ電位）となる専用の接地（ＧＮＤ）線が構
成される。そして、この接地線９ｃは、直接接続されて
いることから、接地線９ｃの抵抗などによる電圧降下は
少なく、このことから変動すること少ないほぼ共通の接
地電位を保つことが出来る。また、この接地線９ｃは、
前記１０本の接続線９ａ、９ｂとともに、例えば１１ピ
ンのコネクタ（図示せず）を介して、相互接続されるよ
うにしている。

【００２５】なお、本発明の実施の形態として液晶パネ
ル部を外部画像機器としてのパソコン本体と接続したブ
ロック図で説明したが、液晶パネル部との接続は、パソ
コン本体に限定されることなく、例えば、ビデオカメラ
やレーザ・ディスク再生装置やビデオテープレコーダ装
置（ＶＴＲ）など液晶パネル部に画像信号などを出力す
ることの出来る外部画像機器であればよいことは勿論で
ある。なお、前記接続線９ａ、９ｂと接地線９ｃとは、
一つのコネクタによって構成するのではなく、別体であ
っても良く、例えば１０ピンと２ピンとからなる２種類
のコネクタを用いても良いことは勿論である。なお、前
記電源回路４は、パソコン本体１に設けた実施例につい
て説明したが、これに限定されることなく、電源回路４
を液晶パネル部５に設けても良いことは勿論であり、ま
た、電源回路４は、外部画像機器１と液晶パネル部５と
の両方にそれぞれに設けても良いことは勿論である。な
お、本発明の実施の形態として画像データを２４ビット
（８ビット×３：ＲＧＢ）からなるデータとしたが、こ
れに限定されることなく、例えば２１ビット（７ビット
×３：ＲＧＢ）や２７ビット（９ビット×３：ＲＧＢ）
であっても良い。

【００２６】

【発明の効果】以上のように、本発明の外部画像機器と
液晶パネル部との接続回路では、液晶インターフェース
用ドライバ回路のみと液晶インターフェース用レシーバ
回路のみとを直接接続する接地線を備えていることか
ら、前記液晶インターフェース用ドライバ回路の接地端
と液晶インターフェース用レシーバ回路の接地端との接
地電位が、直接接続された同一の接地線から得ることが
できるので、変動することの少ない共通した接地電位を
得ることができる。このことから、前記液晶インターフ
ェース用レシーバ回路で受け取る受信信号が、前記ドラ
イバ回路に対して安定するので、前記レシーバ回路は誤
動作することがなく、よって、誤動作によるノイズは生
じることなく安定した表示画面を得ることができるとい
う効果を奏する。

【００２７】また、本発明の外部画像機器と液晶パネル
部との接続回路では、前記接続線と前記接地線とがひと
つのコネクタに配置されていることから、部品点数の増
加のない安価な接続回路を提供することが出来る。

【図面の簡単な説明】

【図１】本発明の実施の形態のパーソナルコンピュータ
本体と液晶パネル部との接続回路を示すブロック図であ
る。

【図２】従来のパーソナルコンピュータ本体と液晶パネ
ル部との接続回路を示すブロック図である。

【符号の説明】

１パーソナルコンピュータ本体（外部画像機器）２グラフィックス・コントローラ回路３液晶インターフェース用ドライバ回路３ａ並列ー直列変換回路３ｂＰＬＬ回路４電源回路４ａ、４ｂ接続線４ｃ接地線５液晶パネル部６液晶インターフェース用レシーバ回路６ａデータ抽出・直列ー並列変換回路６ｂＰＬＬ回路７液晶パネル駆動回路９ａ、９ｂ接続線９ｃ接地線

Claims

【特許請求の範囲】

【請求項１】グラフィックス・コントローラ回路と、
該グラフィックス・コントローラ回路からの画像データ
と制御信号とクロック信号とを多重化して複数本の接続
線に出力する液晶インターフェース用ドライバ回路とを
有する外部画像機器と、前記液晶インターフェース用ド
ライバ回路からの多重化された前記画像データと制御信
号とクロック信号とが入力される液晶インターフェース
用レシーバ回路と、該液晶インターフェース用レシーバ
回路からの画像データと制御信号とクロック信号とが入
力される液晶パネル駆動回路とを有する液晶パネル部と
を備え、前記液晶インターフェース用ドライバ回路のみ
と前記液晶インターフェース用レシーバ回路のみとを直
接接続する接地線を備えていることを特徴とする外部画
像機器と液晶パネル部との接続回路。
【請求項２】前記液晶インターフェース用ドライバ回
路と前記液晶インターフェース用レシーバ回路とを接続
する接続線と前記接地線とがひとつのコネクタに配置さ
れていることを特徴とする請求項１記載の外部画像機器
と液晶パネル部との接続回路。