JPH1197695A - 液晶表示装置および薄膜トランジスタ - Google Patents
液晶表示装置および薄膜トランジスタInfo
- Publication number
- JPH1197695A JPH1197695A JP25642697A JP25642697A JPH1197695A JP H1197695 A JPH1197695 A JP H1197695A JP 25642697 A JP25642697 A JP 25642697A JP 25642697 A JP25642697 A JP 25642697A JP H1197695 A JPH1197695 A JP H1197695A
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- film transistor
- semiconductor layer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】オン電流が低いオフセットゲート構造薄膜トラ
ンジスタに対して、オン電流の高い薄膜トランジスタお
よびそれを用いた液晶表示装置を提供する。 【解決手段】半導体層のソース領域およびドレイン領域
とチャネル領域の間にそれぞれ真性半導体領域が形成さ
れたオフセット領域とを備えているオフセット構造Ｎチ
ャネル薄膜トランジスタにおいて、オフセット領域直上
にあるゲート絶縁膜の半導体層との界面に正の固定電荷
を備えている。
ンジスタに対して、オン電流の高い薄膜トランジスタお
よびそれを用いた液晶表示装置を提供する。 【解決手段】半導体層のソース領域およびドレイン領域
とチャネル領域の間にそれぞれ真性半導体領域が形成さ
れたオフセット領域とを備えているオフセット構造Ｎチ
ャネル薄膜トランジスタにおいて、オフセット領域直上
にあるゲート絶縁膜の半導体層との界面に正の固定電荷
を備えている。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高集積化可能な絶
縁ゲート型ＯＡ機器等の画像情報，文字情報の表示装置
として用いられるアクティブマトリクス方式の液晶表示
装置およびそれに用いられる薄膜トランジスタに関す
る。
縁ゲート型ＯＡ機器等の画像情報，文字情報の表示装置
として用いられるアクティブマトリクス方式の液晶表示
装置およびそれに用いられる薄膜トランジスタに関す
る。
【０００２】
【従来の技術】薄膜トランジスタ（以下、ＴＦＴと略す
る）を用いたアクティブマトリクス型の液晶表示装置に
おいて、低コスト化と高精細化，高画質化が重要な課題
である。これらの課題を解決するためには、キーデバイ
スであるＴＦＴの性能向上が欠かせない。高性能なＴＦ
Ｔが安価なガラス基板上に形成することができれば、液
晶表示装置の周辺回路においてもＴＦＴで構成すること
ができ、コストの低減ができる。現在、周辺回路内蔵型
液晶表示装置用のＴＦＴとして最も期待されているの
は、低温で形成されたポリシリコンである。
る）を用いたアクティブマトリクス型の液晶表示装置に
おいて、低コスト化と高精細化，高画質化が重要な課題
である。これらの課題を解決するためには、キーデバイ
スであるＴＦＴの性能向上が欠かせない。高性能なＴＦ
Ｔが安価なガラス基板上に形成することができれば、液
晶表示装置の周辺回路においてもＴＦＴで構成すること
ができ、コストの低減ができる。現在、周辺回路内蔵型
液晶表示装置用のＴＦＴとして最も期待されているの
は、低温で形成されたポリシリコンである。
【０００３】図１７に従来のＴＦＴの断面図を示す。ガ
ラス基板１０の上に、ポリシリコンで形成された半導体
薄膜１１と、該半導体薄膜１１上に形成されたゲート絶
縁膜２０と、ゲート絶縁膜２０上に形成されたゲート電
極３０と、ゲート電極３０直下に位置する半導体薄膜の
部分形成された真性半導体領域であるチャネル領域１４
と、チャネル領域１４の両側に位置する半導体薄膜の部
分に高濃度に不純物が注入されたソース領域１２および
ドレイン領域１３と、該ソース領域１２とドレイン領域
１３とを接続するＳＤ電極５０と、該ＳＤ電極５０とゲ
ート電極３０とを絶縁する層間絶縁膜４０から、構成さ
れている。
ラス基板１０の上に、ポリシリコンで形成された半導体
薄膜１１と、該半導体薄膜１１上に形成されたゲート絶
縁膜２０と、ゲート絶縁膜２０上に形成されたゲート電
極３０と、ゲート電極３０直下に位置する半導体薄膜の
部分形成された真性半導体領域であるチャネル領域１４
と、チャネル領域１４の両側に位置する半導体薄膜の部
分に高濃度に不純物が注入されたソース領域１２および
ドレイン領域１３と、該ソース領域１２とドレイン領域
１３とを接続するＳＤ電極５０と、該ＳＤ電極５０とゲ
ート電極３０とを絶縁する層間絶縁膜４０から、構成さ
れている。
【０００４】図１８に従来ＴＦＴの電流−電圧特性を示
す。ゲート電極に電圧を印加していくと、チャネル領域
に電子が誘起されてきて、ソースとドレイン間を導通
し、ドレイン電流が流れる。
す。ゲート電極に電圧を印加していくと、チャネル領域
に電子が誘起されてきて、ソースとドレイン間を導通
し、ドレイン電流が流れる。
【０００５】しかしながら、ゲートに負の電圧を印加し
た場合、ソースとチャネル間に高電界が印加されるた
め、オフのリーク電流が大きい。そのため、このＴＦＴ
を液晶表示装置の画素に用いた場合、液晶に印加する電
圧を一定に保持することができなくなり、液晶表示装置
の画質が低下するという問題がある。さらに、液晶表示
装置の高精細化をするためには、ＴＦＴを微細化しなけ
ればならない。ＴＦＴの微細化により、ソースとドレイ
ン間の距離が狭まり、ソースとドレイン間に印加される
電界が高くなり、チャネルを走るキャリアはその高電界
からエネルギーを得て、ホットキャリアが発生するとい
う問題がある。このホットキャリア発生問題により、Ｔ
ＦＴの動作が極めて不安定になる。
た場合、ソースとチャネル間に高電界が印加されるた
め、オフのリーク電流が大きい。そのため、このＴＦＴ
を液晶表示装置の画素に用いた場合、液晶に印加する電
圧を一定に保持することができなくなり、液晶表示装置
の画質が低下するという問題がある。さらに、液晶表示
装置の高精細化をするためには、ＴＦＴを微細化しなけ
ればならない。ＴＦＴの微細化により、ソースとドレイ
ン間の距離が狭まり、ソースとドレイン間に印加される
電界が高くなり、チャネルを走るキャリアはその高電界
からエネルギーを得て、ホットキャリアが発生するとい
う問題がある。このホットキャリア発生問題により、Ｔ
ＦＴの動作が極めて不安定になる。
【０００６】そのような問題解決の手段として、例えば
平成７年に丸善から出版された小柳光正著「サブミクロ
ンデバイス２」の１８７頁に、オフセットゲート構造、
LDD（Lightly Doped Drain）が紹介されている。
平成７年に丸善から出版された小柳光正著「サブミクロ
ンデバイス２」の１８７頁に、オフセットゲート構造、
LDD（Lightly Doped Drain）が紹介されている。
【０００７】図１９にオフセットゲート構造のＴＦＴを
示す。オフセットゲート構造は、従来のＴＦＴにおい
て、ゲート絶縁膜２０の大きさをゲート電極３０よりひ
と回り大きくすることで、半導体薄膜１１においてチャ
ネル領域１４とソース１２およびドレイン１３との間に
不純物濃度がゼロのオフセット領域１５を設けている。
オフセット領域１５は抵抗が高いため、電界は抵抗分圧
されて、緩和し、オフのリーク電流が低下し、同時にＴ
ＦＴの動作が安定になる。しかしながら、オフセット領
域１５の抵抗が非常に大きいために、オン電流が小さく
なるという問題がある。オン電流が小さくなると液晶表
示装置の周辺回路の高速化ができなくなり、高精細化が
できなくなる。
示す。オフセットゲート構造は、従来のＴＦＴにおい
て、ゲート絶縁膜２０の大きさをゲート電極３０よりひ
と回り大きくすることで、半導体薄膜１１においてチャ
ネル領域１４とソース１２およびドレイン１３との間に
不純物濃度がゼロのオフセット領域１５を設けている。
オフセット領域１５は抵抗が高いため、電界は抵抗分圧
されて、緩和し、オフのリーク電流が低下し、同時にＴ
ＦＴの動作が安定になる。しかしながら、オフセット領
域１５の抵抗が非常に大きいために、オン電流が小さく
なるという問題がある。オン電流が小さくなると液晶表
示装置の周辺回路の高速化ができなくなり、高精細化が
できなくなる。
【０００８】その問題を解決する手段として、ＬＤＤ構
造がある。図２０にＬＤＤ構造のＴＦＴを示す。ＬＤＤ
構造は、オフセットゲート構造において不純物濃度がゼ
ロのオフセット領域に不純物濃度が低い低濃度領域１６
を設けている。この低濃度領域１６は、抵抗がオフセッ
ト領域よりも低いため、オン電流の低下を抑えることが
できる。さらに、この低濃度領域１６は、高濃度領域で
あるソース領域１２やドレイン領域１３よりも抵抗がや
や高いため、やはり、抵抗分圧されて、高電界が緩和
し、オフのリーク電流を抑え、ホットキャリアの発生も
防ぐことができる。
造がある。図２０にＬＤＤ構造のＴＦＴを示す。ＬＤＤ
構造は、オフセットゲート構造において不純物濃度がゼ
ロのオフセット領域に不純物濃度が低い低濃度領域１６
を設けている。この低濃度領域１６は、抵抗がオフセッ
ト領域よりも低いため、オン電流の低下を抑えることが
できる。さらに、この低濃度領域１６は、高濃度領域で
あるソース領域１２やドレイン領域１３よりも抵抗がや
や高いため、やはり、抵抗分圧されて、高電界が緩和
し、オフのリーク電流を抑え、ホットキャリアの発生も
防ぐことができる。
【０００９】
【発明が解決しようとする課題】本発明は、ＬＤＤ構造
とは別の手段により、オフのリーク電流を抑え、ホット
キャリアの発生を防ぎ、オン電流の低下を抑えることの
できるＴＦＴを提供するものである。
とは別の手段により、オフのリーク電流を抑え、ホット
キャリアの発生を防ぎ、オン電流の低下を抑えることの
できるＴＦＴを提供するものである。
【００１０】さらに、本発明は、オフのリーク電流を抑
え、ホットキャリアの発生を防ぎ、オン電流の低下を抑
えることのできるＴＦＴを用いた液晶表示装置を提供す
るものである。
え、ホットキャリアの発生を防ぎ、オン電流の低下を抑
えることのできるＴＦＴを用いた液晶表示装置を提供す
るものである。
【００１１】さらに、本発明は、ＮチャネルとＰチャネ
ルのＴＦＴ両方同時に、オフのリーク電流を抑え、ホッ
トキャリアの発生を防ぎ、オン電流の低下を抑えること
のできる構成の液晶表示装置を提供するものである。
ルのＴＦＴ両方同時に、オフのリーク電流を抑え、ホッ
トキャリアの発生を防ぎ、オン電流の低下を抑えること
のできる構成の液晶表示装置を提供するものである。
【００１２】
【課題を解決するための手段】本発明の液晶表示装置
は、オフセット領域直上にあるゲート絶縁膜の半導体層
との界面に正の固定電荷を備えているＮチャネル型オフ
セットゲート構造ＴＦＴから構成されている。正の固定
電荷を界面に備えていることにより、オフセット領域に
は電子が誘起され、オフセット領域の抵抗が低下する。
は、オフセット領域直上にあるゲート絶縁膜の半導体層
との界面に正の固定電荷を備えているＮチャネル型オフ
セットゲート構造ＴＦＴから構成されている。正の固定
電荷を界面に備えていることにより、オフセット領域に
は電子が誘起され、オフセット領域の抵抗が低下する。
【００１３】さらに、本発明の液晶表示装置は、オフセ
ット領域直上にあるゲート絶縁膜の半導体層との界面に
負の固定電荷を備えているＰチャネル型オフセットゲー
ト構造ＴＦＴから構成されている。負の固定電荷を界面
に備えていることにより、オフセット領域にはホールが
誘起され、オフセット領域の抵抗が低下する。
ット領域直上にあるゲート絶縁膜の半導体層との界面に
負の固定電荷を備えているＰチャネル型オフセットゲー
ト構造ＴＦＴから構成されている。負の固定電荷を界面
に備えていることにより、オフセット領域にはホールが
誘起され、オフセット領域の抵抗が低下する。
【００１４】さらに、本発明のＮチャネル型ＴＦＴは、
オフセットゲート構造において、オフセット領域直上に
あるゲート絶縁膜の半導体層との界面に正の固定電荷を
備えている。
オフセットゲート構造において、オフセット領域直上に
あるゲート絶縁膜の半導体層との界面に正の固定電荷を
備えている。
【００１５】さらに、本発明のＰチャネル型ＴＦＴは、
オフセットゲート構造において、オフセット領域直上に
あるゲート絶縁膜の半導体層との界面に負の固定電荷を
備えている。
オフセットゲート構造において、オフセット領域直上に
あるゲート絶縁膜の半導体層との界面に負の固定電荷を
備えている。
【００１６】さらに、本発明の液晶表示装置は、ＴＦＴ
上に層間絶縁膜を形成し、オフセット領域の上にゲート
絶縁膜および層間絶縁膜を介して形成された電界平板電
極を設け、該電界平板電極に正もしくは負の電圧を印加
してオフセット領域に少なくとも１ＭＶ／cm以上の電界
を印加して駆動方法するオフセットゲート構造ＴＦＴか
ら構成されている。この電界を印加することにより、オ
フセット領域に電荷が誘起され、オフセット領域の抵抗
が低下する。
上に層間絶縁膜を形成し、オフセット領域の上にゲート
絶縁膜および層間絶縁膜を介して形成された電界平板電
極を設け、該電界平板電極に正もしくは負の電圧を印加
してオフセット領域に少なくとも１ＭＶ／cm以上の電界
を印加して駆動方法するオフセットゲート構造ＴＦＴか
ら構成されている。この電界を印加することにより、オ
フセット領域に電荷が誘起され、オフセット領域の抵抗
が低下する。
【００１７】さらに、本発明のＮチャネル型ＴＦＴの作
製方法は、オフセットゲート構造ＴＦＴに、ＳｉＨ4 や
ＮＨ3 を含む混合ガスによるプラズマ反応化学気相成長
方法で形成した窒化シリコン薄膜を形成する工程を有し
ている。窒化シリコンを形成するプラズマ中に含まれる
（Ｈ）や（ＮＨ）が成膜中にオフセット領域のシリコン
とゲート絶縁膜界面に拡散し、ここで正に帯電した欠陥
を発生させる。この正の固定電荷により、オフセット領
域の抵抗が低下する。（Ｈ)(ＮＨ）による正電荷発生メ
カニズムに関して、詳細は不明な点が多いが、（Ｈ)(Ｎ
−Ｈ）とシリコン／ゲート絶縁膜界面付近の歪んだＳｉ
−Ｏ−Ｓｉ結合や弱いＳｉ−Ｓｉ結合と（Ｈ)(ＮＨ）と
の反応によるものと推定される。
製方法は、オフセットゲート構造ＴＦＴに、ＳｉＨ4 や
ＮＨ3 を含む混合ガスによるプラズマ反応化学気相成長
方法で形成した窒化シリコン薄膜を形成する工程を有し
ている。窒化シリコンを形成するプラズマ中に含まれる
（Ｈ）や（ＮＨ）が成膜中にオフセット領域のシリコン
とゲート絶縁膜界面に拡散し、ここで正に帯電した欠陥
を発生させる。この正の固定電荷により、オフセット領
域の抵抗が低下する。（Ｈ)(ＮＨ）による正電荷発生メ
カニズムに関して、詳細は不明な点が多いが、（Ｈ)(Ｎ
−Ｈ）とシリコン／ゲート絶縁膜界面付近の歪んだＳｉ
−Ｏ−Ｓｉ結合や弱いＳｉ−Ｓｉ結合と（Ｈ)(ＮＨ）と
の反応によるものと推定される。
【００１８】さらに、本発明のＰチャネル型ＴＦＴの作
製方法は、オフセットゲート構造ＴＦＴに、紫外線を照
射する工程を有している。紫外線を照射することによ
り、オフセット領域のシリコン／ゲート絶縁膜界面付近
に負に帯電した欠陥を発生させる。この負の固定電荷に
より、オフセット領域のシリコン表面にホールが誘起さ
れ、オフセット領域の抵抗が低下する。紫外線照射によ
る負電荷の発生は、中性あるいは正に荷電した欠陥か
ら、ホールが光励起により放出されることにより、発生
するものと考えられる。
製方法は、オフセットゲート構造ＴＦＴに、紫外線を照
射する工程を有している。紫外線を照射することによ
り、オフセット領域のシリコン／ゲート絶縁膜界面付近
に負に帯電した欠陥を発生させる。この負の固定電荷に
より、オフセット領域のシリコン表面にホールが誘起さ
れ、オフセット領域の抵抗が低下する。紫外線照射によ
る負電荷の発生は、中性あるいは正に荷電した欠陥か
ら、ホールが光励起により放出されることにより、発生
するものと考えられる。
【００１９】さらに、本発明の液晶表示装置は、アクテ
ィブマトリクス回路および周辺回路に用いられるＮチャ
ネル型ＴＦＴに対しプラズマ反応化学気相成長方法で形
成した窒化シリコン薄膜を形成する工程を有し、周辺回
路に用いられるＰチャネル型ＴＦＴに対しオフセット領
域の上にゲート絶縁膜および層間絶縁膜を介して形成さ
れた電界平板電極を設け、該電界平板電極に負の電圧を
印加して駆動している。
ィブマトリクス回路および周辺回路に用いられるＮチャ
ネル型ＴＦＴに対しプラズマ反応化学気相成長方法で形
成した窒化シリコン薄膜を形成する工程を有し、周辺回
路に用いられるＰチャネル型ＴＦＴに対しオフセット領
域の上にゲート絶縁膜および層間絶縁膜を介して形成さ
れた電界平板電極を設け、該電界平板電極に負の電圧を
印加して駆動している。
【００２０】さらに、本発明の液晶表示装置は、アクテ
ィブマトリクス回路および周辺回路に用いられるＰチャ
ネル型ＴＦＴに対し紫外線を照射する工程を有し、周辺
回路に用いられるＮチャネル型ＴＦＴに対しオフセット
領域の上にゲート絶縁膜および層間絶縁膜を介して形成
された電界平板電極を設け、該電界平板電極に正の電圧
を印加して駆動している。
ィブマトリクス回路および周辺回路に用いられるＰチャ
ネル型ＴＦＴに対し紫外線を照射する工程を有し、周辺
回路に用いられるＮチャネル型ＴＦＴに対しオフセット
領域の上にゲート絶縁膜および層間絶縁膜を介して形成
された電界平板電極を設け、該電界平板電極に正の電圧
を印加して駆動している。
【００２１】
【発明の実施の形態】以下、図面を用いて本発明の実施
例を説明する。
例を説明する。
【００２２】（実施例１ ＮチャネルＴＦＴ）本発明の
ＮチャネルＴＦＴの断面図を図１に示す。図１の平面図
を図２に示す。ただし、図１は、図２のＡ−Ａ′の断面
である。基板はガラス基板１０である。第１層目は、半
導体薄膜１１である。該半導体薄膜１１は、ｎ型半導体
領域であるソース領域１２およびドレイン領域１３と、
真性半導体領域であるチャネル部１４およびオフセット
領域１５から構成される。第２層目は、ゲート絶縁膜２
０である。該ゲート絶縁膜２０は、オフセット領域１５
との界面に正の固定電荷２１を備えている。第３層目は
ゲート電極３０である。第４層目は、第５層目のソース
−ドレイン電極とゲート電極とを絶縁する層間絶縁膜４
０である。第５層目は、半導体薄膜１１のソース領域１
２およびドレイン領域１３を配線するＳＤ電極５０であ
る。ただし、半導体薄膜１１とＳＤ電極とを接続するた
め、層間絶縁膜４０に穴をあけるスルーホール５１があ
る。第６層目は、第５層目までを保護し、かつ、正の固
定電荷２１を生じさせるプラズマ反応化学気相成長方法
で形成した窒化シリコン薄膜６０である。
ＮチャネルＴＦＴの断面図を図１に示す。図１の平面図
を図２に示す。ただし、図１は、図２のＡ−Ａ′の断面
である。基板はガラス基板１０である。第１層目は、半
導体薄膜１１である。該半導体薄膜１１は、ｎ型半導体
領域であるソース領域１２およびドレイン領域１３と、
真性半導体領域であるチャネル部１４およびオフセット
領域１５から構成される。第２層目は、ゲート絶縁膜２
０である。該ゲート絶縁膜２０は、オフセット領域１５
との界面に正の固定電荷２１を備えている。第３層目は
ゲート電極３０である。第４層目は、第５層目のソース
−ドレイン電極とゲート電極とを絶縁する層間絶縁膜４
０である。第５層目は、半導体薄膜１１のソース領域１
２およびドレイン領域１３を配線するＳＤ電極５０であ
る。ただし、半導体薄膜１１とＳＤ電極とを接続するた
め、層間絶縁膜４０に穴をあけるスルーホール５１があ
る。第６層目は、第５層目までを保護し、かつ、正の固
定電荷２１を生じさせるプラズマ反応化学気相成長方法
で形成した窒化シリコン薄膜６０である。
【００２３】図３に、本発明であるＮチャネルＴＦＴの
製造法を示す。ただし、図３は、図２Ａ−Ａ′における
断面図が形成される様子を示している。ガラス基板１０
上に厚さ６０ｎｍのアモルファスシリコン薄膜を堆積す
る。そして、この薄膜にレーザーを照射することによ
り、アモルファスシリコンは多結晶化して、いわゆる低
温ポリシリコンを形成する。さらに、フォトリソグラフ
ィーの技術により、低温ポリシリコンをエッチングし、
島状にして半導体薄膜１１を形成する(図３(ａ))。次に
ゲート絶縁膜２０として例えば酸化シリコンを気相成長
し、引き続きゲート電極３０として例えばアルミニウム
を堆積する。次に該アルミニウムをフォトリソグラフィ
ーの技術により、エッチングし、ゲート電極３０が形成
される（図３（ｂ））。次に酸化シリコンをフォトリソ
グラフィーの技術により、ゲート電極３０より１μｍ大
きくエッチングし、ゲート絶縁膜２０が形成される（図
３（ｃ））。
製造法を示す。ただし、図３は、図２Ａ−Ａ′における
断面図が形成される様子を示している。ガラス基板１０
上に厚さ６０ｎｍのアモルファスシリコン薄膜を堆積す
る。そして、この薄膜にレーザーを照射することによ
り、アモルファスシリコンは多結晶化して、いわゆる低
温ポリシリコンを形成する。さらに、フォトリソグラフ
ィーの技術により、低温ポリシリコンをエッチングし、
島状にして半導体薄膜１１を形成する(図３(ａ))。次に
ゲート絶縁膜２０として例えば酸化シリコンを気相成長
し、引き続きゲート電極３０として例えばアルミニウム
を堆積する。次に該アルミニウムをフォトリソグラフィ
ーの技術により、エッチングし、ゲート電極３０が形成
される（図３（ｂ））。次に酸化シリコンをフォトリソ
グラフィーの技術により、ゲート電極３０より１μｍ大
きくエッチングし、ゲート絶縁膜２０が形成される（図
３（ｃ））。
【００２４】次に半導体薄膜１１中に、周期律表で５族
の不純物例えばリンを、例えばイオンドーピング法によ
りｎ型半導体領域を形成し、ソース領域１２およびドレ
イン領域１３を形成する（図３（ｄ））。次に酸化シリ
コン薄膜を気相成長し、フォトリソグラフィーの技術に
より、エッチングして層間絶縁膜４０およびスルーホー
ル５１を形成する。次に、例えばアルミニウムを堆積
し、フォトリソグラフィーの技術により、エッチングし
てＳＤ電極を形成する（図３（ｅ））。次に窒化シリコ
ン薄膜６０をプラズマ反応化学気相成長方法で形成し、
ＴＦＴの保護および正の固定電荷２１を発生させる（図
３（ｆ））。このようにして、本発明のＮチャネルＴＦ
Ｔを作製することができる。
の不純物例えばリンを、例えばイオンドーピング法によ
りｎ型半導体領域を形成し、ソース領域１２およびドレ
イン領域１３を形成する（図３（ｄ））。次に酸化シリ
コン薄膜を気相成長し、フォトリソグラフィーの技術に
より、エッチングして層間絶縁膜４０およびスルーホー
ル５１を形成する。次に、例えばアルミニウムを堆積
し、フォトリソグラフィーの技術により、エッチングし
てＳＤ電極を形成する（図３（ｅ））。次に窒化シリコ
ン薄膜６０をプラズマ反応化学気相成長方法で形成し、
ＴＦＴの保護および正の固定電荷２１を発生させる（図
３（ｆ））。このようにして、本発明のＮチャネルＴＦ
Ｔを作製することができる。
【００２５】動作は、ゲート電極３０に正の電圧を印加
することにより、チャネル部１４に電子が過剰に存在す
る反転層を生じてチャネルを形成し、ソース領域１２と
ドレイン領域１３間を導通させて、スイッチングをする
ことができる。
することにより、チャネル部１４に電子が過剰に存在す
る反転層を生じてチャネルを形成し、ソース領域１２と
ドレイン領域１３間を導通させて、スイッチングをする
ことができる。
【００２６】図４は、従来のオフセット構造と本発明の
ＴＦＴすなわち、作製工程で図３（ｅ）および（ｆ）の
ときの電流−電圧特性である。ゲート電圧が１０Ｖのと
き、すなわちＴＦＴスイッチがオンしているときのドレ
イン電流（オン電流）は、従来構造のＴＦＴではおよそ
４*１０6Ａであるが、本発明のＴＦＴではおよそ４*１
０5Ａである。本実施例のＴＦＴ構造では、ゲート絶縁
膜２０のオフセット領域１５との界面に正の固定電荷が
生じているため、オフセット領域に電子が誘起され、オ
フセット領域の抵抗が低下している。すなわち、本発明
のＴＦＴの構造にすることにより、およそ１０倍のオン
電流を得ることができる。
ＴＦＴすなわち、作製工程で図３（ｅ）および（ｆ）の
ときの電流−電圧特性である。ゲート電圧が１０Ｖのと
き、すなわちＴＦＴスイッチがオンしているときのドレ
イン電流（オン電流）は、従来構造のＴＦＴではおよそ
４*１０6Ａであるが、本発明のＴＦＴではおよそ４*１
０5Ａである。本実施例のＴＦＴ構造では、ゲート絶縁
膜２０のオフセット領域１５との界面に正の固定電荷が
生じているため、オフセット領域に電子が誘起され、オ
フセット領域の抵抗が低下している。すなわち、本発明
のＴＦＴの構造にすることにより、およそ１０倍のオン
電流を得ることができる。
【００２７】（実施例２ ＰチャネルＴＦＴ）本発明の
ＰチャネルＴＦＴの断面図を図５に示す。図５の平面図
を図６に示す。ただし、図５は、図６のＡ−Ａ′の断面
である。また、ＰチャネルＴＦＴは、ＮチャネルＴＦＴ
とほとんど同じ構造である。違いは、半導体薄膜１１に
おいて、ソース領域１２およびドレイン領域１３がｐ型
半導体領域であることと、ゲート絶縁膜２０において、
オフセット領域１５との界面に負の固定電荷２２を備え
ていることとのふたつである。
ＰチャネルＴＦＴの断面図を図５に示す。図５の平面図
を図６に示す。ただし、図５は、図６のＡ−Ａ′の断面
である。また、ＰチャネルＴＦＴは、ＮチャネルＴＦＴ
とほとんど同じ構造である。違いは、半導体薄膜１１に
おいて、ソース領域１２およびドレイン領域１３がｐ型
半導体領域であることと、ゲート絶縁膜２０において、
オフセット領域１５との界面に負の固定電荷２２を備え
ていることとのふたつである。
【００２８】図７に、本発明であるＰチャネルＴＦＴの
製造法を示す。ただし、図７は、図５Ａ−Ａ′における
断面図が形成される様子を示している。製造方法もま
た、ＮチャネルＴＦＴとほとんど同じである。違いは、
図７（ｄ）のプロセスにおいて、半導体薄膜１１中に、
周期律表で３族の不純物例えばボロンを、例えばイオン
ドーピング法により注入してｐ型半導体領域を形成し、
ソース領域１２およびドレイン領域１３を形成すること
と、図７（ｆ）において、ＴＦＴに紫外線を照射するこ
とにより、負の固定電荷２２を発生させることのふたつ
である。
製造法を示す。ただし、図７は、図５Ａ−Ａ′における
断面図が形成される様子を示している。製造方法もま
た、ＮチャネルＴＦＴとほとんど同じである。違いは、
図７（ｄ）のプロセスにおいて、半導体薄膜１１中に、
周期律表で３族の不純物例えばボロンを、例えばイオン
ドーピング法により注入してｐ型半導体領域を形成し、
ソース領域１２およびドレイン領域１３を形成すること
と、図７（ｆ）において、ＴＦＴに紫外線を照射するこ
とにより、負の固定電荷２２を発生させることのふたつ
である。
【００２９】動作は、ゲート電極３０に負の電圧を印加
することにより、チャネル部１４にホールが過剰に存在
する反転層を生じてチャネルを形成し、ソース領域１２
とドレイン領域１３間を導通させて、スイッチングをす
ることができる。図８は、従来のオフセット構造と本発
明のＴＦＴすなわち、作製工程で図７（ｅ）および
（ｆ）のときの電流−電圧特性である。オン電流は、従
来構造のＴＦＴではおよそ２*１０6Ａであるが、本発明
のＴＦＴではおよそ４*１０5Ａである。本実施例のＴＦ
Ｔ構造では、ゲート絶縁膜２０のオフセット領域１５と
の界面に負の固定電荷が生じているため、オフセット領
域にホールが誘起され、オフセット領域の抵抗が低下し
ている。すなわち、本発明のＴＦＴの構造にすることに
より、およそ２０倍のオン電流を得ることができる。
することにより、チャネル部１４にホールが過剰に存在
する反転層を生じてチャネルを形成し、ソース領域１２
とドレイン領域１３間を導通させて、スイッチングをす
ることができる。図８は、従来のオフセット構造と本発
明のＴＦＴすなわち、作製工程で図７（ｅ）および
（ｆ）のときの電流−電圧特性である。オン電流は、従
来構造のＴＦＴではおよそ２*１０6Ａであるが、本発明
のＴＦＴではおよそ４*１０5Ａである。本実施例のＴＦ
Ｔ構造では、ゲート絶縁膜２０のオフセット領域１５と
の界面に負の固定電荷が生じているため、オフセット領
域にホールが誘起され、オフセット領域の抵抗が低下し
ている。すなわち、本発明のＴＦＴの構造にすることに
より、およそ２０倍のオン電流を得ることができる。
【００３０】（実施例３ 電界効果型）本発明の駆動方
法であるＴＦＴの断面図および平面図を図９と図１０に
示す。ただし、図９は、図１０のＡ−Ａ′の断面であ
る。構造は、前記実施例１および実施例２とほとんど同
じであり、違いは、第５層目において、電界平板５２を
設けたことである。なお、ＮチャネルもＰチャネルも構
造的に共通であり、半導体層のソース領域およびドレイ
ン領域にｎ型半導体領域を設けるか、ｐ型半導体領域を
設けるかの違いだけである。
法であるＴＦＴの断面図および平面図を図９と図１０に
示す。ただし、図９は、図１０のＡ−Ａ′の断面であ
る。構造は、前記実施例１および実施例２とほとんど同
じであり、違いは、第５層目において、電界平板５２を
設けたことである。なお、ＮチャネルもＰチャネルも構
造的に共通であり、半導体層のソース領域およびドレイ
ン領域にｎ型半導体領域を設けるか、ｐ型半導体領域を
設けるかの違いだけである。
【００３１】図１１に、電界平板を設けたＴＦＴの製造
法を示す。ただし、図１１は、図１０Ａ−Ａ′における
断面図が形成される様子を示している。製造方法もま
た、前記実施例１および２のＴＦＴとほとんど同じであ
り、違いは、図１１（ｅ）に示すように、ＳＤ電極５０
をエッチングして形成すると同時に、電界平板５２を形
成することである。この電界平板５２は、オフセット領
域１５を完全に覆う大きさである。
法を示す。ただし、図１１は、図１０Ａ−Ａ′における
断面図が形成される様子を示している。製造方法もま
た、前記実施例１および２のＴＦＴとほとんど同じであ
り、違いは、図１１（ｅ）に示すように、ＳＤ電極５０
をエッチングして形成すると同時に、電界平板５２を形
成することである。この電界平板５２は、オフセット領
域１５を完全に覆う大きさである。
【００３２】この電界平板５２に電圧を印加してオフセ
ット領域５１に電界を印加すると、オフセット領域１５
に電荷が誘起されて、オフセット領域５１の抵抗が下が
る。図１２は、Ｎチャネル型ＴＦＴに電界平板５２を設
け、電界平板５２に電圧Ｖｆを印加したときの電流−電
圧特性である。オン電流はＶｆを増加するに従い増加
し、Ｖｆ＝４０Ｖのときおよそ４*１０5Ａになる。この
ときのゲート絶縁膜２０および層間絶縁膜３０を合わせ
た膜厚はおよそ４００ｎｍであるので、オフセット領域
１５に印加される電界強度は１ＭＶ／cmである。したが
って、１ＭＶ／cm以上の電界強度を印加することによ
り、有効なオン電流が得られる。
ット領域５１に電界を印加すると、オフセット領域１５
に電荷が誘起されて、オフセット領域５１の抵抗が下が
る。図１２は、Ｎチャネル型ＴＦＴに電界平板５２を設
け、電界平板５２に電圧Ｖｆを印加したときの電流−電
圧特性である。オン電流はＶｆを増加するに従い増加
し、Ｖｆ＝４０Ｖのときおよそ４*１０5Ａになる。この
ときのゲート絶縁膜２０および層間絶縁膜３０を合わせ
た膜厚はおよそ４００ｎｍであるので、オフセット領域
１５に印加される電界強度は１ＭＶ／cmである。したが
って、１ＭＶ／cm以上の電界強度を印加することによ
り、有効なオン電流が得られる。
【００３３】（実施例４ 液晶表示装置）本発明のＴＦ
Ｔを用いて構成した液晶表示装置のアクティブマトリク
ス回路および周辺回路を作成した例を以下に説明する。
Ｔを用いて構成した液晶表示装置のアクティブマトリク
ス回路および周辺回路を作成した例を以下に説明する。
【００３４】図１３は、本発明のＴＦＴを用いて構成し
た周辺回路およびアクティブマトリクス回路のブロック
図である。アクティブマトリクス回路７０は、複数の走
査電極７１と、前記走査電極７１と交差するように形成
された複数の映像信号電極７２と、前記走査電極７１と
前記映像信号電極７２に接続された画素ＴＦＴ７３と、
前記画素ＴＦＴ７３に接続された画素電極７４を具備し
ている。周辺回路はゲートドライバ８０とソースドライ
バ８１から構成されている。前記ゲートドライバ８０
は、アクティブマトリクス回路７０を構成する画素ＴＦ
Ｔ７３のゲートに接続されている走査電極７１を線順次
で選択する回路である。一方ソースドライバ８１は、ア
クティブマトリクス回路７０を構成する画素電極７４に
信号電圧を配給する回路である。これらのソースドライ
バおよびゲートドライバは、主にシフトレジスタ回路か
ら構成される。これらの画素ＴＦＴおよび周辺回路に用
いられるＴＦＴに本発明のＴＦＴを用いることにより、
高いオン電流が得られ、液晶表示装置の高精細化ができ
る。
た周辺回路およびアクティブマトリクス回路のブロック
図である。アクティブマトリクス回路７０は、複数の走
査電極７１と、前記走査電極７１と交差するように形成
された複数の映像信号電極７２と、前記走査電極７１と
前記映像信号電極７２に接続された画素ＴＦＴ７３と、
前記画素ＴＦＴ７３に接続された画素電極７４を具備し
ている。周辺回路はゲートドライバ８０とソースドライ
バ８１から構成されている。前記ゲートドライバ８０
は、アクティブマトリクス回路７０を構成する画素ＴＦ
Ｔ７３のゲートに接続されている走査電極７１を線順次
で選択する回路である。一方ソースドライバ８１は、ア
クティブマトリクス回路７０を構成する画素電極７４に
信号電圧を配給する回路である。これらのソースドライ
バおよびゲートドライバは、主にシフトレジスタ回路か
ら構成される。これらの画素ＴＦＴおよび周辺回路に用
いられるＴＦＴに本発明のＴＦＴを用いることにより、
高いオン電流が得られ、液晶表示装置の高精細化ができ
る。
【００３５】これら周辺回路およびアクティブマトリク
ス回路は、ガラス基板上に同一の工程を経て作製され
る。ここで、アクティブマトリクス回路に用いられるＴ
ＦＴは、表示部分に形成されるため、面積を取らない比
較的容易な回路構成が必要であり、Ｎチャネルもしくは
Ｐチャネルのどちらか一方で統一して形成される構成
は、自明である。また、周辺回路に用いられるＴＦＴ
は、低消費電力かつ高速駆動が要求されるため、Ｎチャ
ネルおよびＰチャネルの両方の組み合わせで構成され
る。ここに、窒化シリコン薄膜をプラズマ反応化学気相
成長方法で形成することにより、ゲート絶縁膜のオフセ
ット領域に正の固定電荷を発生させる本発明のＮチャネ
ルＴＦＴを用いた場合、オフセットゲート型Ｐチャネル
ＴＦＴのゲート絶縁膜のオフセット領域にもまた正の固
定電荷が生じ、逆に特性を悪化させてしまう。同じよう
に、紫外線を照射することにより、ゲート絶縁膜のオフ
セット領域に負の固定電荷を発生させる本発明のＰチャ
ネルＴＦＴを用いた場合、オフセットゲート型Ｎチャネ
ルＴＦＴのゲート絶縁膜のオフセット領域にもまた負の
固定電荷が生じ、逆に特性を悪化させてしまう。
ス回路は、ガラス基板上に同一の工程を経て作製され
る。ここで、アクティブマトリクス回路に用いられるＴ
ＦＴは、表示部分に形成されるため、面積を取らない比
較的容易な回路構成が必要であり、Ｎチャネルもしくは
Ｐチャネルのどちらか一方で統一して形成される構成
は、自明である。また、周辺回路に用いられるＴＦＴ
は、低消費電力かつ高速駆動が要求されるため、Ｎチャ
ネルおよびＰチャネルの両方の組み合わせで構成され
る。ここに、窒化シリコン薄膜をプラズマ反応化学気相
成長方法で形成することにより、ゲート絶縁膜のオフセ
ット領域に正の固定電荷を発生させる本発明のＮチャネ
ルＴＦＴを用いた場合、オフセットゲート型Ｐチャネル
ＴＦＴのゲート絶縁膜のオフセット領域にもまた正の固
定電荷が生じ、逆に特性を悪化させてしまう。同じよう
に、紫外線を照射することにより、ゲート絶縁膜のオフ
セット領域に負の固定電荷を発生させる本発明のＰチャ
ネルＴＦＴを用いた場合、オフセットゲート型Ｎチャネ
ルＴＦＴのゲート絶縁膜のオフセット領域にもまた負の
固定電荷が生じ、逆に特性を悪化させてしまう。
【００３６】そこで、そのような問題を解決するため、
図１４および図１５に示すような組み合わせがある。図
１４では、アクティブマトリクス回路に用いられるＴＦ
Ｔ、および周辺回路に用いられるＮチャネルＴＦＴを、
窒化シリコン薄膜をプラズマ反応化学気相成長方法で形
成することにより、ゲート絶縁膜のオフセット領域に正
の固定電荷２２を発生させる本発明のＮチャネルＴＦＴ
で用い、周辺回路に用いられるＰチャネルＴＦＴには、
電界平板５２を設け、その電界平板５２に負の定電圧を
印加して用いている。
図１４および図１５に示すような組み合わせがある。図
１４では、アクティブマトリクス回路に用いられるＴＦ
Ｔ、および周辺回路に用いられるＮチャネルＴＦＴを、
窒化シリコン薄膜をプラズマ反応化学気相成長方法で形
成することにより、ゲート絶縁膜のオフセット領域に正
の固定電荷２２を発生させる本発明のＮチャネルＴＦＴ
で用い、周辺回路に用いられるＰチャネルＴＦＴには、
電界平板５２を設け、その電界平板５２に負の定電圧を
印加して用いている。
【００３７】また、図１５では、アクティブマトリクス
回路に用いられるＴＦＴ、および周辺回路に用いられる
ＰチャネルＴＦＴを、紫外線を照射することにより、ゲ
ート絶縁膜のオフセット領域に負の固定電荷２１を発生
させる本発明のＰチャネルＴＦＴで用い、周辺回路に用
いられるＮチャネルＴＦＴには、電界平板５２を設け、
その電界平板に正の定電圧を印加して用いている。これ
らの構成により、ＮチャネルおよびＰチャネルＴＦＴ同
時に、オフのリーク電流を下げ、オン電流の低下を抑え
ることができる。
回路に用いられるＴＦＴ、および周辺回路に用いられる
ＰチャネルＴＦＴを、紫外線を照射することにより、ゲ
ート絶縁膜のオフセット領域に負の固定電荷２１を発生
させる本発明のＰチャネルＴＦＴで用い、周辺回路に用
いられるＮチャネルＴＦＴには、電界平板５２を設け、
その電界平板に正の定電圧を印加して用いている。これ
らの構成により、ＮチャネルおよびＰチャネルＴＦＴ同
時に、オフのリーク電流を下げ、オン電流の低下を抑え
ることができる。
【００３８】図１６は、本発明の液晶表示装置の断面模
式図である。液晶９０は、下部のアクティブマトリクス
回路７０を擁するガラス基板１０と上部の対向ガラス基
板９１とに挟まれている。対向ガラス基板９１には、カ
ラーフィルタ９２，遮光用ブラックマトリクスパターン
を形成する遮光膜９３が形成される。なお、液晶はチル
ト角を持たせるため、配向膜９４に接している。
式図である。液晶９０は、下部のアクティブマトリクス
回路７０を擁するガラス基板１０と上部の対向ガラス基
板９１とに挟まれている。対向ガラス基板９１には、カ
ラーフィルタ９２，遮光用ブラックマトリクスパターン
を形成する遮光膜９３が形成される。なお、液晶はチル
ト角を持たせるため、配向膜９４に接している。
【００３９】
【発明の効果】本発明のＮチャネルＴＦＴは、ゲート絶
縁膜のオフセット領域との界面に正の固定電荷を有して
いるため、オフセット領域に電子が誘起されて低抵抗と
なり、オン電流の低下を防ぐことができる。また、本発
明のＰチャネルＴＦＴは、ゲート絶縁膜のオフセット領
域との界面に負の固定電荷を有しているため、オフセッ
ト領域にホールが誘起されて低抵抗となり、オン電流の
低下を防ぐことができる。
縁膜のオフセット領域との界面に正の固定電荷を有して
いるため、オフセット領域に電子が誘起されて低抵抗と
なり、オン電流の低下を防ぐことができる。また、本発
明のＰチャネルＴＦＴは、ゲート絶縁膜のオフセット領
域との界面に負の固定電荷を有しているため、オフセッ
ト領域にホールが誘起されて低抵抗となり、オン電流の
低下を防ぐことができる。
【００４０】本発明の液晶表示装置は、少なくともゲー
ト絶縁膜のオフセット領域との界面に正の固定電荷を有
しているＴＦＴ、もしくは少なくともゲート絶縁膜のオ
フセット領域との界面に正の固定電荷を有しているＴＦ
Ｔを用いているので、高精細な液晶表示装置を得ること
ができる。
ト絶縁膜のオフセット領域との界面に正の固定電荷を有
しているＴＦＴ、もしくは少なくともゲート絶縁膜のオ
フセット領域との界面に正の固定電荷を有しているＴＦ
Ｔを用いているので、高精細な液晶表示装置を得ること
ができる。
【図１】本発明のＮチャネルＴＦＴの断面を示す図。
【図２】本発明のＮチャネルＴＦＴの平面を示す図。
【図３】本発明のＮチャネルＴＦＴの製造方法を示す
図。
図。
【図４】本発明のＮチャネルＴＦＴと従来オフセット構
造ＴＦＴの電流電圧特性を示す図。
造ＴＦＴの電流電圧特性を示す図。
【図５】本発明のＰチャネルＴＦＴの断面を示す図。
【図６】本発明のＰチャネルＴＦＴの平面を示す図。
【図７】本発明のＰチャネルＴＦＴの製造方法を示す
図。
図。
【図８】本発明のＰチャネルＴＦＴと従来オフセット構
造ＴＦＴの電流電圧特性を示す図。
造ＴＦＴの電流電圧特性を示す図。
【図９】本発明の電界平板付きＴＦＴの断面を示す図。
【図１０】本発明の電界平板付きＴＦＴの平面を示す
図。
図。
【図１１】本発明の電界平板付きＴＦＴの製造方法を示
す図。
す図。
【図１２】本発明の電界平板付きＴＦＴの電流電圧特性
を示す図。
を示す図。
【図１３】液晶表示装置のアクティブマトリクス回路お
よび周辺回路のブロック図。
よび周辺回路のブロック図。
【図１４】アクティブマトリクス回路および周辺回路に
本発明のＴＦＴを用いる組み合わせを示す図。
本発明のＴＦＴを用いる組み合わせを示す図。
【図１５】図１４以外のアクティブマトリクス回路およ
び周辺回路に本発明のＴＦＴを用いる組み合わせを示す
図。
び周辺回路に本発明のＴＦＴを用いる組み合わせを示す
図。
【図１６】本発明の液晶表示装置の断面模式図。
【図１７】従来構造のＮチャネルＴＦＴの断面を示す
図。
図。
【図１８】従来構造のＮチャネルＴＦＴの電流電圧特性
を示す図。
を示す図。
【図１９】オフセット構造のＮチャネルＴＦＴの断面を
示す図。
示す図。
【図２０】ＬＤＤ構造のＮチャネルＴＦＴの断面を示す
図。
図。
１０…ガラス基板、１１…半導体薄膜、１２…ソース領
域、１３…ドレイン領域、１４…チャネル部分、１５…
オフセット領域、１６…低濃度領域、２０…ゲート絶縁
膜、２１…正の固定電荷、２２…負の固定電荷、３０…
ゲート電極、４０…層間絶縁膜、５０…ＳＤ電極、５１
…スルーホール、５２…電界平板、６０…窒化シリコン
膜、７０…アクティブマトリクス回路、７１…走査電
極、７２…映像信号電極、７３…画素ＴＦＴ、７４…画
素電極、８０…ゲートドライバ、８１…ソースドライ
バ、９０…液晶、９１…対向ガラス基板、９２…カラー
フィルタ、９３…遮光膜、９４…配向膜。
域、１３…ドレイン領域、１４…チャネル部分、１５…
オフセット領域、１６…低濃度領域、２０…ゲート絶縁
膜、２１…正の固定電荷、２２…負の固定電荷、３０…
ゲート電極、４０…層間絶縁膜、５０…ＳＤ電極、５１
…スルーホール、５２…電界平板、６０…窒化シリコン
膜、７０…アクティブマトリクス回路、７１…走査電
極、７２…映像信号電極、７３…画素ＴＦＴ、７４…画
素電極、８０…ゲートドライバ、８１…ソースドライ
バ、９０…液晶、９１…対向ガラス基板、９２…カラー
フィルタ、９３…遮光膜、９４…配向膜。
Claims (9)
- 【請求項１】絶縁基板上に形成された複数の走査電極
と、前記走査電極と交差するように形成された複数の映
像信号電極と、前記走査電極と映像信号電極に接続され
た薄膜トランジスタと、前記薄膜トランジスタに接続さ
れた画素電極とを少なくとも具備したアクティブマトリ
クス回路と、前記アクティブマトリクスを駆動するため
の前記薄膜トランジスタと同様の製造法で形成された薄
膜トランジスタより構成される周辺回路とを具備した絶
縁基板と、前記絶縁基板に対向する対向基板と、前記絶
縁基板と前記対向基板との間に液晶を挟持して構成され
る液晶表示装置において、前記薄膜トランジスタに関し
て、半導体層と、半導体層上に形成されたゲート絶縁膜
と、ゲート絶縁膜上に形成されたゲート電極と、ゲート
電極直下に位置する半導体層の部分に形成されたチャネ
ル領域と、チャネル領域の両側に位置する半導体層の部
分に形成されたｎ型半導体領域であるソース領域および
ドレイン領域と、半導体層のソース領域およびドレイン
領域とチャネル領域の間にそれぞれ真性半導体領域が形
成されたオフセット領域とを有し、オフセット領域直上
にあるゲート絶縁膜の半導体層との界面に正の固定電荷
を備えていることを特徴とするＮチャネル型薄膜トラン
ジスタを少なくとも有している液晶表示装置。 - 【請求項２】請求項１記載の液晶表示装置における薄膜
トランジスタに関して、半導体層と、半導体層上に形成
されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲ
ート電極と、ゲート電極直下に位置する半導体層の部分
に形成されたチャネル領域と、チャネル領域の両側に位
置する半導体層の部分に形成されたｐ型半導体領域であ
るソース領域およびドレイン領域と、半導体層のソース
領域およびドレイン領域とチャネル領域の間にそれぞれ
真性半導体領域が形成されたオフセット領域とを有し、
とくに、オフセット領域直上にあるゲート絶縁膜の半導
体層との界面に負の固定電荷を備えていることを特徴と
するＰチャネル型薄膜トランジスタを少なくとも有して
いる液晶表示装置。 - 【請求項３】絶縁基板上もしくは絶縁層上に形成された
半導体層と、半導体層上に形成されたゲート絶縁膜と、
ゲート絶縁膜上に形成されたゲート電極と、ゲート電極
直下に位置する半導体層の部分に形成されたチャネル領
域と、チャネル領域の両側に位置する半導体層の部分に
形成されたｎ型半導体領域であるソース領域およびドレ
イン領域と、半導体層のソース領域およびドレイン領域
とチャネル領域の間にそれぞれ真性半導体領域が形成さ
れたオフセット領域とを備えているＮチャネル型薄膜ト
ランジスタにおいて、オフセット領域直上にあるゲート
絶縁膜の半導体層との界面に正の固定電荷を備えている
ことを特徴とするＮチャネル型薄膜トランジスタ。 - 【請求項４】絶縁基板上もしくは絶縁層上に形成された
半導体層と、半導体層上に形成されたゲート絶縁膜と、
ゲート絶縁膜上に形成されたゲート電極と、ゲート電極
直下に位置する半導体層の部分に形成されたチャネル領
域と、チャネル領域の両側に位置する半導体層の部分に
形成されたｐ型半導体領域であるソース領域およびドレ
イン領域と、半導体層のソース領域およびドレイン領域
とチャネル領域の間にそれぞれ真性半導体領域が形成さ
れたオフセット領域とを備えているＰチャネル型トラン
ジスタにおいて、オフセット領域直上にあるゲート絶縁
膜の半導体層との界面に負の固定電荷を備えていること
を特徴とするＰチャネル型薄膜トランジスタ。 - 【請求項５】請求項１もしくは２記載の液晶表示装置に
おける薄膜トランジスタに関して、半導体層と、半導体
層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形
成されたゲート電極と、ゲート電極直下に位置する半導
体層の部分に形成されたチャネル領域と、チャネル領域
の両側に位置する半導体層の部分に形成されたｎ型もし
くはｐ型半導体領域であるソース領域およびドレイン領
域と、半導体層のソース領域およびドレイン領域とチャ
ネル領域の間にそれぞれ真性半導体領域が形成されたオ
フセット領域とを備え、とくに、前記薄膜トランジスタ
上に層間絶縁膜を形成し、前記オフセット領域の上にゲ
ート絶縁膜および層間絶縁膜を介して形成された第２の
電極を設け、該第２の電極に正もしくは負の電圧を印加
してオフセット領域に少なくとも１ＭＶ／ｃｍ以上の電
界を印加することを特徴とする薄膜トランジスタの駆動
方法を有している液晶表示装置。 - 【請求項６】請求項１記載の液晶表示装置に用いられる
薄膜トランジスタもしくは請求項３記載の薄膜トランジ
スタ上に、プラズマ反応化学気相成長方法で形成した窒
化シリコン薄膜を形成する工程を有する薄膜トランジス
タの作製方法。 - 【請求項７】請求項２記載の液晶表示装置に用いられる
薄膜トランジスタもしくは請求項４記載の薄膜トランジ
スタに、紫外線を照射する工程を有する薄膜トランジス
タの作製方法。 - 【請求項８】アクティブマトリクス回路に用いられる薄
膜トランジスタおよび周辺回路に用いられるＮチャネル
型薄膜トランジスタを請求項３もしくは６記載の薄膜ト
ランジスタで構成し、周辺回路に用いられるＰチャネル
型薄膜トランジスタを請求項５記載の薄膜トランジスタ
で構成していることを特徴とする請求項１記載の液晶表
示装置。 - 【請求項９】アクティブマトリクス回路に用いられる薄
膜トランジスタおよび周辺回路に用いられるＰチャネル
型薄膜トランジスタを請求項４もしくは６記載の薄膜ト
ランジスタで構成し、周辺回路に用いられるＮチャネル
型薄膜トランジスタを請求項５記載の薄膜トランジスタ
で用いることを特徴とする請求項２記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25642697A JPH1197695A (ja) | 1997-09-22 | 1997-09-22 | 液晶表示装置および薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25642697A JPH1197695A (ja) | 1997-09-22 | 1997-09-22 | 液晶表示装置および薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197695A true JPH1197695A (ja) | 1999-04-09 |
Family
ID=17292508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25642697A Pending JPH1197695A (ja) | 1997-09-22 | 1997-09-22 | 液晶表示装置および薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197695A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312525C (zh) * | 2003-06-12 | 2007-04-25 | 统宝光电股份有限公司 | 液晶显示器的制造方法 |
-
1997
- 1997-09-22 JP JP25642697A patent/JPH1197695A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312525C (zh) * | 2003-06-12 | 2007-04-25 | 统宝光电股份有限公司 | 液晶显示器的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6333520B1 (en) | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor | |
| US6677609B2 (en) | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor | |
| JP2666103B2 (ja) | 薄膜半導体装置 | |
| US5940151A (en) | Liquid crystal display and method for fabricating the same | |
| KR100195596B1 (ko) | 박막트랜지스터 반도체장치 및 액정표시장치 | |
| US6563136B2 (en) | Thin-film semiconductor device having a thin-film transistor for circuits that differs from a thin-film transistor for pixels | |
| JPH10508156A (ja) | 高解像度アクティブ・マトリクスｌｃｄセル設計 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| US7195960B2 (en) | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor | |
| US7755709B2 (en) | Liquid crystal display device having dummy contact holes and fabrication method thereof | |
| JP3548237B2 (ja) | 薄膜トランジスタ | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3520713B2 (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路 | |
| JPH09236825A (ja) | 液晶表示装置およびその作製方法 | |
| KR19990007458A (ko) | 액정 디스플레이용 박막 트랜지스터 | |
| JP3643025B2 (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
| JPH08160464A (ja) | 液晶表示装置 | |
| JP2850072B2 (ja) | 半導体装置 | |
| JPH0864795A (ja) | 薄膜トランジスタ及びイメージセンサ | |
| JPH1197695A (ja) | 液晶表示装置および薄膜トランジスタ | |
| JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
| JP3934173B2 (ja) | 表示装置 | |
| JP3155040B2 (ja) | 半導体装置 | |
| JP3689505B2 (ja) | 半導体装置の作製方法 | |
| US7750349B2 (en) | Switching element substrate, for a liquid crystal display device, including an insulating substrate |