JPH1197717A - Manufacture of schottky barrier diode - Google Patents
Manufacture of schottky barrier diodeInfo
- Publication number
- JPH1197717A JPH1197717A JP25200397A JP25200397A JPH1197717A JP H1197717 A JPH1197717 A JP H1197717A JP 25200397 A JP25200397 A JP 25200397A JP 25200397 A JP25200397 A JP 25200397A JP H1197717 A JPH1197717 A JP H1197717A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- layer
- impurity
- forming
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- 239000010703 silicon Substances 0.000 abstract description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 7
- 239000011574 phosphorus Substances 0.000 abstract description 7
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、逆方向電流ＩＲを
増大させることなく、順方向電圧ＶＦを低くすることが
できるショットキバリアダイオードの製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a Schottky barrier diode capable of lowering forward voltage VF without increasing reverse current IR.
【０００２】[0002]
【従来の技術】図３は従来のショットキバリアダイオー
ド（以下ＳＢＤと呼ぶ）のチップ断面図である。Ｎ型シ
リコンウエハ１上にこれよりも低濃度のＮ型エピタキシ
ャル層２が形成され、その表面には環状のＰ型ガードリ
ング層４が形成されている。エピタキシャル層２の表面
上には環状の酸化膜５が形成され、その開口部にはショ
ットキメタル７がエピタキシャル層２と接触するように
形成されている。2. Description of the Related Art FIG. 3 is a sectional view of a chip of a conventional Schottky barrier diode (hereinafter referred to as SBD). An N-type epitaxial layer 2 having a lower concentration is formed on an N-type silicon wafer 1, and an annular P-type guard ring layer 4 is formed on the surface thereof. An annular oxide film 5 is formed on the surface of epitaxial layer 2, and a Schottky metal 7 is formed in the opening thereof so as to contact epitaxial layer 2.
【０００３】周知のようにＳＢＤは、金属と半導体との
接触によって生じる電位障壁を利用したダイオードであ
り、その特性上、ＰＮ接合の半導体にはない利点を備え
ている。すなわち、ＳＢＤに順方向の電圧をかけると、
金属中の自由電子よりもエネルギーレベルが高い状態で
半導体中の電子が金属の方に注入され、順方向電流が流
れる。このとき、金属の仕事関数φｍをシリコンの仕事
関数φｓに近づくように設定すれば、バリアハイトφＢ
がＰＮ接合の半導体に比べて低くなるため、順方向電圧
ＶＦが低くなるという利点がある。また、キャリアの伝
導は電子、すなわち多数キャリアの流れによるため、逆
回復時間ｔｒｒが短くなり、スイッチング速度が速いと
いう利点もある。As is well known, an SBD is a diode utilizing a potential barrier generated by contact between a metal and a semiconductor, and has an advantage that a PN junction semiconductor does not have in its characteristics. That is, when a forward voltage is applied to the SBD,
Electrons in the semiconductor are injected into the metal at a higher energy level than free electrons in the metal, and a forward current flows. At this time, if the work function φm of the metal is set so as to approach the work function φs of silicon, the barrier height φB
Is lower than that of a PN junction semiconductor, so that there is an advantage that the forward voltage VF is reduced. In addition, since the conduction of carriers is caused by the flow of electrons, that is, majority carriers, there is an advantage that the reverse recovery time trr is short and the switching speed is high.
【０００４】近年、消費電力の削減という目的から、Ｓ
ＢＤの順方向電圧ＶＦをさらに低くすることが望まれて
いる。ＳＢＤの順方向電圧ＶＦを低くするには、次に示
すような方法が考えられる。Recently, for the purpose of reducing power consumption, S
It is desired to further lower the forward voltage VF of the BD. The following method can be considered to lower the forward voltage VF of the SBD.
【０００５】１）エピタキシャル層の膜厚を薄くする。 ２）エピタキシャル層の比抵抗を低くする。1) The thickness of the epitaxial layer is reduced. 2) Reduce the specific resistance of the epitaxial layer.
【０００６】３）バリアサイトを低くする。 ４）エピタキシャル層とショットキメタルの接合面積を
広くする。[0006] 3) The barrier site is lowered. 4) Increase the junction area between the epitaxial layer and the Schottky metal.
【０００７】[0007]
【発明が解決しようとする課題】一方、ＳＢＤはリーク
電流である逆方向電流ＩＲがＰＮ接合からなるダイオー
ドと比べて高い。この逆方向電流ＩＲを小さくするに
は、 １）エピタキシャル層の膜厚を厚くする。On the other hand, in the SBD, the reverse current IR, which is a leakage current, is higher than that of a diode having a PN junction. To reduce the reverse current IR: 1) Increase the thickness of the epitaxial layer.
【０００８】２）エピタキシャル層の比抵抗を高くす
る。 ３）バリアハイトを高くする。2) Increase the specific resistance of the epitaxial layer. 3) Increase the barrier height.
【０００９】４）エピタキシャル層とショットキメタル
の接合面積を小さくする。 などの方法が考えられる。しかしながら、これらの方法
は、先に説明した順方向電圧ＶＦを低くするための手段
と相対関係にある。また、ショットキメタルとエピタキ
シャル層の接合面積を広くすると、チップサイズが大き
くなってしまいコストが上昇すると同時に携帯電話など
小型の電子機器に用いることができなくなることがあ
る。4) The junction area between the epitaxial layer and the Schottky metal is reduced. Such methods are conceivable. However, these methods are relative to the means for reducing the forward voltage VF described above. Also, if the area of the junction between the Schottky metal and the epitaxial layer is increased, the chip size is increased and the cost is increased, and at the same time, it may not be possible to use it for a small electronic device such as a mobile phone.
【００１０】本発明は上記問題を解決するためのもので
あり、逆方向電流ＩＲを増大させるすることなく、順方
向電圧ＶＦを低くすることができるＳＢＤの製造方法を
提供することを目的とする。An object of the present invention is to solve the above-mentioned problem, and an object of the present invention is to provide a method of manufacturing an SBD that can lower the forward voltage VF without increasing the reverse current IR. .
【００１１】[0011]
【課題を解決するための手段】上記課題を解決するため
の本発明は、半導体ウエハ表面の所望領域に前記半導体
ウエハと同じ導電型を有する不純物を蒸着する工程と、
前記半導体ウエハ表面にエピタキシャル層を成長させつ
つ、前記不純物を前記エピタキシャル層の表面に達しな
い程度までオートドープすることにより、前記エピタキ
シャル層内に前記エピタキシャル層と同じ導電型を有
し、かつ前記エピタキシャル層の不純物濃度よりも高濃
度の埋め込み層を形成する工程と、前記エピタキシャル
層に前記エピタキシャル層と逆の導電型を有するガード
リング層を形成する工程と、前記エピタキシャル層に接
触するようにショットキメタルを形成する工程を含むも
のである。According to the present invention, there is provided a semiconductor wafer comprising: a step of depositing an impurity having the same conductivity type as that of the semiconductor wafer in a desired region on the surface of the semiconductor wafer;
By growing the epitaxial layer on the surface of the semiconductor wafer and auto-doping the impurities to such an extent that the impurity does not reach the surface of the epitaxial layer, the epitaxial layer has the same conductivity type as the epitaxial layer, and the epitaxial layer Forming a buried layer having a higher concentration than the impurity concentration of the layer, forming a guard ring layer having a conductivity type opposite to that of the epitaxial layer in the epitaxial layer, and forming a schottky metal in contact with the epitaxial layer. Is formed.
【００１２】これによれば、エピタキシャル層内に高濃
度不純物の埋め込み層を形成したので、エピタキシャル
層全体の不純物濃度を下げたり、エピタキシャル層の膜
厚を薄くすることなく、エピタキシャル層の抵抗値を下
げることができ、ＳＢＤの順方向電圧ＶＦを低くするこ
とができる。埋め込み層はエピタキシャル層の表面に達
しない程度の深さに形成され、メタルと接触するエピタ
キシャル層の濃度が低いままで保たれているため、逆方
向電流ＩＲが高くなることはない。一方、エピタキシャ
ル層の膜厚を薄くする必要がないので、ガードリング層
とシリコンウエハとの距離により保っていた耐圧が下が
ることもない。According to this, since the buried layer of the high concentration impurity is formed in the epitaxial layer, the resistance value of the epitaxial layer can be reduced without lowering the impurity concentration of the entire epitaxial layer or reducing the thickness of the epitaxial layer. Therefore, the forward voltage VF of the SBD can be reduced. The buried layer is formed to a depth that does not reach the surface of the epitaxial layer, and the concentration of the epitaxial layer in contact with the metal is kept low, so that the reverse current IR does not increase. On the other hand, since the thickness of the epitaxial layer does not need to be reduced, the withstand voltage maintained by the distance between the guard ring layer and the silicon wafer does not decrease.
【００１３】また、埋め込み層はエピタキシャル層を形
成すると同時に、あらかじめエピタキシャル層に蒸着し
た不純物をオートドープして形成する。この方法によれ
ば、エピタキシャル層を形成した後、イオン注入により
不純物層を形成する方法に比べて次のような利点があ
る。The buried layer is formed by forming the epitaxial layer and auto-doping impurities previously deposited on the epitaxial layer. This method has the following advantages over the method of forming an impurity layer by ion implantation after forming an epitaxial layer.
【００１４】まず、イオン注入機という大規模な設備を
必要とせずエピタキシャル層内に埋め込み層を形成する
ことができる。また、このエピタキシャル層形成と同時
に、不純物をオートドープさせることにより埋め込み層
を形成するため、従来のＳＢＤに比べて新規に追加され
た工程は、シリコンウエハへ不純物を蒸着する工程だけ
であり、工程が複雑となることもなく、コストも抑える
ことができる。さらに、イオン注入の際にエピタキシャ
ル層の表面に欠陥が生じるといった問題もない。特に、
エピタキシャル層の深い位置に不純物層を形成する場
合、イオン注入による方法では、高エネルギーを必要と
するため、表面格子に欠陥が生じ、ショットキメタルと
の接合性に問題が起こることがある。オートドープによ
り埋め込み層を形成する方法では、このような不都合が
生じることがない。First, a buried layer can be formed in an epitaxial layer without requiring a large-scale facility such as an ion implanter. In addition, since the buried layer is formed by auto-doping impurities at the same time as the formation of the epitaxial layer, the only step newly added compared to the conventional SBD is a step of depositing impurities on a silicon wafer. Is not complicated, and the cost can be reduced. Further, there is no problem that defects occur on the surface of the epitaxial layer during ion implantation. Especially,
In the case where an impurity layer is formed at a deep position in the epitaxial layer, the ion implantation method requires high energy, so that a defect may occur in the surface lattice and a problem may occur in the junction with the Schottky metal. Such a disadvantage does not occur in the method of forming the buried layer by autodoping.
【００１５】[0015]
【発明の実施の形態】図１は本発明によるＳＢＤのチッ
プ断面図である。Ｎ型シリコンウエハ１上にはＮ型エピ
タキシャル層２が形成されている。シリコンウエハ１と
エピタキシャル層２の界面からエピタキシャル層２の内
部にかけて、高濃度のＮ型埋め込み層３が形成されてい
る。エピタキシャル層２の表面には環状のＰ型ガードリ
ング層４が形成されている。エピタキシャル層２の表面
上には環状の酸化物層５が形成されており、その開口部
６にはチタンなどからなるショットキメタル７が形成さ
れている。FIG. 1 is a sectional view of a chip of an SBD according to the present invention. An N-type epitaxial layer 2 is formed on an N-type silicon wafer 1. A high-concentration N-type buried layer 3 is formed from the interface between the silicon wafer 1 and the epitaxial layer 2 to the inside of the epitaxial layer 2. An annular P-type guard ring layer 4 is formed on the surface of the epitaxial layer 2. An annular oxide layer 5 is formed on the surface of the epitaxial layer 2, and a Schottky metal 7 made of titanium or the like is formed in the opening 6.
【００１６】前記シリコンウエハ１は、比抵抗が２〜４
ｍΩとなるようにシリコンに砒素をドーピングした。エ
ピタキシャル層２の比抵抗は１〜３ｍΩと設定した。埋
め込み層３のＮ型不純物の濃度は、１×１０19／ｃｍ-3
となるようにリンがドーピングされている。埋め込み層
３の不純物濃度は、エピタキシャル層２のそれよりも高
ければよい。埋め込み層３は、エピタキシャル層２の表
面から１．５μｍ程度の深さまでオートドープした。エ
ピタキシャル層２の膜厚は３〜５μｍ程度である。The silicon wafer 1 has a specific resistance of 2 to 4
Arsenic was doped into silicon so as to have a resistance of mΩ. The specific resistance of the epitaxial layer 2 was set to 1 to 3 mΩ. The concentration of the N-type impurity in the buried layer 3 is 1 × 10 19 / cm -3.
Phosphorus is doped so that The impurity concentration of the buried layer 3 may be higher than that of the epitaxial layer 2. The buried layer 3 was auto-doped from the surface of the epitaxial layer 2 to a depth of about 1.5 μm. The thickness of the epitaxial layer 2 is about 3 to 5 μm.
【００１７】エピタキシャル層に高濃度の埋め込み層を
形成したため、エピタキシャル層の膜厚を薄くしたり、
エピタキシャル層の比抵抗を下げることなく、順方向電
圧ＶＦを小さくすることができる。また、ガードリング
層と埋め込み層の距離を十分に保つことにより、ガード
リング層とシリコンウエハの距離により保っていた耐圧
を確保することができる。埋め込み層とエピタキシャル
層の表面に距離を残すことにより、メタルと接触するエ
ピタキシャル層の濃度を低いままで保つことにより、逆
方向電流ＩＲが増大するのを防止している。Since a high concentration buried layer is formed in the epitaxial layer, the thickness of the epitaxial layer can be reduced,
The forward voltage VF can be reduced without lowering the specific resistance of the epitaxial layer. In addition, by sufficiently maintaining the distance between the guard ring layer and the buried layer, it is possible to ensure the withstand voltage maintained by the distance between the guard ring layer and the silicon wafer. By leaving a distance between the buried layer and the surface of the epitaxial layer to keep the concentration of the epitaxial layer in contact with the metal low, the reverse current IR is prevented from increasing.
【００１８】次にこのＳＢＤの製造方法について図２を
参照しながら説明する。まず、砒素をドーピングしたシ
リコンウエハ１を用意した。そしてこのシリコンウエハ
１の全面に酸化膜層５を形成した。図２（ａ）にこの状
態を示す。次に酸化膜層５をエッチングし、中央に開口
部６を形成した後、ここにリン８を蒸着した。これを示
したのが図２（ｂ）である。前記開口部は４２０〜４８
０μｍ角に形成した。次にシリコンウエハ１上にエピタ
キシャル層２を成長した。このとき同時にリン８がオー
トドープしエピタキシャル層２内に高濃度のＮ型埋め込
み層３が形成される。埋め込み層３がエピタキシャル層
２の表面にまで達することがないように成長温度および
時間を設定する必要がある。本実施の形態ではエピタキ
シャル層２の成長温度は１１５０℃程度に設定した。こ
のとき、シリコンウエハ１裏面の砒素が表面のエピタキ
シャル層２に回り込むのを防止するため、シリコンウエ
ハ１裏面には酸化膜５が形成されたままとなっている。
この状態を図２（ｃ）に示す。次いで、再度エピタキシ
ャル層２に酸化膜５を形成し、環状にエッチングした
後、Ｐ型不純物であるボロンを拡散してガードリング層
４を形成した。ガードリング層４の拡散温度は９００℃
程度に設定し、エピタキシャル層成長温度よりも低く設
定した。このため、ガードリング層４形成時に埋め込み
層３がエピタキシャル層２の表面にまでさらにオートド
ープすることがない。この状態を図２（ｄ）に示す。次
に、ＣＶＤ、コンタクト窓エッチを行いショットキメタ
ル７を形成した。この状態を図２（ｅ）に示す。Next, a method of manufacturing the SBD will be described with reference to FIG. First, a silicon wafer 1 doped with arsenic was prepared. Then, an oxide film layer 5 was formed on the entire surface of the silicon wafer 1. FIG. 2A shows this state. Next, the oxide film layer 5 was etched to form an opening 6 in the center, and then phosphorus 8 was deposited thereon. This is shown in FIG. The opening is 420-48
It was formed in a 0 μm square. Next, the epitaxial layer 2 was grown on the silicon wafer 1. At this time, phosphorus 8 is auto-doped at the same time, and a high concentration N-type buried layer 3 is formed in the epitaxial layer 2. It is necessary to set the growth temperature and time so that the buried layer 3 does not reach the surface of the epitaxial layer 2. In the present embodiment, the growth temperature of the epitaxial layer 2 was set to about 1150 ° C. At this time, the oxide film 5 is still formed on the back surface of the silicon wafer 1 in order to prevent arsenic on the back surface of the silicon wafer 1 from flowing around the epitaxial layer 2 on the front surface.
This state is shown in FIG. Next, an oxide film 5 was formed on the epitaxial layer 2 again, and after the ring-shaped etching, boron as a P-type impurity was diffused to form the guard ring layer 4. The diffusion temperature of the guard ring layer 4 is 900 ° C.
And set lower than the epitaxial layer growth temperature. Therefore, when the guard ring layer 4 is formed, the buried layer 3 does not further auto-dope to the surface of the epitaxial layer 2. This state is shown in FIG. Next, CVD and contact window etching were performed to form a Schottky metal 7. This state is shown in FIG.
【００１９】このようにして製造したＳＢＤは、チップ
サイズ０．７５ｍｍにおいて、順方向電流１Ａのときに
順方向電流ＶＦを０．４０Ｖまで低減することができ
た。The SBD manufactured as described above was able to reduce the forward current VF to 0.40 V at a forward current of 1 A with a chip size of 0.75 mm.
【００２０】[0020]
【発明の効果】以上説明したように本発明によれば、シ
ョットキバリアダイオードの逆方向電流ＩＲを増加させ
ることなく順方向電圧ＶＦを小さくすることができる。As described above, according to the present invention, the forward voltage VF can be reduced without increasing the reverse current IR of the Schottky barrier diode.
【００２１】また、埋め込み拡散によりエピタキシャル
層内に高濃度不純物層を形成するため、エピタキシャル
層の表面に欠陥が生じることがなく信頼性にも優れたシ
ョットキバリアダイオードを提供することができる。Further, since a high-concentration impurity layer is formed in the epitaxial layer by buried diffusion, a Schottky barrier diode having excellent reliability without defects on the surface of the epitaxial layer can be provided.
【図１】本発明のＳＢＤを示すチップ断面図FIG. 1 is a cross-sectional view of a chip showing an SBD of the present invention.
【図２】本発明のＳＢＤの製造方法を説明する図FIG. 2 is a diagram illustrating a method of manufacturing an SBD according to the present invention.
【図３】従来のＳＢＤを示すチップ断面図FIG. 3 is a cross-sectional view of a chip showing a conventional SBD.
１ シリコンウエハ ２ エピタキシャル層 ３ 埋め込み層 ４ ガードリング層 ５ 酸化膜 ６ 開口部 ７ ショットキメタル ８ リン REFERENCE SIGNS LIST 1 silicon wafer 2 epitaxial layer 3 buried layer 4 guard ring layer 5 oxide film 6 opening 7 Schottky metal 8 phosphorus
Claims (3)
体ウエハと同じ導電型を有する不純物を蒸着する工程
と、前記半導体ウエハ表面にエピタキシャル層を成長さ
せつつ、前記不純物を前記エピタキシャル層の表面に達
しない程度までオートドープすることにより、前記エピ
タキシャル層内に前記エピタキシャル層と同じ導電型を
有し、かつ前記エピタキシャル層の不純物濃度よりも高
濃度の埋め込み層を形成する工程を含むことを特徴とす
るショットキバリアダイオードの製造方法。A step of depositing an impurity having the same conductivity type as that of the semiconductor wafer on a desired region of the surface of the semiconductor wafer; and growing the epitaxial layer on the surface of the semiconductor wafer while the impurity reaches the surface of the epitaxial layer. A step of forming a buried layer having the same conductivity type as that of the epitaxial layer in the epitaxial layer and having a higher concentration than the impurity concentration of the epitaxial layer by auto-doping to a degree not to do so. A method for manufacturing a Schottky barrier diode.
体ウエハと同じ導電型を有する不純物を蒸着する工程
と、前記半導体ウエハ表面にエピタキシャル層を成長さ
せつつ、前記不純物を前記エピタキシャル層の表面に達
しない程度までオートドープすることにより、前記エピ
タキシャル層内に前記エピタキシャル層と同じ導電型を
有し、かつ前記エピタキシャル層の不純物濃度よりも高
濃度の埋め込み層を形成する工程と、前記エピタキシャ
ル層に前記エピタキシャル層と逆のｐ導電型を有するガ
ードリング層を形成する工程と、前記エピタキシャル層
に接触するようにショットキメタルを形成する工程を含
むことを特徴とするショットキバリアダイオードの製造
方法。2. A step of depositing an impurity having the same conductivity type as that of the semiconductor wafer on a desired region of the surface of the semiconductor wafer, and growing the epitaxial layer on the surface of the semiconductor wafer while the impurity reaches the surface of the epitaxial layer. Forming a buried layer having the same conductivity type as that of the epitaxial layer in the epitaxial layer and having a higher concentration than the impurity concentration of the epitaxial layer, A method for manufacturing a Schottky barrier diode, comprising: forming a guard ring layer having a p-type conductivity opposite to that of an epitaxial layer; and forming a Schottky metal so as to contact the epitaxial layer.
１１００℃以上の温度で行い、前記ガードリング層を形
成する工程は９００〜１１００℃の温度範囲で行う請求
項２記載のショットキバリアダイオードの製造方法。3. The method according to claim 2, wherein the step of forming the epitaxial layer is performed at a temperature of 1100 ° C. or higher, and the step of forming the guard ring layer is performed at a temperature of 900 to 1100 ° C. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25200397A JPH1197717A (en) | 1997-09-17 | 1997-09-17 | Manufacture of schottky barrier diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25200397A JPH1197717A (en) | 1997-09-17 | 1997-09-17 | Manufacture of schottky barrier diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197717A true JPH1197717A (en) | 1999-04-09 |
Family
ID=17231219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25200397A Pending JPH1197717A (en) | 1997-09-17 | 1997-09-17 | Manufacture of schottky barrier diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197717A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044139A (en) * | 1999-07-29 | 2001-02-16 | Furukawa Electric Co Ltd:The | GaN-based semiconductor device |
| US8779439B2 (en) | 2011-11-07 | 2014-07-15 | Hyundai Motor Company | Silicon carbide Schottky-barrier diode device and method for manufacturing the same |
-
1997
- 1997-09-17 JP JP25200397A patent/JPH1197717A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044139A (en) * | 1999-07-29 | 2001-02-16 | Furukawa Electric Co Ltd:The | GaN-based semiconductor device |
| US8779439B2 (en) | 2011-11-07 | 2014-07-15 | Hyundai Motor Company | Silicon carbide Schottky-barrier diode device and method for manufacturing the same |
| US8936964B2 (en) | 2011-11-07 | 2015-01-20 | Hyundai Motor Company | Silicon carbide schottky-barrier diode device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710059A (en) | Method for producing a semiconductor device having a semiconductor layer of SiC by implanting | |
| US7282753B2 (en) | Vertical conducting power semiconducting devices made by deep reactive ion etching | |
| CN101271926B (en) | High-efficiency rectifier | |
| WO2016010097A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| CN104253153B (en) | Field cut-off type reverse-conducting insulated gate bipolar transistor npn npn and its manufacture method | |
| CN116895699A (en) | A cascode trench MOSFET with heterojunction and preparation method | |
| KR101049797B1 (en) | High performance transient voltage protection device and its manufacturing method | |
| EP0233202A1 (en) | PRODUCTION OF A SEMICONDUCTOR DEVICE WITH EMBEDDED OXYD. | |
| CN107078156A (en) | Reverse-conducting lock control bipolar-conduction device and method with reduction warpage risk | |
| JP6654189B2 (en) | Method for manufacturing semiconductor device with thin semiconductor wafer | |
| JP2013135213A (en) | Semiconductor element and manufacturing method of the same | |
| JPH1197717A (en) | Manufacture of schottky barrier diode | |
| KR20100122281A (en) | Schottky barrier diode and fabricating method thereof | |
| CN117650179A (en) | A shielded gate field effect transistor and its preparation method | |
| JPH10125611A (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP4003277B2 (en) | Manufacturing method of Schottky barrier diode | |
| CN210607276U (en) | Groove type power device based on Schottky structure | |
| JPH10335630A (en) | Semiconductor device and manufacturing method thereof | |
| JP3951677B2 (en) | Semiconductor element | |
| EP0890184B1 (en) | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC | |
| JP3653969B2 (en) | Manufacturing method of Schottky barrier diode | |
| JP2715622B2 (en) | Integrated circuit device and method of manufacturing the same | |
| CN210607275U (en) | A trench semiconductor power device with built-in Schottky structure | |
| JP2006165370A (en) | Semiconductor device and manufacturing method thereof | |
| JP2004335758A (en) | Diode element and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050621 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |