JPH1197717A - ショットキバリアダイオードの製造方法 - Google Patents
ショットキバリアダイオードの製造方法Info
- Publication number
- JPH1197717A JPH1197717A JP25200397A JP25200397A JPH1197717A JP H1197717 A JPH1197717 A JP H1197717A JP 25200397 A JP25200397 A JP 25200397A JP 25200397 A JP25200397 A JP 25200397A JP H1197717 A JPH1197717 A JP H1197717A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- layer
- impurity
- forming
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- 239000010703 silicon Substances 0.000 abstract description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 7
- 239000011574 phosphorus Substances 0.000 abstract description 7
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 逆方向電流ＩＲを増大させることなく、順方
向電圧ＶＦを低くすることができるショットキバリアダ
イオードの製造方法を提供する。 【解決手段】 Ｎ型シリコンウエハ表面の中央部にリン
を蒸着する工程と、シリコンウエハ表面にエピタキシャ
ル層を成長させつつ、リンをエピタキシャル層の表面に
達しない程度までオートドープすることにより、エピタ
キシャル層内にエピタキシャル層の不純物濃度よりも高
濃度のＮ型埋め込み層を形成する工程と、エピタキシャ
ル層にＰ型ガードリング層を形成する工程と、エピタキ
シャル層に接触するようにショットキメタルを形成する
工程を含む。
向電圧ＶＦを低くすることができるショットキバリアダ
イオードの製造方法を提供する。 【解決手段】 Ｎ型シリコンウエハ表面の中央部にリン
を蒸着する工程と、シリコンウエハ表面にエピタキシャ
ル層を成長させつつ、リンをエピタキシャル層の表面に
達しない程度までオートドープすることにより、エピタ
キシャル層内にエピタキシャル層の不純物濃度よりも高
濃度のＮ型埋め込み層を形成する工程と、エピタキシャ
ル層にＰ型ガードリング層を形成する工程と、エピタキ
シャル層に接触するようにショットキメタルを形成する
工程を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、逆方向電流ＩＲを
増大させることなく、順方向電圧ＶＦを低くすることが
できるショットキバリアダイオードの製造方法に関す
る。
増大させることなく、順方向電圧ＶＦを低くすることが
できるショットキバリアダイオードの製造方法に関す
る。
【０００２】
【従来の技術】図３は従来のショットキバリアダイオー
ド（以下ＳＢＤと呼ぶ）のチップ断面図である。Ｎ型シ
リコンウエハ１上にこれよりも低濃度のＮ型エピタキシ
ャル層２が形成され、その表面には環状のＰ型ガードリ
ング層４が形成されている。エピタキシャル層２の表面
上には環状の酸化膜５が形成され、その開口部にはショ
ットキメタル７がエピタキシャル層２と接触するように
形成されている。
ド（以下ＳＢＤと呼ぶ）のチップ断面図である。Ｎ型シ
リコンウエハ１上にこれよりも低濃度のＮ型エピタキシ
ャル層２が形成され、その表面には環状のＰ型ガードリ
ング層４が形成されている。エピタキシャル層２の表面
上には環状の酸化膜５が形成され、その開口部にはショ
ットキメタル７がエピタキシャル層２と接触するように
形成されている。
【０００３】周知のようにＳＢＤは、金属と半導体との
接触によって生じる電位障壁を利用したダイオードであ
り、その特性上、ＰＮ接合の半導体にはない利点を備え
ている。すなわち、ＳＢＤに順方向の電圧をかけると、
金属中の自由電子よりもエネルギーレベルが高い状態で
半導体中の電子が金属の方に注入され、順方向電流が流
れる。このとき、金属の仕事関数φｍをシリコンの仕事
関数φｓに近づくように設定すれば、バリアハイトφＢ
がＰＮ接合の半導体に比べて低くなるため、順方向電圧
ＶＦが低くなるという利点がある。また、キャリアの伝
導は電子、すなわち多数キャリアの流れによるため、逆
回復時間ｔｒｒが短くなり、スイッチング速度が速いと
いう利点もある。
接触によって生じる電位障壁を利用したダイオードであ
り、その特性上、ＰＮ接合の半導体にはない利点を備え
ている。すなわち、ＳＢＤに順方向の電圧をかけると、
金属中の自由電子よりもエネルギーレベルが高い状態で
半導体中の電子が金属の方に注入され、順方向電流が流
れる。このとき、金属の仕事関数φｍをシリコンの仕事
関数φｓに近づくように設定すれば、バリアハイトφＢ
がＰＮ接合の半導体に比べて低くなるため、順方向電圧
ＶＦが低くなるという利点がある。また、キャリアの伝
導は電子、すなわち多数キャリアの流れによるため、逆
回復時間ｔｒｒが短くなり、スイッチング速度が速いと
いう利点もある。
【０００４】近年、消費電力の削減という目的から、Ｓ
ＢＤの順方向電圧ＶＦをさらに低くすることが望まれて
いる。ＳＢＤの順方向電圧ＶＦを低くするには、次に示
すような方法が考えられる。
ＢＤの順方向電圧ＶＦをさらに低くすることが望まれて
いる。ＳＢＤの順方向電圧ＶＦを低くするには、次に示
すような方法が考えられる。
【０００５】１）エピタキシャル層の膜厚を薄くする。 ２）エピタキシャル層の比抵抗を低くする。
【０００６】３）バリアサイトを低くする。 ４）エピタキシャル層とショットキメタルの接合面積を
広くする。
広くする。
【０００７】
【発明が解決しようとする課題】一方、ＳＢＤはリーク
電流である逆方向電流ＩＲがＰＮ接合からなるダイオー
ドと比べて高い。この逆方向電流ＩＲを小さくするに
は、 １）エピタキシャル層の膜厚を厚くする。
電流である逆方向電流ＩＲがＰＮ接合からなるダイオー
ドと比べて高い。この逆方向電流ＩＲを小さくするに
は、 １）エピタキシャル層の膜厚を厚くする。
【０００８】２）エピタキシャル層の比抵抗を高くす
る。 ３）バリアハイトを高くする。
る。 ３）バリアハイトを高くする。
【０００９】４）エピタキシャル層とショットキメタル
の接合面積を小さくする。 などの方法が考えられる。しかしながら、これらの方法
は、先に説明した順方向電圧ＶＦを低くするための手段
と相対関係にある。また、ショットキメタルとエピタキ
シャル層の接合面積を広くすると、チップサイズが大き
くなってしまいコストが上昇すると同時に携帯電話など
小型の電子機器に用いることができなくなることがあ
る。
の接合面積を小さくする。 などの方法が考えられる。しかしながら、これらの方法
は、先に説明した順方向電圧ＶＦを低くするための手段
と相対関係にある。また、ショットキメタルとエピタキ
シャル層の接合面積を広くすると、チップサイズが大き
くなってしまいコストが上昇すると同時に携帯電話など
小型の電子機器に用いることができなくなることがあ
る。
【００１０】本発明は上記問題を解決するためのもので
あり、逆方向電流ＩＲを増大させるすることなく、順方
向電圧ＶＦを低くすることができるＳＢＤの製造方法を
提供することを目的とする。
あり、逆方向電流ＩＲを増大させるすることなく、順方
向電圧ＶＦを低くすることができるＳＢＤの製造方法を
提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
の本発明は、半導体ウエハ表面の所望領域に前記半導体
ウエハと同じ導電型を有する不純物を蒸着する工程と、
前記半導体ウエハ表面にエピタキシャル層を成長させつ
つ、前記不純物を前記エピタキシャル層の表面に達しな
い程度までオートドープすることにより、前記エピタキ
シャル層内に前記エピタキシャル層と同じ導電型を有
し、かつ前記エピタキシャル層の不純物濃度よりも高濃
度の埋め込み層を形成する工程と、前記エピタキシャル
層に前記エピタキシャル層と逆の導電型を有するガード
リング層を形成する工程と、前記エピタキシャル層に接
触するようにショットキメタルを形成する工程を含むも
のである。
の本発明は、半導体ウエハ表面の所望領域に前記半導体
ウエハと同じ導電型を有する不純物を蒸着する工程と、
前記半導体ウエハ表面にエピタキシャル層を成長させつ
つ、前記不純物を前記エピタキシャル層の表面に達しな
い程度までオートドープすることにより、前記エピタキ
シャル層内に前記エピタキシャル層と同じ導電型を有
し、かつ前記エピタキシャル層の不純物濃度よりも高濃
度の埋め込み層を形成する工程と、前記エピタキシャル
層に前記エピタキシャル層と逆の導電型を有するガード
リング層を形成する工程と、前記エピタキシャル層に接
触するようにショットキメタルを形成する工程を含むも
のである。
【００１２】これによれば、エピタキシャル層内に高濃
度不純物の埋め込み層を形成したので、エピタキシャル
層全体の不純物濃度を下げたり、エピタキシャル層の膜
厚を薄くすることなく、エピタキシャル層の抵抗値を下
げることができ、ＳＢＤの順方向電圧ＶＦを低くするこ
とができる。埋め込み層はエピタキシャル層の表面に達
しない程度の深さに形成され、メタルと接触するエピタ
キシャル層の濃度が低いままで保たれているため、逆方
向電流ＩＲが高くなることはない。一方、エピタキシャ
ル層の膜厚を薄くする必要がないので、ガードリング層
とシリコンウエハとの距離により保っていた耐圧が下が
ることもない。
度不純物の埋め込み層を形成したので、エピタキシャル
層全体の不純物濃度を下げたり、エピタキシャル層の膜
厚を薄くすることなく、エピタキシャル層の抵抗値を下
げることができ、ＳＢＤの順方向電圧ＶＦを低くするこ
とができる。埋め込み層はエピタキシャル層の表面に達
しない程度の深さに形成され、メタルと接触するエピタ
キシャル層の濃度が低いままで保たれているため、逆方
向電流ＩＲが高くなることはない。一方、エピタキシャ
ル層の膜厚を薄くする必要がないので、ガードリング層
とシリコンウエハとの距離により保っていた耐圧が下が
ることもない。
【００１３】また、埋め込み層はエピタキシャル層を形
成すると同時に、あらかじめエピタキシャル層に蒸着し
た不純物をオートドープして形成する。この方法によれ
ば、エピタキシャル層を形成した後、イオン注入により
不純物層を形成する方法に比べて次のような利点があ
る。
成すると同時に、あらかじめエピタキシャル層に蒸着し
た不純物をオートドープして形成する。この方法によれ
ば、エピタキシャル層を形成した後、イオン注入により
不純物層を形成する方法に比べて次のような利点があ
る。
【００１４】まず、イオン注入機という大規模な設備を
必要とせずエピタキシャル層内に埋め込み層を形成する
ことができる。また、このエピタキシャル層形成と同時
に、不純物をオートドープさせることにより埋め込み層
を形成するため、従来のＳＢＤに比べて新規に追加され
た工程は、シリコンウエハへ不純物を蒸着する工程だけ
であり、工程が複雑となることもなく、コストも抑える
ことができる。さらに、イオン注入の際にエピタキシャ
ル層の表面に欠陥が生じるといった問題もない。特に、
エピタキシャル層の深い位置に不純物層を形成する場
合、イオン注入による方法では、高エネルギーを必要と
するため、表面格子に欠陥が生じ、ショットキメタルと
の接合性に問題が起こることがある。オートドープによ
り埋め込み層を形成する方法では、このような不都合が
生じることがない。
必要とせずエピタキシャル層内に埋め込み層を形成する
ことができる。また、このエピタキシャル層形成と同時
に、不純物をオートドープさせることにより埋め込み層
を形成するため、従来のＳＢＤに比べて新規に追加され
た工程は、シリコンウエハへ不純物を蒸着する工程だけ
であり、工程が複雑となることもなく、コストも抑える
ことができる。さらに、イオン注入の際にエピタキシャ
ル層の表面に欠陥が生じるといった問題もない。特に、
エピタキシャル層の深い位置に不純物層を形成する場
合、イオン注入による方法では、高エネルギーを必要と
するため、表面格子に欠陥が生じ、ショットキメタルと
の接合性に問題が起こることがある。オートドープによ
り埋め込み層を形成する方法では、このような不都合が
生じることがない。
【００１５】
【発明の実施の形態】図１は本発明によるＳＢＤのチッ
プ断面図である。Ｎ型シリコンウエハ１上にはＮ型エピ
タキシャル層２が形成されている。シリコンウエハ１と
エピタキシャル層２の界面からエピタキシャル層２の内
部にかけて、高濃度のＮ型埋め込み層３が形成されてい
る。エピタキシャル層２の表面には環状のＰ型ガードリ
ング層４が形成されている。エピタキシャル層２の表面
上には環状の酸化物層５が形成されており、その開口部
６にはチタンなどからなるショットキメタル７が形成さ
れている。
プ断面図である。Ｎ型シリコンウエハ１上にはＮ型エピ
タキシャル層２が形成されている。シリコンウエハ１と
エピタキシャル層２の界面からエピタキシャル層２の内
部にかけて、高濃度のＮ型埋め込み層３が形成されてい
る。エピタキシャル層２の表面には環状のＰ型ガードリ
ング層４が形成されている。エピタキシャル層２の表面
上には環状の酸化物層５が形成されており、その開口部
６にはチタンなどからなるショットキメタル７が形成さ
れている。
【００１６】前記シリコンウエハ１は、比抵抗が２〜４
ｍΩとなるようにシリコンに砒素をドーピングした。エ
ピタキシャル層２の比抵抗は１〜３ｍΩと設定した。埋
め込み層３のＮ型不純物の濃度は、１×１０19／ｃｍ-3
となるようにリンがドーピングされている。埋め込み層
３の不純物濃度は、エピタキシャル層２のそれよりも高
ければよい。埋め込み層３は、エピタキシャル層２の表
面から１．５μｍ程度の深さまでオートドープした。エ
ピタキシャル層２の膜厚は３〜５μｍ程度である。
ｍΩとなるようにシリコンに砒素をドーピングした。エ
ピタキシャル層２の比抵抗は１〜３ｍΩと設定した。埋
め込み層３のＮ型不純物の濃度は、１×１０19／ｃｍ-3
となるようにリンがドーピングされている。埋め込み層
３の不純物濃度は、エピタキシャル層２のそれよりも高
ければよい。埋め込み層３は、エピタキシャル層２の表
面から１．５μｍ程度の深さまでオートドープした。エ
ピタキシャル層２の膜厚は３〜５μｍ程度である。
【００１７】エピタキシャル層に高濃度の埋め込み層を
形成したため、エピタキシャル層の膜厚を薄くしたり、
エピタキシャル層の比抵抗を下げることなく、順方向電
圧ＶＦを小さくすることができる。また、ガードリング
層と埋め込み層の距離を十分に保つことにより、ガード
リング層とシリコンウエハの距離により保っていた耐圧
を確保することができる。埋め込み層とエピタキシャル
層の表面に距離を残すことにより、メタルと接触するエ
ピタキシャル層の濃度を低いままで保つことにより、逆
方向電流ＩＲが増大するのを防止している。
形成したため、エピタキシャル層の膜厚を薄くしたり、
エピタキシャル層の比抵抗を下げることなく、順方向電
圧ＶＦを小さくすることができる。また、ガードリング
層と埋め込み層の距離を十分に保つことにより、ガード
リング層とシリコンウエハの距離により保っていた耐圧
を確保することができる。埋め込み層とエピタキシャル
層の表面に距離を残すことにより、メタルと接触するエ
ピタキシャル層の濃度を低いままで保つことにより、逆
方向電流ＩＲが増大するのを防止している。
【００１８】次にこのＳＢＤの製造方法について図２を
参照しながら説明する。まず、砒素をドーピングしたシ
リコンウエハ１を用意した。そしてこのシリコンウエハ
１の全面に酸化膜層５を形成した。図２（ａ）にこの状
態を示す。次に酸化膜層５をエッチングし、中央に開口
部６を形成した後、ここにリン８を蒸着した。これを示
したのが図２（ｂ）である。前記開口部は４２０〜４８
０μｍ角に形成した。次にシリコンウエハ１上にエピタ
キシャル層２を成長した。このとき同時にリン８がオー
トドープしエピタキシャル層２内に高濃度のＮ型埋め込
み層３が形成される。埋め込み層３がエピタキシャル層
２の表面にまで達することがないように成長温度および
時間を設定する必要がある。本実施の形態ではエピタキ
シャル層２の成長温度は１１５０℃程度に設定した。こ
のとき、シリコンウエハ１裏面の砒素が表面のエピタキ
シャル層２に回り込むのを防止するため、シリコンウエ
ハ１裏面には酸化膜５が形成されたままとなっている。
この状態を図２（ｃ）に示す。次いで、再度エピタキシ
ャル層２に酸化膜５を形成し、環状にエッチングした
後、Ｐ型不純物であるボロンを拡散してガードリング層
４を形成した。ガードリング層４の拡散温度は９００℃
程度に設定し、エピタキシャル層成長温度よりも低く設
定した。このため、ガードリング層４形成時に埋め込み
層３がエピタキシャル層２の表面にまでさらにオートド
ープすることがない。この状態を図２（ｄ）に示す。次
に、ＣＶＤ、コンタクト窓エッチを行いショットキメタ
ル７を形成した。この状態を図２（ｅ）に示す。
参照しながら説明する。まず、砒素をドーピングしたシ
リコンウエハ１を用意した。そしてこのシリコンウエハ
１の全面に酸化膜層５を形成した。図２（ａ）にこの状
態を示す。次に酸化膜層５をエッチングし、中央に開口
部６を形成した後、ここにリン８を蒸着した。これを示
したのが図２（ｂ）である。前記開口部は４２０〜４８
０μｍ角に形成した。次にシリコンウエハ１上にエピタ
キシャル層２を成長した。このとき同時にリン８がオー
トドープしエピタキシャル層２内に高濃度のＮ型埋め込
み層３が形成される。埋め込み層３がエピタキシャル層
２の表面にまで達することがないように成長温度および
時間を設定する必要がある。本実施の形態ではエピタキ
シャル層２の成長温度は１１５０℃程度に設定した。こ
のとき、シリコンウエハ１裏面の砒素が表面のエピタキ
シャル層２に回り込むのを防止するため、シリコンウエ
ハ１裏面には酸化膜５が形成されたままとなっている。
この状態を図２（ｃ）に示す。次いで、再度エピタキシ
ャル層２に酸化膜５を形成し、環状にエッチングした
後、Ｐ型不純物であるボロンを拡散してガードリング層
４を形成した。ガードリング層４の拡散温度は９００℃
程度に設定し、エピタキシャル層成長温度よりも低く設
定した。このため、ガードリング層４形成時に埋め込み
層３がエピタキシャル層２の表面にまでさらにオートド
ープすることがない。この状態を図２（ｄ）に示す。次
に、ＣＶＤ、コンタクト窓エッチを行いショットキメタ
ル７を形成した。この状態を図２（ｅ）に示す。
【００１９】このようにして製造したＳＢＤは、チップ
サイズ０．７５ｍｍにおいて、順方向電流１Ａのときに
順方向電流ＶＦを０．４０Ｖまで低減することができ
た。
サイズ０．７５ｍｍにおいて、順方向電流１Ａのときに
順方向電流ＶＦを０．４０Ｖまで低減することができ
た。
【００２０】
【発明の効果】以上説明したように本発明によれば、シ
ョットキバリアダイオードの逆方向電流ＩＲを増加させ
ることなく順方向電圧ＶＦを小さくすることができる。
ョットキバリアダイオードの逆方向電流ＩＲを増加させ
ることなく順方向電圧ＶＦを小さくすることができる。
【００２１】また、埋め込み拡散によりエピタキシャル
層内に高濃度不純物層を形成するため、エピタキシャル
層の表面に欠陥が生じることがなく信頼性にも優れたシ
ョットキバリアダイオードを提供することができる。
層内に高濃度不純物層を形成するため、エピタキシャル
層の表面に欠陥が生じることがなく信頼性にも優れたシ
ョットキバリアダイオードを提供することができる。
【図１】本発明のＳＢＤを示すチップ断面図
【図２】本発明のＳＢＤの製造方法を説明する図
【図３】従来のＳＢＤを示すチップ断面図
１ シリコンウエハ ２ エピタキシャル層 ３ 埋め込み層 ４ ガードリング層 ５ 酸化膜 ６ 開口部 ７ ショットキメタル ８ リン
Claims (3)
- 【請求項１】 半導体ウエハ表面の所望領域に前記半導
体ウエハと同じ導電型を有する不純物を蒸着する工程
と、前記半導体ウエハ表面にエピタキシャル層を成長さ
せつつ、前記不純物を前記エピタキシャル層の表面に達
しない程度までオートドープすることにより、前記エピ
タキシャル層内に前記エピタキシャル層と同じ導電型を
有し、かつ前記エピタキシャル層の不純物濃度よりも高
濃度の埋め込み層を形成する工程を含むことを特徴とす
るショットキバリアダイオードの製造方法。 - 【請求項２】 半導体ウエハ表面の所望領域に前記半導
体ウエハと同じ導電型を有する不純物を蒸着する工程
と、前記半導体ウエハ表面にエピタキシャル層を成長さ
せつつ、前記不純物を前記エピタキシャル層の表面に達
しない程度までオートドープすることにより、前記エピ
タキシャル層内に前記エピタキシャル層と同じ導電型を
有し、かつ前記エピタキシャル層の不純物濃度よりも高
濃度の埋め込み層を形成する工程と、前記エピタキシャ
ル層に前記エピタキシャル層と逆のｐ導電型を有するガ
ードリング層を形成する工程と、前記エピタキシャル層
に接触するようにショットキメタルを形成する工程を含
むことを特徴とするショットキバリアダイオードの製造
方法。 - 【請求項３】 前記エピタキシャル層を形成する工程は
１１００℃以上の温度で行い、前記ガードリング層を形
成する工程は９００〜１１００℃の温度範囲で行う請求
項２記載のショットキバリアダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25200397A JPH1197717A (ja) | 1997-09-17 | 1997-09-17 | ショットキバリアダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25200397A JPH1197717A (ja) | 1997-09-17 | 1997-09-17 | ショットキバリアダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197717A true JPH1197717A (ja) | 1999-04-09 |
Family
ID=17231219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25200397A Pending JPH1197717A (ja) | 1997-09-17 | 1997-09-17 | ショットキバリアダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197717A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044139A (ja) * | 1999-07-29 | 2001-02-16 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置 |
| US8779439B2 (en) | 2011-11-07 | 2014-07-15 | Hyundai Motor Company | Silicon carbide Schottky-barrier diode device and method for manufacturing the same |
-
1997
- 1997-09-17 JP JP25200397A patent/JPH1197717A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044139A (ja) * | 1999-07-29 | 2001-02-16 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置 |
| US8779439B2 (en) | 2011-11-07 | 2014-07-15 | Hyundai Motor Company | Silicon carbide Schottky-barrier diode device and method for manufacturing the same |
| US8936964B2 (en) | 2011-11-07 | 2015-01-20 | Hyundai Motor Company | Silicon carbide schottky-barrier diode device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710059A (en) | Method for producing a semiconductor device having a semiconductor layer of SiC by implanting | |
| US7282753B2 (en) | Vertical conducting power semiconducting devices made by deep reactive ion etching | |
| CN101271926B (zh) | 高效整流器 | |
| WO2016010097A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104253153B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN116895699A (zh) | 一种具有异质结的共源共栅沟槽mosfet及制备方法 | |
| KR101049797B1 (ko) | 고성능 과도전압 방호소자 및 그 제조방법 | |
| EP0233202A1 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| CN107078156A (zh) | 具有降低翘曲风险的反向导通闸控双极导通装置及方法 | |
| JP6654189B2 (ja) | 薄い半導体ウェハを備える半導体デバイスの製造方法 | |
| JP2013135213A (ja) | 半導体素子及びその製造方法 | |
| JPH1197717A (ja) | ショットキバリアダイオードの製造方法 | |
| KR20100122281A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN117650179A (zh) | 一种屏蔽栅场效应晶体管及其制备方法 | |
| JPH10125611A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4003277B2 (ja) | ショットキバリアダイオードの製造方法 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JP3951677B2 (ja) | 半導体素子 | |
| EP0890184B1 (en) | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC | |
| JP3653969B2 (ja) | ショットキバリアダイオードの製造方法 | |
| JP2715622B2 (ja) | 集積回路デバイス及びその製造方法 | |
| CN210607275U (zh) | 一种内置肖特基结构的沟槽式半导体功率器件 | |
| JP2006165370A (ja) | 半導体装置及びその製造方法 | |
| JP2004335758A (ja) | ダイオード素子及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050621 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |