JPH11112395A - 等化器 - Google Patents

Abstract

(57)【要約】 ディジタル通信において、フェージングと伝搬路の遅延
広がりによる通信品質の劣化を補償するため、ダイバー
シチと波形等化を同時に行うための効果的な構成方法を
提供することを目的とする。 【課題】判定帰還形等化器の構成おいて、ダイバーシチ
受信された各ブランチの信号を別々に設けたフィードフ
ォワードフィルタ部の入力とし、さらに別にフィードバ
ックフィルタ部を設け、これらのフィルタの全加算値を
一つの波形等化フィルタの出力と見なして誤差信号を求
め、収束アルゴリズムにより全フィルタ部のタップ係数
をまとめて更新する。 【解決手段】本発明によれば、合成型ダイバーシチに必
要なブランチ間の位相補償が等化器内部で行えること、
伝搬路の遅延広がりに対して波形等化が効果的に行える
ことから、劣悪な伝搬環境に耐え得る受信機を構成する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する利用分野】本発明はディジタル通信にお
けるダイバーシチ受信を実現する、波形等化器を含む復
調部の構成に関するものである。

【０００２】

【従来技術】陸上移動通信においては通常見通し外通信
となり、受信波は多くの反射、回折、および散乱を受け
た多重波で構成される複雑な特性を有するものとなる。
さらに、このような状況の中で移動局が移動することに
より、伝搬路の通信特性は瞬時に変動し通信品質を劣化
させる。この振幅特性の変動は一般にレイリー分布に従
うことが知られており、この現象はレイリーフェージン
グと呼ばれる。

【０００３】レイリーフェージング、特に振幅の瞬時変
動による通信品質の劣化の対策としては、ダイバーシチ
が一般に用いられる。ダイバーシチは、統計的に独立と
なる複数の伝搬路（多重伝搬路）を経由した受信信号
(個々の信号をブランチと呼ぶ)の中から、受信電力が高
いものを選択あるいは合成することにより、受信電力が
低下する確率を下げることにより影響を抑圧する技術で
ある。ダイバーシチは、独立な受信信号を得る方法によ
り、アンテナダイバーシチ、指向性ダイバーシチ、偏波
ダイバーシチなどに分類される。また、独立な受信信号
の合成方法により、選択型、等利得合成型、最大比合成
型などに分類される。ここで各合成方法について簡単に
説明する。

【０００４】図２は選択型ダイバーシチのブロック図で
ある。11は１系受信信号入力端子、12は２系受信信号入
力端子、13と14は電力測定器、15は比較器、16は選択
器、１７は選択型ダイバーシチ器、１８はダイバーシチ
出力端子である。図２において、１系受信信号入力端子
11から入力された受信信号は、選択器16の入力に送ら
れると同時に電力測定器13に送られる。該電力測定器13
は入力された１系受信信号の電力を求め、該電力値を比
較器15に送る。一方１系受信信号とは独立に得られた２
系受信信号は、２系受信信号入力端子12を介して前記選
択器16の入力と電力測定器14に送られる。該電力測定
器14は入力された２系受信信号の電力を求め、該電力値
を前記比較器15に送る。前記比較器15は入力された前記
１系と２系の各々の電力値の大きさを比較し、比較の結
果を前記選択器16の切換端子に送る。該選択器16は、
前記比較器15から送られた比較情報に基づいて、電力値
が大きい方の入力信号を選択して、ダイバーシチ出力端
子18を介して出力する。このような構成をとることによ
り、フェージングによって受信信号の電力が低下して
も、電力のより大きい系の受信信号を選択することによ
って、通信品質の劣化が生じる確率を低減することがで
きる。

【０００５】次に、図３は最大比合成型ダイバーシチの
ブロック図である。11から14の符号は図２と同じもので
ある。また、20と21は利得推定器、22と23は振幅乗算
器、24は位相制御器、25と26は移相器、27は加算器、29
はダイバーシチ出力端子である。図３において、１系受
信信号入力端子11から入力された受信信号は、電力測定
器13及び位相制御器24並びに移相器25に送られる。同様
に２系受信信号入力端子12から入力された受信信号は、
電力測定器14及び前記位相制御器24並びに移相器26に送
られる。前記位相制御器24は、入力された二つの信号
（１系受信信号と２系受信信号）の位相を比較し、これ
らの位相を揃えるために１系信号と２系信号と個々に必
要な位相補償値をそれぞれ求めて前記移相器25と移相器
26へ送る。前記移相器25は、前記位相制御器24から送ら
れてきた位相補償値をもとにして１系受信信号の位相を
シフトさせ振幅乗算器22に送る。また前記移相器26は、
前記位相制御器24から送られてきた位相補償値をもとに
して２系受信信号の位相をシフトさせ前記振幅乗算器23
に送る。一方、前記電力測定器13に入力した１系受信信
号は、その電力値を求められ、求められた電力値を利得
推定器20に送る。該利得推定器20は、送られてきた信号
電力を基に利得を推定し、得られた利得値を前記振幅乗
算器22に送る。前記振幅乗算器22は前記移相器25から入
力した信号（位相補償された信号）に前記利得推定器20
から入力した信号（利得値）を乗算し、加算器27に送
る。また、前記電力測定器14に入力した２系受信信号
は、その電力値を求められ、求められた電力値を利得推
定器21に送る。該利得推定器21は、送られてきた信号電
力を基に利得を推定し、得られた利得値を前記振幅乗算
器23に送る。前記振幅乗算器23は前記移相器26から入力
した信号（位相補償された信号）に前記利得推定器21か
ら入力した信号（利得値）を乗算し、前記加算器27に送
る。前記加算器27はこれら入力した１系信号と２系信号
とを合成して、ダイバーシチ出力端子29を介して出力す
る。尚、前述の１系の利得推定器20と２系の利得推定器
21ではそれぞれの系の電力測定器13と14から得られた信
号電力値をもとにして、前記加算器27による合成信号の
信号対雑音比が最大となる利得を推定している。このよ
うに、最大比合成型ダイバーシチは独立に得られる受信
信号の位相を揃えた上で、信号対雑音比が最大となると
なるような比率で合成することにより、フェージングの
影響を軽減する方式である。尚、前記振幅乗算器22と23
において、それぞれの係数を等しくして、等比率で合成
を行う方式が等利得合成型ダイバーシチである。

【０００６】ところで、前述の多重伝搬路を構成する各
伝搬経路は、各々異なった伝搬路長を持つため、受信点
での到達時間にはばらつきが生じる。このばらつきの度
合いを遅延広がり(あるいは遅延分散)と呼ぶ。遅延広が
りが１シンボル当たりの伝送時間に比べて十分小さい場
合にはダイバーシチが有効であるが、通信路の地理的な
条件により遅延広がりが大きい場合には符号間干渉を生
じ、通信品質の劣化を引き起こす。従って、ダイバーシ
チのみでは符号間干渉に対する補償効果は小さく、判定
帰還型等化器やビタビ等化器に代表される波形等化器を
用いる必要がある。この中で、判定帰還型等化器は多く
の変調方式に汎用的に適用できること、ビタビ等化器と
比較してアルゴリズムが簡略である、などの特徴があ
り、遅延広がり対策として多く用いられる。

【０００７】以下、波形等化器について説明する。図４
は波形等化器の一種である判定帰還型等化器の動作を説
明する図である。31はディジタル受信信号入力端子、32
と33は遅延素子、34と34´は乗算器、35は加算器、36は
判定器、37は参照信号メモリ、38は切換え器、39は誤差
推定器、40はタップ係数更新器、41は等化出力端子、42
はフィードフォワードフィルタ部（ＦＦフィルタ部）、
43はフィードバックフィルタ部（ＦＢフィルタ部）、44
は波形等化フィルタである。図４において、遅延素子33
は1シンボルの伝送間隔時間と等しい遅延時間Tsを持
ち、遅延素子32は遅延素子33の遅延時間の整数分の１
(通常は２分の１)の遅延時間Tpを持つ。また、ＦＦフィ
ルタ部42はトランスバーサル型で遅延素子32と乗算器34
とから構成され、ＦＢフィルタ部43もまたトランスバー
サル型で遅延素子33と乗算器34´とから構成され、波形
等化フィルタ44は前記ＦＦフィルタ部42及び前記ＦＢフ
ィルタ部43並びに加算器35とから成る。前記乗算器34に
はタップ係数と呼ぶ複素係数Ｆ_-j，Ｆ_-j+1，・・・，Ｆ
₀が各々設定され、前記乗算器34´にはタップ係数Ｂ₁，
Ｂ₂，・・・，Ｂ_Kが各々設定されている。

【０００８】サンプリング間隔Tpでサンプリングされた
受信信号はディジタル受信信号入力端子31に入力され、
波形等化フィルタ44のＦＦフィルタ部42の遅延素子32に
送られ、順次乗算器34によって各々のタップ係数との積
がとられる。同時に切換え器38の出力がＦＢフィルタ部
43に送られ、同様に順次乗算器34´によって各々のタッ
プ係数との積がとられる。これらの乗算の結果は全て加
算器35に送られて加算される。この信号は判定器36およ
び誤差推定器39に送られると同時に等化出力端子41から
取り出される。該判定器36では、入力信号がどのシンボ
ルであるかを判定し、判定結果のシンボルを前記切換え
器の入力の一方に送る。ディジタル通信においては、通
常同期をとるなどの目的のために固定のシンボル系列を
挿入する。このシンボル系列は受信側にとっても既知の
ものであり、該シンボル系列を参照信号として参照信号
メモリ37に記憶している。前記切換え器38では、通常は
前記判定器36の出力を選択し、送信シンボルが既知のも
のである時間だけ前記参照信号メモリ37の出力を選択す
る。この出力は上述のＦＢフィルタ部43および誤差推定
器39に送られる。該誤差推定器39ではこの信号を基準と
して波形等化フィルタ44の出力の誤差を推定しこれをタ
ップ係数更新器40に送る。該タップ係数更新器40では入
力される推定誤差が“０”に収束するように波形等化フ
ィルタ44の全タップ係数を個々に随時更新する。以上の
動作を繰り返すと、波形等化フィルタ44は符号間干渉成
分を除去するようにタップ係数が更新されることにな
り、等化出力端子41から取り出される信号は遅延広がり
による符号干渉の影響が軽減されたものとなる。また、
前記タップ係数更新器40では係数更新のために適応アル
ゴリズムが用いられているが、代表的なものとして最急
勾配法、最小２乗平均(LMS)法、再帰最小２乗(RLS)法な
どがある。

【０００９】前記参照信号メモリ37に格納する既知シン
ボル系列としては同期シンボルを利用することが一般的
である。 図１０はディジタル通信で用いるフレームデ
ータ構造の例である。ディジタル通信では通常、伝送し
ようとする情報ビット列に対応したシンボル列の他に、
主として各種の同期を確立するために固定のシンボルパ
タンを持つ同期ワードが挿入され、これらを組み合わせ
たフレームと呼ばれる固定長の単位で送信される。従っ
て、この同期ワードが送られた時点、即ち先頭フレーム
の頭出しは既になされており、切換え器38は前記先頭フ
レームの頭出し及び終了によって動作される。

【００１０】図７は、図４の前記判定器36と誤差推定器
39の動作の一例をＱＰＳＫ変調方式によって説明する図
で、横軸が同相成分Ｉ、縦軸が直交成分Ｑである。Ｉ-
Ｑ平面上の黒点，，，はシンボルで、×点
ａ，ｂ，‥‥‥，ｈは前記判定器36に入力した入力信号
ａ，ｂ，‥‥‥，ｈのＩ-Ｑ平面上の座標である。今、
前記判定器15にａが入力したとすると、前記判定器36は
入力 ａのＩ-Ｑ平面上の座標×点 ａを検出し、検出さ
れた座標がＩ-Ｑ平面の第一象限にあるのでシンボル
を出力する。同様に、前記判定器36は、入力がｂ，ｃ，
ｄの場合にはシンボルを、入力がｅ，ｆの場合はシン
ボルを、入力がｇの場合はシンボルを、入力がｈの
場合はシンボルを出力する。次に、誤差推定器39で
は、前記判定器36がシンボル判定をして送ってきたシン
ボルと加算器35から送られてきた信号との差を計算し
て。タップ係数更新器40に入力する。例えば、加算器35
からの出力がａの場合には、前記誤差推定器39からは、
図７のＥaが出力される。同様に、加算器35からの出力
がb，ｃ，‥‥‥，ｈの場合には、前記誤差推定器39か
らは、図７のＥb，Ｅc，‥‥‥，Ｅｈが出力される。

【００１１】さて、伝搬路特性の歪みに対して高い補償
性精度を実現するためには、ダイバーシチと波形等化器
の併用を行う方法が効果的である。この併用技術につい
て、次に述べる。

【００１２】まず、選択型ダイバーシチ後の信号を波形
等化する方式は最も構成が容易であると考えられる。図
８（a）は選択型ダイバーシチの後段に波形等化器をつ
けた一例を示す略ブロック図で、図２の選択型ダイバー
シチ17の後に波形等化器45を接続したものである。しか
し、波形等化器は通常フレームの先頭に配置されている
参照信号使ってタップ係数を初期収束させ、フレーム内
での伝搬特性の変動は一定あるいは十分緩やかであると
いう条件で正常に動作し、フレーム内で入力信号の特性
に不連続点があると追従できなくなる。従って、ダイバ
ーシチの選択の切換えのタイミングは通常フレーム時間
単位となり、これより速いフェージング変動に対しては
適切に対処できないという問題があった。

【００１３】また、合成型ダイバーシチ後の信号を波形
等化する方式がある。図８（b）は最大比合成型ダイバ
ーシチの後段に波形等化器をつけた一例を示す略ブロッ
ク図で、図３の最大比合成型ダイバーシチ28の後に波形
等化器45を接続したものである。しかしこの方式は、選
択型のような不連続点が生じないことと、選択型よりも
ダイバーシチ利得が大きいという利点があるが、速いフ
ェージングの場合にはブランチ間の位相補償が非常に困
難であった。

【００１４】以上のことから、各ブランチ入力に対して
個々に波形等化を行い、その出力に対してダイバーシチ
を行なう方法が一般的である。図９は波形等化器を前段
に置き、最大比合成型ダイバーシチを後段に接続した一
例の略ブロック図である。この場合、波形等化器がブラ
ンチの数だけ必要になるが、 後段で合成型ダイバー
シチを行う際に必要であった位相補償を波形等化器で行
なえること、 選択切換えのような不連続点が生じな
いこと、 合成型ダイバーシチ部分での位相補償が不
要でありフェージング変動に対処できる、 ダイバー
シチ利得が大きい、等の利点がある。

【００１５】

【発明が解決しようとする課題】前述の従来技術には、
多くの演算量あるいは大規模なハードウェアで構成され
る波形等化器をブランチの数だけ必要とする難点があ
り、また個々の波形等化出力の合成比の最適化が難し
く、更にフェージング変動が非常に速い場合などに性能
の劣化などが見られる、という欠点があった。本発明の
目的は、上記の欠点を除去し、通信特性の瞬時の変動に
かかわらず、通信品質の劣化のない受信機を提供するこ
とにある。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、ダイバーシチ合成を判定帰還型等化器
の内部で行なったものである。

【００１７】

【発明の実施の形態】図１は本発明によるダイバーシチ
等化器の構成を示すブロック図である。51は１系受信信
号入力端子、52は２系受信信号入力端子、53は１系フィ
ードフォワードフィルタ部(ＦＦフィルタ部)、54は２系
フィードフォワードフィルタ部(ＦＦフィルタ部)、55は
フィードバックフィルタ部(ＦＢフィルタ部)、56は合成
比制御器、57は１系振幅乗算器、58は２系振幅乗算器、
59は加算器、60は判定器、61は参照信号メモリ、62は切
換え器、63は誤差推定器、64はタップ係数更新器、65は
出力端子である。

【００１８】図１において、１系の受信信号は１系受信
信号入力端子51を通じて、１系ＦＦフィルタ部53と合成
比制御器56に送られ、２系の受信信号は２系受信信号入
力端子52を通じて、２系ＦＦフィルタ部54と前記合成比
制御器56に送られる。前記ＦＦフィルタ部53と54は、従
来技術で説明した図４に記載した波形等化フィルタ44か
らフィードバックフィルタ部(ＦＢフィルタ部)43を除い
た構造のものである。前記１系ＦＦフィルタ部53の出力
は乗算器56に送られ、前記２系ＦＦフィルタ部54の出力
は乗算器57に送られる。また、前記合成比制御器56は、
入力された１系の受信信号と２系の受信信号の振幅を比
較して、その振幅の比に応じた係数を前記乗算器57と58
に送る。これによって、前記乗算器57は入力された信号
に前記合成比制御器56から与えられた係数を乗算して加
算器59に送る。また同様に、前記乗算器58は入力された
信号に前記合成比制御器56から与えられた係数を乗算し
て前記加算器59に送る。前記加算器59は、１系の乗算器
57から送られてきた信号と２系の乗算器58から送られて
きた信号とを加算して、該加算した値を判定器60及び誤
差推定器63並びに出力端子65に送る。前記判定器60は、
入力された信号から変調方式に応じてシンボル判定を行
ない、結果を切換器62へ入力する。（例えば、従来例の
図７ではＱＰＳＫ変調方式について述べた。）前記参照
信号メモリ61には送信シンボルに含まれている既知シン
ボル系列が格納されている。前記切換器62は、当該時刻
の入力が既知シンボルである場合は前記参照信号メモリ
61の出力を、それ以外の場合は判定器60の出力を選択し
て結果を誤差推定器63に送るとともに、ＦＢフィルタ部
55に送る。前記誤差推定器63は、前記切換器62から送ら
れた信号を基準として前記加算器59の出力に含まれる誤
差を算出し、その誤差値をタップ係数更新器64へ送る。
該タップ係数更新器64では、この算出誤差が“０”に収
束するようにアルゴリズムを動作させて、前記１系ＦＦ
フィルタ部53及び前記２系ＦＦフィルタ部54並びに前記
ＦＢフィルタ部55の全タップ係数のそれぞれを一度に更
新する。前記ＦＢフィルタ部55は前記切換え器62から入
力された信号を、この常に更新しているタップ係数に基
づいた値に変換して、前記加算器59に送る。また、同様
に前記１系ＦＦフィルタ部53と前記２系ＦＦフィルタ部
54のタップ係数も更新しており、その更新されたタップ
係数に基づいた値を前記加算器59に送っている。前記Ｆ
Ｂフィルタ部55は、従来技術で説明した図４に記載した
波形等化フィルタ44からフィードフォワードフィルタ部
(ＦＦフィルタ部)42を除いた構造のものである。以上述
べたように、前記加算器59には、前記１系受信信号入力
端子51と２系受信信号入力端子52とから入力される１系
と２系の受信信号に含まれている遅延広がりの影響を相
殺する信号が、前記ＦＦフィルタ部53と54及び前記ＦＢ
フィルタ部55から送られてくるため、前記加算器59の出
力信号は遅延広がりを除去されたものとなる。そして、
該遅延広がりを除去された信号は出力端子65に送られ、
該出力端子65は送られてきた信号を等化出力として出力
する。

【００１９】図１はブランチ数が２の場合であるが、ブ
ランチ数がこれ以上になっても、ＦＦフィルタ部を増設
することにより対応できる。また、前記合成比制御器56
と前記振幅乗算器57と58、前記加算器59による合成は、
これらの要素を取り除いて単純に等比合成としても正常
動作が可能である。

【００２０】以上のように本発明は、ブランチ数と同じ
数のＦＦフィルタ部と一つのＦＢフィルタ部で一つの波
形等化フィルタを構成しているため、従来例の図９のよ
うに波形等化フィルタ毎にタップの係数を更新せず、す
べてのタップの係数をまとめて更新することに特徴があ
る。

【００２１】本発明をブランチ数２のダイバーシチ受信
機に適用した実施例を図５に示す。101は１系受信信号
入力端子、102は２系受信信号入力端子、103は１系ＡＧ
Ｃ、104は２系ＡＧＣ、105は１系同期検波器、106は２
系同期検波器、107は１系同相成分のＡ／Ｄ変換器、108
は１系直交成分のＡ／Ｄ変換器、109は２系同相成分の
Ａ／Ｄ変換器、110は２系直交成分のＡ／Ｄ変換器、111
は１系同相成分の受信フィルタ、112は１系直交成分の
受信フィルタ、113は２系同相成分の受信フィルタ、114
は２系直交成分の受信フィルタ、115はダイバーシチ波
形等化器、116は復号器、117は復号出力端子である。

【００２２】図５において、２つのブランチの一方で受
信された信号は１系受信信号入力端子101に送られ、１
系ＡＧＣ103に送られる。該１系ＡＧＣ103は入力した信
号の振幅の変動に対して補償を行い、該補償を行った信
号を１系同期検波器105に入力する。また、同時に前記
１系ＡＧＣ103は振幅補償に関する情報をダイバーシチ
波形等化器115に送る。前記１系同期検波器105は、入力
された信号を同期検波し、同相成分Ｉと直交成分Ｑとか
ら成るベースバンド信号に変換し、該同相成分Ｉを１系
同相成分のＡ／Ｄ変換器107に送り、該直交成分Ｑを２
系同相成分のＡ／Ｄ変換器108に送る。前記１系同相成
分のＡ／Ｄ変換器107は入力された前記ベースバンド信
号の同相成分Ｉをディジタル変換し１系同相成分の受信
フィルタ111に送る。該受信フィルタ111は不要周波数成
分を除去し、該不要周波数成分を除去した信号を前記ダ
イバーシチ波形等化器115に送る。また、前記１系直交
成分のＡ／Ｄ変換器108は入力された前記ベースバンド
信号の直交成分Ｑをディジタル変換し１系直交成分の受
信フィルタ112に送る。該受信フィルタ112は不要周波数
成分を除去し、該不要周波数成分を除去した信号を前記
ダイバーシチ波形等化器115に送る。

【００２３】また、２つのブランチの他方で受信された
信号は２系受信信号入力端子102に送られ、全く同様の
処理を行った上で前記ダイバーシチ波形等化器115に送
られる。前記ダイバーシチ波形等化器115は本発明によ
る波形等化を行ない、波形等化した信号の同相成分と直
交成分とを復号器116に送る。該復号器116は送られてき
た信号の同相成分と直交成分とを受信機の変調方式に応
じて復号し、復号データを復号出力端子117を介して出
力する。

【００２４】図６は本発明の他の実施例で、タップ更新
アルゴリズムとして再帰最小2乗(RLS)法を用いた場合の
ダイバーシチ波形等化器の構成の一例を示すブロック図
である。115はダイバーシチ波形等化器、121は１系信号
同相成分入力端子、122は１系信号直交成分入力端子、1
23は１系信号振幅情報入力端子、124は２系信号同相成
分入力端子、125は２系信号直交成分入力端子、126は２
系信号振幅情報入力端子、127は振幅分配制御器、128は
１系振幅乗算器、129は２系振幅乗算器、130は１系フィ
ードフォワード(ＦＦ)フィルタ、131は２系フィードフ
ォワード(ＦＦ)フィルタ、132はフィードバック(ＦＢ)
フィルタ、133は加算器、134は判定器、135は参照信号
メモリ、136は切換え器、137は減算器、138はRLSタップ
係数更新器、139は同相成分出力端子、140は直交成分出
力端子である。

【００２５】図６において、二重直線は複素信号の接続
であることを示している。１系信号振幅情報入力端子12
3から入力した１系信号は、振幅分配制御器127に入力す
る。また、２系信号振幅情報入力端子126から入力した
２系信号も、前記振幅分配制御器127に入力する。前記
振幅分配制御器127は、入力した１系と２系の振幅情報
を比較して１系と２系の信号を合成するための適切な分
配比を定め、１系振幅乗算器128と２系振幅乗算器129に
それぞれの系の信号に乗算する係数値を伝達する。１系
信号同相成分入力端子121と１系信号直交成分入力端子1
22から入力された信号は、１系振幅乗算器128に送られ
る。該１系振幅乗算器128は入力された信号に前記振幅
分配制御器127によって定められた係数値を乗じ、ＦＦ
フィルタ部130とRLSタップ係数更新器138に送る。該Ｆ
Ｆフィルタ130部は所定のタップ係数によって、入力信
号に対してフィルタ処理を行い、その出力を加算器133
に送る。同様に、２系信号同相成分入力端子124と２系
信号直交成分入力端子125から入力された信号は、２系
振幅乗算器129に送られる。該２系振幅乗算器129は入力
された信号に前記振幅分配制御器127によって定められ
た係数値を乗じ、ＦＦフィルタ部131と前記RLSタップ係
数更新器138に送る。該ＦＦフィルタ部131は所定のタッ
プ係数によって、入力信号に対してフィルタ処理を行
い、その出力を前記加算器133に送る。前記加算器133
は、入力されたこれら１系と２系の信号と、後述するＦ
Ｂフィルタ部132から入力するもう一つの信号を合成し
て、判定器134と減算器137に送るとともに、同相成分出
力端子139と直交成分出力端子140に送る。前記判定器13
4は変調方式に応じてシンボル判定を行い、該シンボル
判定によったシンボルが切換え器136の入力に送られ
る。また、参照信号メモリ135には、伝送されるシンボ
ルに挿入されている既知シンボルが参照信号として格納
されており、該参照信号は前記切換え器136の入力に
送られる。前記切換え器136は、通常は前記判定器134の
出力を選択し、送信シンボルが既知のものである時間だ
け参照信号メモリ135の出力（入力）を選択し、これ
を前記ＦＢフィルタ部132及び前記 RLSタップ係数更新
器138並びに減算器137へ送る。該ＦＢフィルタ部132は
所定のタップ係数によって、入力された信号に対してフ
ィルタ処理を行い、その出力を前記加算器133に送る。
前記減算器137は前記切換え器136の出力を基準として、
前記２つのＦＦフィルタ部130と131及び前記ＦＢフィル
タ部で構成される波形等化フィルタの出力である前記加
算器133の出力に含まれる誤差信号を検出し、該検出さ
れた誤差信号を前記RLSタップ係数更新器138へ送る。
前記RLSタップ更新器138は、前記波形等化フィルタ（Ｆ
Ｆフィルタ部130，131とＦＢフィルタ部132）に入力さ
れる３種類の複素信号を基に、RLSアルゴリズムにより
誤差信号が“０”に収束するようにタップ係数の更新値
を定め、前記３つのフィルタ部のタップ係数を設定す
る。こうして、このダイバーシチ波形等化器115は、波
形等化の結果として加算器133の出力を、出力同相成分
は同相成分出力端子139から出力し、出力直交成分は直
交成分出力端子140から出力する。

【００２６】

【発明の効果】以上のように本発明によれば、合成型ダ
イバーシチに必要なブランチ間の位相補償を波形等化器
側で行うことができ、かつ伝搬路の遅延広がりに対して
波形等化が効果的に行えることから、フェージングや遅
延広がりが大きく、かつ通信特性が瞬時に変動するよう
な劣悪な伝搬環境に耐え得る受信機を実現することがで
きる。

【図面の簡単な説明】

【図１】 本発明によるダイバーシチ等化器の構成を示
すブロック図。

【図２】 従来技術の選択型ダイバーシチのブロック
図。

【図３】 従来技術の最大比合成型ダイバーシチのブロ
ック図。

【図４】 従来技術の判定帰還形等化器の構成を示すブ
ロック図。

【図５】 本発明の実施例を示すブロック図。

【図６】 図５におけるダイバーシチ波形等化器の構成
を示すブロック図。

【図７】 ＱＰＳＫ変調方式によって判定器と誤差推定
器の動作を説明する図。

【図８】 ダイバーシチの後段に波形等化器を接続した
例を示す略ブロック図

【図９】 波形等化器の後段に最大比合成型ダイバーシ
チを接続した一例の略ブロック図。

【図１０】 従来技術のフレーム構成を示す図。

【符号の説明】

11：１系受信信号入力端子、 12：２系受信信号入力端
子、 13，14：電力測定器、 15：比較器、 16：選択
器、 17：選択型ダイバーシチ器、 18：ダイバーシチ
出力端子、 20，21：利得推定器、 22，23：振幅乗算
器、 24：位相制御器、 25，26：移相器、 27：加算
器、 29：ダイバーシチ出力端子、 31：ディジタル受
信信号入力端子、 32，33：遅延素子、 34，34´：乗
算器、35：加算器、 36：判定器、 37：参照信号メモ
リ、 38：切換え器、 39：誤差推定器、 40：タップ
係数更新器、 41：等化出力端子、 42：フィードフォ
ワードフィルタ部（ＦＦフィルタ部）、 43：フィード
バックフィルタ部（ＦＢフィルタ部）、 44：波形等化
フィルタ、 45：波形等化器、 51：１系受信信号入力
端子、 52：２系受信信号入力端子、 53：１系フィー
ドフォワードフィルタ部(ＦＦ部)、 54：２系フィード
フォワードフィルタ部(ＦＦフィルタ部)、55：フィード
バックフィルタ部(ＦＢフィルタ部)、 56：合成比制御
器、 57，58：振幅乗算器、 59：加算器、 60：判定
器、 61：参照信号メモリ、 62：切換え器、 63：誤
差推定器、 64：タップ係数更新器、 65：出力端子、
101：１系受信信号入力端子、 102：２系受信信号入力
端子、 103１系ＡＧＣ、 104：２系ＡＧＣ、 105：
１系同期検波器、 106：２系同期検波器、 107：１系
同相成分のＡ／Ｄ変換器、 108：１系直交成分のＡ／
Ｄ変換器、 109：２系同相成分のＡ／Ｄ変換器、 11
0：２系直交成分のＡ／Ｄ変換器、 111：１系同相成分
の受信フィルタ、 112：１系直交成分の受信フィル
タ、 113：２系同相成分の受信フィルタ、 114：２系
直交成分の受信フィルタ、 115：ダイバーシチ波形等
化器、 116：復号器、 117：復号出力端子、 121：
１系信号同相成分入力端子、 122：１系信号直交成分
入力端子、 123：１系信号振幅情報入力端子、 124：
２系信号同相成分入力端子、 125：２系直交成分入力
端子、126：２系振幅情報入力端子、 127：振幅分配制
御器、 128，129：振幅乗算器、 130，131：フィード
フォワードフィルタ部(ＦＦフィルタ部)、 132：フィ
ードバックフィルタ部（ＦＢフィルタ部)、 133：加算
器、 134：判定器、135：参照信号メモリ、 136：切
換え器、 137：減算器、 138：RLSタップ係数更新
器、 139：同相成分出力端子、 140：直交成分出力端
子、

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の受信系を設け、ダイバーシチによ
   ってフェージングの影響を軽減し、良好な通信品質を得
   るディジタル通信方式において、複数の受信系毎に入力
   する受信信号のそれぞれについてトランスバーサル型の
   フィルタ処理を行う第１のフィルタリング処理手段と、
   該第１のフィルタリング処理されたそれぞれの信号をす
   べて加算する手段と、該加算された信号をシンボル判定
   する手段と、該シンボル判定された信号をトランスバー
   サル型のフィルタ処理を行う第２のフィルタリング処理
   手段と、該第２のフィルタリング処理をされた信号を前
   記加算器に戻し前記加算器にて加算する手段と、該加算
   された信号と該加算された信号を前記シンボル判定する
   手段によってシンボル判定された信号との誤差を推定す
   る手段と、該推定された誤差によってすべての前記第１
   のフィルタリング処理手段と第２のフィルタリング処理
   手段のタップ係数を更新する手段を有し、ダイバーシチ
   処理とともに伝搬路の遅延広がりの影響を低減したこと
   を特徴とする等化器。
2. 【請求項２】 請求項１記載の発明において、前記第１
   のフィルタリング処理手段によって処理された信号の電
   力レベルをそれぞれ変更する手段を有し、前記変更手段
   を、前記複数の受信系毎に入力するそれぞれの受信信号
   の電力レベルの相対的な大きさによって制御することを
   特徴とする等化器。
3. 【請求項３】 請求項１記載の発明において、前記複数
   の受信系毎に入力するそれぞれの受信信号の電力レベル
   をそれぞれ変更する手段を有し、前記変更手段を、前記
   複数の受信系毎に入力するそれぞれの受信信号の電力レ
   ベルの相対的な大きさによって制御することを特徴とす
   る等化器。
4. 【請求項４】 請求項１から請求項３記載の発明におい
   て、前記第１と第２のフィルタリング処理手段の前記タ
   ップ係数を更新する手段に適用するアルゴリズムとして
   再帰最小２乗法を用いたことを特徴とする等化器。
5. 【請求項５】 請求項１から請求項４記載の発明におい
   て、参照信号を記憶する手段と、該記憶手段から出力さ
   れる参照信号と前記シンボル判定する手段からの出力と
   のどちらかを随時切換えて前記誤差を推定する手段に入
   力する手段を有したことを特徴とする等化器。
6. 【請求項６】 請求項５記載の発明において、前記参照
   信号が既知シンボル系列であることを特徴とする等化
   器。