JPS58105353A - マイクロプロセツサによる高速制御方式 - Google Patents
マイクロプロセツサによる高速制御方式Info
- Publication number
- JPS58105353A JPS58105353A JP20309981A JP20309981A JPS58105353A JP S58105353 A JPS58105353 A JP S58105353A JP 20309981 A JP20309981 A JP 20309981A JP 20309981 A JP20309981 A JP 20309981A JP S58105353 A JPS58105353 A JP S58105353A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- control
- clock
- hardware
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
- G04G99/006—Electronic time-pieces using a microcomputer, e.g. for multi-function clocks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、マイクロプロセッサを用いて、＃マイクロプ
ロセッサの動作サイクルよりも高速のクロックで動作す
る装置を高精度で制御するための制御方式に関する。
ロセッサの動作サイクルよりも高速のクロックで動作す
る装置を高精度で制御するための制御方式に関する。
伐） 技術の背景
磁気ディスク記憶装置のように高速、高密度でデータの
記憶、転送制御が行なわれるノー−ドウエア機器では、
各種の制御パルスを高速かつ高精度で生成しなければな
らない、これらの制御パルスは、論理的な制御規約に基
づいて生成され１通常はマイクロプロセッサを用いた制
御装置により。
記憶、転送制御が行なわれるノー−ドウエア機器では、
各種の制御パルスを高速かつ高精度で生成しなければな
らない、これらの制御パルスは、論理的な制御規約に基
づいて生成され１通常はマイクロプロセッサを用いた制
御装置により。
マイクロブ四グラムで制御されている。しかし。
最近のハードウェア機器の高性能化にともない。
一層高速の制御装置を一層高速化することが必要となり
ている。しかし２通常使用できるマイクロプロセッサは
、その動作速度の限界に達している。
ている。しかし２通常使用できるマイクロプロセッサは
、その動作速度の限界に達している。
（３）従来技術と問題点
従来技術は１次の２つの方式のいずれかによっている。
その１つは、被制御ハードウェアの速度にバランスする
高速のマイクロプロセッサを使用するものである。しか
し、高速マイクロプロセッサはかなり高価である点に問
題がある。
高速のマイクロプロセッサを使用するものである。しか
し、高速マイクロプロセッサはかなり高価である点に問
題がある。
他の一つは、低速マイクロプロセッサを使用し。
被制御ハードウェアを緻密に制御することをしないもの
である。し喪がって、総合的性能は低下するので、その
低下分を更にハードウェアの高速化及び制御範囲の拡大
化によってカバーしなければならず、結果的にハードウ
ェアを高価なものＫする。
である。し喪がって、総合的性能は低下するので、その
低下分を更にハードウェアの高速化及び制御範囲の拡大
化によってカバーしなければならず、結果的にハードウ
ェアを高価なものＫする。
（４） 発明の目的
本発明の目的は、安価な低速マイクロプロセッサを用い
ながら、僅かな付加回路によって高速動作のハードウェ
アを緻密に制御できる制御方式を提供することにある。
ながら、僅かな付加回路によって高速動作のハードウェ
アを緻密に制御できる制御方式を提供することにある。
（５） 発明の構成
本発明は、マイクロプログラムにより、レジスタ圧制御
を起動するタイ建ング値を条件設定し。
を起動するタイ建ング値を条件設定し。
この値に基づいて、比較器によ如、被制御ハードウェア
の高速クロックで動作すゐカウンタ値を監視し、目標と
するタイミング位置を高速クロックの緻密さと精度で検
出するもので、その構成として、マイクロプロセッサを
用い大制御システムにおいて、マイクロプロセッサと、
＃マイクロプロセッサの動作サイクル周期より４短い周
期のクロック信号を発生するクロック源と、ｌ＊クロッ
ク源からのクロック信号をカウントするカウンタと。
の高速クロックで動作すゐカウンタ値を監視し、目標と
するタイミング位置を高速クロックの緻密さと精度で検
出するもので、その構成として、マイクロプロセッサを
用い大制御システムにおいて、マイクロプロセッサと、
＃マイクロプロセッサの動作サイクル周期より４短い周
期のクロック信号を発生するクロック源と、ｌ＊クロッ
ク源からのクロック信号をカウントするカウンタと。
マイクロプロセッサにより目標カウント値を設定される
レジスタと、峡レジスタの目標カウント値と上記カウン
タの出力とを比較する比較器とをそなえ、誼比較器が一
致出力を生じたときに、制御起動信号を出力することを
特徴としている。
レジスタと、峡レジスタの目標カウント値と上記カウン
タの出力とを比較する比較器とをそなえ、誼比較器が一
致出力を生じたときに、制御起動信号を出力することを
特徴としている。
（６） 発明の実施例
以下に本実施例にしたがつて詳述する。
第１図は本発明の実施例回路を示し、第２図はその動作
タイ電ング図を示す。
タイ電ング図を示す。
第１図において、１はマイクロプロセッサ、２は被制御
ハードウェアのロジック部、３は制御起動すべき目標タ
イミング値を設定する目標値レジスタ、４は１６進２桁
のカウンタ、５は比較器。
ハードウェアのロジック部、３は制御起動すべき目標タ
イミング値を設定する目標値レジスタ、４は１６進２桁
のカウンタ、５は比較器。
６ａＡＮＤＰ−ト、７はハードウェア状態レジメタ、を
示す。
示す。
またｔｓ２図において、（ロ）はハードウェア２０制御
用クロツク、ψ）はマイクロプロセッサ１の動作サイク
ル、（Ｃ）は目標値レジスタ３の内容、（メはマイクロ
プロセッサ１から出力され石ハードウェア制御ｇＮＡＢ
ＬＥ信号、（＃）はカウンタ４の動作周期、（１）は比
較器５からの一致信号、頓はハードウェアロジック２の
ロジック信号、向はハードウェア状態レジスタ７の第θ
ピットの値、（ｉ）は同じレジスタ７の第１ピツトの値
、をそれぞれ示す。
用クロツク、ψ）はマイクロプロセッサ１の動作サイク
ル、（Ｃ）は目標値レジスタ３の内容、（メはマイクロ
プロセッサ１から出力され石ハードウェア制御ｇＮＡＢ
ＬＥ信号、（＃）はカウンタ４の動作周期、（１）は比
較器５からの一致信号、頓はハードウェアロジック２の
ロジック信号、向はハードウェア状態レジスタ７の第θ
ピットの値、（ｉ）は同じレジスタ７の第１ピツトの値
、をそれぞれ示す。
本実施例は、たとえば磁気ディスク装置のトラック上で
データを読み／書きするための、ギャップとデータ域と
の境界を示すタイ建ング制御信号等を生成する装置に一
用される。
データを読み／書きするための、ギャップとデータ域と
の境界を示すタイ建ング制御信号等を生成する装置に一
用される。
ハードウェア制御用クロック（ロ）の周期は、九とｔｔ
ｆ２００ｆ１８． マイクロプロセッサの動作サイク
ル（ｂ）は８００ｆｆ８などの値が選ばれる。マイクロ
プロセッサの動作サイクル＜ｂ＞は、ハードウェア制御
用クロック（ａ）の４倍の長さの周期をもりているから
、もし従来方式のように、このマイクロツクセッサ１に
よりてハードウェアロジック２を直接制御するならば、
必要とされるクロック＜ａ＞の細かさでの制御に比べて
、４倍の粗さでしか制御することができず、を九十２ク
ロック１度のタイきング誤差あるいはロスタイムを生じ
る可能性がある。
ｆ２００ｆ１８． マイクロプロセッサの動作サイク
ル（ｂ）は８００ｆｆ８などの値が選ばれる。マイクロ
プロセッサの動作サイクル＜ｂ＞は、ハードウェア制御
用クロック（ａ）の４倍の長さの周期をもりているから
、もし従来方式のように、このマイクロツクセッサ１に
よりてハードウェアロジック２を直接制御するならば、
必要とされるクロック＜ａ＞の細かさでの制御に比べて
、４倍の粗さでしか制御することができず、を九十２ク
ロック１度のタイきング誤差あるいはロスタイムを生じ
る可能性がある。
本実施例では、ハードウェアロジック２内のクロック信
号の周期の緻密さで制御を起動できるようＫする光め、
カウンタ４にクロックをカウントさせ、他方、各クロッ
ク位置をカウンタ４のカウント値に対応するよう番号付
けし、マイクロプロセッサ１は、制御を起動すべきタイ
ミング位置にあるクロック番号、すなわち目標カウント
値を。
号の周期の緻密さで制御を起動できるようＫする光め、
カウンタ４にクロックをカウントさせ、他方、各クロッ
ク位置をカウンタ４のカウント値に対応するよう番号付
けし、マイクロプロセッサ１は、制御を起動すべきタイ
ミング位置にあるクロック番号、すなわち目標カウント
値を。
予め目標値レジスタ３に、マイクロプログラムにより設
定する。カウンタ４のカウント値がその目標カウント値
に達しえとき、比較器５から一致信号を敗り出し、ゲー
ト６を介してハードウェアロジック２へ、制御信号とし
て供給する。
定する。カウンタ４のカウント値がその目標カウント値
に達しえとき、比較器５から一致信号を敗り出し、ゲー
ト６を介してハードウェアロジック２へ、制御信号とし
て供給する。
第２図の例では、はじめにマイクロプロセッサ１は、ハ
ードウェア状態レジスタ７の第０ビツト（Ａ）が１１′
に立上−）念のを検出して、ハードゥエアロシック２に
次の制御動作を指示すべく、マイクロプログラムにより
、目標値レジスタ３に、目標カウント値ｑｋＢＡＩ（１
６値表示）を設定する＜Ｃ＞。次にマイクロプロセッサ
は、制御動作を可能化するため、ＥＮＡＢＩＪ信号をゲ
ート６に供給する（φ。
ードウェア状態レジスタ７の第０ビツト（Ａ）が１１′
に立上−）念のを検出して、ハードゥエアロシック２に
次の制御動作を指示すべく、マイクロプログラムにより
、目標値レジスタ３に、目標カウント値ｑｋＢＡＩ（１
６値表示）を設定する＜Ｃ＞。次にマイクロプロセッサ
は、制御動作を可能化するため、ＥＮＡＢＩＪ信号をゲ
ート６に供給する（φ。
カウンタ４のカウント値が’ＢＡ’に達し＆Ｉｌｉ間に
、比較器は一致信号を生じるの。この一致信号は、ｇＮ
ＡａＬｇ信号によりて開かれているゲート６を通り、ハ
ードウェアロジック２に加えられ−に示す処理動作を開
始させる。誼感層の終了はハードウェアロジック自身に
よって制御されるがマイクロプロセッサから上述し虎制
御手順を再び使用することにより指示することもできる
。
、比較器は一致信号を生じるの。この一致信号は、ｇＮ
ＡａＬｇ信号によりて開かれているゲート６を通り、ハ
ードウェアロジック２に加えられ−に示す処理動作を開
始させる。誼感層の終了はハードウェアロジック自身に
よって制御されるがマイクロプロセッサから上述し虎制
御手順を再び使用することにより指示することもできる
。
ハードウェアロジック２が、起動された処理を終了する
と、状態レジスタ７の第１ビツトは、値１１′にセット
される。マイクロプロセッサ１はこれを検出して、ＥＮ
ＡＢＬＥ信号をリセ、トシ。
と、状態レジスタ７の第１ビツトは、値１１′にセット
される。マイクロプロセッサ１はこれを検出して、ＥＮ
ＡＢＬＥ信号をリセ、トシ。
ハードウェアロジック２の誤動作を防止する。
（７）発明の効果
以上述べえように９本発明によれば、ノ１−ドウエア制
御用のクロックの周期が、マイクロプロセッサのサイク
ルタイムに比べてかなり短いときでも、ハニドウェア制
御用クロックの緻密さでノ１−ドウエアを制御すること
が可能となる。このため。
御用のクロックの周期が、マイクロプロセッサのサイク
ルタイムに比べてかなり短いときでも、ハニドウェア制
御用クロックの緻密さでノ１−ドウエアを制御すること
が可能となる。このため。
安価なマイクロプロセッサ等を用いて、高精度ノー−ド
ウエアの四シックを、マイクロプログラムで高速に制御
することができ、ノ１−ドウエアの負担を軽減し、ひい
ては装置を安価なものＫすることができる。
ウエアの四シックを、マイクロプログラムで高速に制御
することができ、ノ１−ドウエアの負担を軽減し、ひい
ては装置を安価なものＫすることができる。
第１図は実施例の構成図、第２図はその動作タイ２ング
図である。 図中、ｌａマイクロプロセッサ、２はハードウェアロジ
ック、３は目標値レジスタ、４はカウンタ、５ば比較器
、６はゲート、７は・・−ドウエア状態レジスタ、をそ
れぞれ示す。 特許出願人 富士通株式会社
図である。 図中、ｌａマイクロプロセッサ、２はハードウェアロジ
ック、３は目標値レジスタ、４はカウンタ、５ば比較器
、６はゲート、７は・・−ドウエア状態レジスタ、をそ
れぞれ示す。 特許出願人 富士通株式会社
Claims (1)
- マイクロプロセッサを用いた制御システムにおいて、マ
イクロプロセッサと、該マイクロプロセッサの動作サイ
クル−周期よりも短い周期のクロック信号を発生するク
ロック源と、蚊りロック源力為らのクロック信号をカウ
ントするカウンタと、マイクロプロセッサにより目標カ
ウント値を設定されるレジスタと９ｗＬレジスタの目標
カウント値と上記カウンタの出力とを比較する比較器と
をそなえ、鋏比較器が一致出力を生じたときに、制御起
動信号を出力することを特徴とするマイクロプロセッサ
による高速制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20309981A JPS58105353A (ja) | 1981-12-16 | 1981-12-16 | マイクロプロセツサによる高速制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20309981A JPS58105353A (ja) | 1981-12-16 | 1981-12-16 | マイクロプロセツサによる高速制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58105353A true JPS58105353A (ja) | 1983-06-23 |
Family
ID=16468359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20309981A Pending JPS58105353A (ja) | 1981-12-16 | 1981-12-16 | マイクロプロセツサによる高速制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6311469A (ja) * | 1986-07-02 | 1988-01-18 | Nissan Motor Co Ltd | アンチスキツド制御装置 |
-
1981
- 1981-12-16 JP JP20309981A patent/JPS58105353A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6311469A (ja) * | 1986-07-02 | 1988-01-18 | Nissan Motor Co Ltd | アンチスキツド制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3629860A (en) | Record locate apparatus for variable length records on magnetic disk units | |
| EP0422967B1 (en) | Dual domain memory controller | |
| US5537582A (en) | Bus interface circuitry for synchronizing central processors running at multiple clock frequencies to other computer system circuitry | |
| CA1130462A (en) | Synchronizing system for a microprogrammed computer | |
| US3961312A (en) | Cycle interleaving during burst mode operation | |
| WO2000025205A1 (en) | Controlling access to a primary memory | |
| SU1541624A1 (ru) | Устройство дл буферизации информации | |
| SU960824A1 (ru) | Устройство дл контрол передачи информации между каналом и процессором | |
| SU1451775A1 (ru) | Буферное запоминающее устройство | |
| JP2536102B2 (ja) | デ―タ処理装置 | |
| JP3251007B2 (ja) | デイスクドライブ装置 | |
| SU1689960A2 (ru) | Устройство дл сопр жени источника информации с процессором | |
| JPS61109140A (ja) | 加算器 | |
| SU1124316A1 (ru) | Микро-ЭВМ | |
| JPH04343132A (ja) | 中央演算処理装置 | |
| SU1451726A1 (ru) | Универсальный ассоциативный модуль | |
| SU1711168A1 (ru) | Устройство дл контрол хода программ | |
| JPS63298466A (ja) | デ−タ転送装置 | |
| JPS59146361A (ja) | デユアルポ−トメモリ制御回路 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPS5935264A (ja) | 磁気デイスク装置 | |
| JPH02214075A (ja) | ディスク制御装置 | |
| JPH0355642A (ja) | メモリー制御方式 | |
| JPS62163158A (ja) | メモリのアドレス及び書き込み信号生成装置 | |
| JPH04157668A (ja) | 直接アクセス装置の制御方式 |