JPS58105357A - 複写機のクロツク診断装置 - Google Patents
複写機のクロツク診断装置Info
- Publication number
- JPS58105357A JPS58105357A JP56202504A JP20250481A JPS58105357A JP S58105357 A JPS58105357 A JP S58105357A JP 56202504 A JP56202504 A JP 56202504A JP 20250481 A JP20250481 A JP 20250481A JP S58105357 A JPS58105357 A JP S58105357A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- frequency divider
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Or Security For Electrophotography (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発、明は複写機のシーケンス制御に必要なりロックを
診断する複写機のクロック診断装置に関するものである
。
診断する複写機のクロック診断装置に関するものである
。
第1図は本発明に係わる従来の複写機の概略構成図を示
す。図において、1は複写機本体を示す。
す。図において、1は複写機本体を示す。
複写機の機械部分は、周知のように、プラテン2、光学
走査装置3、コロトロン4、レンズ5、クリーナ6、感
光体7、現俸器8、転写器9、給紙トレーlO1用紙搬
送ローラflat llb、モータ13,15゜18、
定着器14、タイミングディスク12 、16 、19
、排出トレー17、および検出器161.191.12
1等から構成されている。
走査装置3、コロトロン4、レンズ5、クリーナ6、感
光体7、現俸器8、転写器9、給紙トレーlO1用紙搬
送ローラflat llb、モータ13,15゜18、
定着器14、タイミングディスク12 、16 、19
、排出トレー17、および検出器161.191.12
1等から構成されている。
また、上記のような複写機を電気的に制御する装置とし
ては、電気的制御装[21、該電気的制御装置21の動
作シーケンスを制御するための水晶発振善心、および操
作ペネル慈がある0操作パネル28には表示器22とマ
トリックススイッチ群23が設けられている。電気的制
御装置4は、例えば、マイクロコンピュータ、布線論理
回路等によって構成されている。
ては、電気的制御装[21、該電気的制御装置21の動
作シーケンスを制御するための水晶発振善心、および操
作ペネル慈がある0操作パネル28には表示器22とマ
トリックススイッチ群23が設けられている。電気的制
御装置4は、例えば、マイクロコンピュータ、布線論理
回路等によって構成されている。
この電気的制御装置21には、感光体7の回転速度を検
出するためのタイミングディスク19および検出器19
1、光学走★装Wt3の走査速度を検出するタイミング
ディスク16および検出器161、複写用紙の移動速度
を検出するためのタイミングディスク12および検出器
121、ならびに電気的制御装置21の動作シーケンス
を制御するための水晶発振器26の各々から、一定周期
の各パルス信号が印加されている。一方、該電気的制御
装置21から、表示器22をダイナミック点灯するため
のパルス信号、マトリックス状に配置されたマトリック
ス群23を順次付勢するための付勢パルスおよび複写機
本体lの動作を制御するための制御信号が出力されてい
る。
出するためのタイミングディスク19および検出器19
1、光学走★装Wt3の走査速度を検出するタイミング
ディスク16および検出器161、複写用紙の移動速度
を検出するためのタイミングディスク12および検出器
121、ならびに電気的制御装置21の動作シーケンス
を制御するための水晶発振器26の各々から、一定周期
の各パルス信号が印加されている。一方、該電気的制御
装置21から、表示器22をダイナミック点灯するため
のパルス信号、マトリックス状に配置されたマトリック
ス群23を順次付勢するための付勢パルスおよび複写機
本体lの動作を制御するための制御信号が出力されてい
る。
この様な複写機の電気的制御装置、例えばマイコンを使
った制御装置においては、制御装置の動作タイミング用
の信号となるクロックを欠くことができないことは周知
であシ、マイコン制御回路のクロック、あるいは複写機
のクロックなどの複写機のシーケンス制御に必要なりロ
ックが基準周波数範囲を大きくはずれると複写機のシー
ケンス制御に異常をきたす仁とがあった。
った制御装置においては、制御装置の動作タイミング用
の信号となるクロックを欠くことができないことは周知
であシ、マイコン制御回路のクロック、あるいは複写機
のクロックなどの複写機のシーケンス制御に必要なりロ
ックが基準周波数範囲を大きくはずれると複写機のシー
ケンス制御に異常をきたす仁とがあった。
本発明の目的は、前記した従来技術の欠点を除去し、電
気的制御装置のクロック異常を検出し、該制御装置によ
って制御される一械の異常な動作を防止することにある
。
気的制御装置のクロック異常を検出し、該制御装置によ
って制御される一械の異常な動作を防止することにある
。
本発明の特徴は、電気的制御装置のクロックの周波数が
正常か否かを判定するクロック診断装置であって、基準
時間のパルス幅を有するパルス信号を出力する基準パル
ス発生手段、該基準パルス発生手段から出力された信号
に基づいてスイッチング信号を出力する手段、クロック
選択手段、該クロック選択手段によって選択されたクロ
ックが入力する分周器およびその選択手段および前記分
周器の出力が所定の数のパルス数かあるいはそれよシ多
いか少ないかを検出し、所定の数のパルス数の時にはあ
る種の信号を、それ以外の時には他の椎類の信号を出力
する診断信号発生手段を具備し、前記スイッチング信号
を前記クロック選択手段および分局器の選択手段に入力
することによシ、各檀クロックの異常を検知するように
した点にあるO 以下、籐2図で本発fR〇一実施例を#1.#4する。
正常か否かを判定するクロック診断装置であって、基準
時間のパルス幅を有するパルス信号を出力する基準パル
ス発生手段、該基準パルス発生手段から出力された信号
に基づいてスイッチング信号を出力する手段、クロック
選択手段、該クロック選択手段によって選択されたクロ
ックが入力する分周器およびその選択手段および前記分
周器の出力が所定の数のパルス数かあるいはそれよシ多
いか少ないかを検出し、所定の数のパルス数の時にはあ
る種の信号を、それ以外の時には他の椎類の信号を出力
する診断信号発生手段を具備し、前記スイッチング信号
を前記クロック選択手段および分局器の選択手段に入力
することによシ、各檀クロックの異常を検知するように
した点にあるO 以下、籐2図で本発fR〇一実施例を#1.#4する。
図において、31は50Hz又は60Hmの商用電源を
それぞれ同じ周波数の矩形波に変換するための7オトカ
プラ、32は基準時間、例えば1秒−のパルス幅を有す
るパルスを発生する基準パルス発生器、33はデコーダ
、34は電源のオンを検出してリセット信号を出力する
初期化回路、39は検査すべきクロックを選択するクロ
ック選択手段、40は入力してきた検査すべきクロック
をクロックの爛波数に応じて分周する分周器およびその
選択手段、41は検査されたクロックが正常であったか
異常であったかの診断信号を出力する診断信号発生手段
を示す。
それぞれ同じ周波数の矩形波に変換するための7オトカ
プラ、32は基準時間、例えば1秒−のパルス幅を有す
るパルスを発生する基準パルス発生器、33はデコーダ
、34は電源のオンを検出してリセット信号を出力する
初期化回路、39は検査すべきクロックを選択するクロ
ック選択手段、40は入力してきた検査すべきクロック
をクロックの爛波数に応じて分周する分周器およびその
選択手段、41は検査されたクロックが正常であったか
異常であったかの診断信号を出力する診断信号発生手段
を示す。
次に、本実施例の動作を説明する。7オトカプラ31の
入力側には商用交流電源が接続され、したがって、AC
looVで周波数が50Hz又は60Hzの交流が印加
される。この交流はフォトカプラ31でその半波だけが
検出され、はぼ矩形波に整形されて基準時間のパルス幅
を有するパルスを発生する基準パルス発生器32に入力
する。
入力側には商用交流電源が接続され、したがって、AC
looVで周波数が50Hz又は60Hzの交流が印加
される。この交流はフォトカプラ31でその半波だけが
検出され、はぼ矩形波に整形されて基準時間のパルス幅
を有するパルスを発生する基準パルス発生器32に入力
する。
基準パルス発生器32は、1/1o分周器32a5商用
電源の周波数に応じて切)換えられる稀又は両分周器3
2b%い分周器32c5切換スイツチ32d1NAND
ゲート32・およびインバータ32fから構成されてい
る。この基準パルス発生器32の動作を第3図のタイム
チャートを用いて簡単に説明する。
電源の周波数に応じて切)換えられる稀又は両分周器3
2b%い分周器32c5切換スイツチ32d1NAND
ゲート32・およびインバータ32fから構成されてい
る。この基準パルス発生器32の動作を第3図のタイム
チャートを用いて簡単に説明する。
第3図は商用電源の周波数が60Hzの場合を示す。
この時、切換スイッチ32dは第2図の実線の位置に接
続されている。今、Ho分周器32mによって分周され
た6Hzのパルス信号が分局器32bに入ると、当誼分
周器32bのQム、 QB、QC端子には第3図に示さ
れているような信号Qム1 + QA! + Q%H+
QCIが次々と出力される。端子QCから出力された
信号Qc1はNAND回路32・の一方の端子に入力し
ている。このため、信号QAsの立下シによりて端子Q
BKHレベルの信号QB、が発生すると、NAND回路
32・の出力はLレベルに変シ、この信号はインバーク
32fを経て分周器32bをクリアする。そして、再度
上記と同じ動作が始まる。このようにして、分周器32
bのQc端子からは第3図に示されているような局に分
周され、したがって周波数がIHzの信号QC+ +
QC!l・・・が出力される。
続されている。今、Ho分周器32mによって分周され
た6Hzのパルス信号が分局器32bに入ると、当誼分
周器32bのQム、 QB、QC端子には第3図に示さ
れているような信号Qム1 + QA! + Q%H+
QCIが次々と出力される。端子QCから出力された
信号Qc1はNAND回路32・の一方の端子に入力し
ている。このため、信号QAsの立下シによりて端子Q
BKHレベルの信号QB、が発生すると、NAND回路
32・の出力はLレベルに変シ、この信号はインバーク
32fを経て分周器32bをクリアする。そして、再度
上記と同じ動作が始まる。このようにして、分周器32
bのQc端子からは第3図に示されているような局に分
周され、したがって周波数がIHzの信号QC+ +
QC!l・・・が出力される。
商用電源が50 Hzの場合は、スイッチ32dは図の
点線のように接続される。この時の信号のタイムチャー
トは第4図のようになる。回路の動作は藺用電源として
60 Hzを用いた場合とほぼ同じであるので、詳しい
説明は省略する。第4図から明らかなように、50Hz
の商用電源を用いた場合にも、分周器32bの出力端子
QCからはIHzの信号が得られる。
点線のように接続される。この時の信号のタイムチャー
トは第4図のようになる。回路の動作は藺用電源として
60 Hzを用いた場合とほぼ同じであるので、詳しい
説明は省略する。第4図から明らかなように、50Hz
の商用電源を用いた場合にも、分周器32bの出力端子
QCからはIHzの信号が得られる。
上記のようにして、分周器32bの端子Qcから得られ
たIHzの信号は坏分胸器32cに入力される。これに
よって、職分周器32eのQム端子からは周波数が坏H
zの信号が出力される。その出力は纂5図のQhstC
のように、パルス幅が1秒のパルス出力になる。また、
職分周器32eのQB。
たIHzの信号は坏分胸器32cに入力される。これに
よって、職分周器32eのQム端子からは周波数が坏H
zの信号が出力される。その出力は纂5図のQhstC
のように、パルス幅が1秒のパルス出力になる。また、
職分周器32eのQB。
QC端子出力はそれぞれ謔5図のQmstceQcmC
のように、QAstCを硅分濁した信号、QB、tCを
1/2分周した信号になる。
のように、QAstCを硅分濁した信号、QB、tCを
1/2分周した信号になる。
これらの職分周器32e出力、すなわち、QAstC。
Qils*C+QCstCはデコーダ33に入力し、デ
コーダ33からは第5図に示されているような波形の?
、、y、。
コーダ33からは第5図に示されているような波形の?
、、y、。
?、およびテ、出力が図示されているタイミングで出力
される0これらの信号〒1 + Yl # Ylおよび
?、は後述するように、クロック選択子R39、ならび
に分局器およびその選択手段40、診断信号発生手段4
1に入力する。
される0これらの信号〒1 + Yl # Ylおよび
?、は後述するように、クロック選択子R39、ならび
に分局器およびその選択手段40、診断信号発生手段4
1に入力する。
ここで、初期化回路34、コンデンサ35、インバータ
36およびNORゲート37の動作を説明する。第6図
はこれらからなる回路の各点P、Q、R,8の信号のタ
イムチャートを示す0今、初期化回路の出力点なPとす
ると、点Pの波形は纂6図のPのようになる。すなわち
、時刻t、で図示されていない電源スィッチをオンにす
ると、点Pの信号レベルは最初は−Hlレベルで、初期
化回路34内の時足数で決まる時間め経過後(時刻1.
)、%Vレベルとなる。時刻を鵞ではNORゲート37
の入力端Rのmwはm6図のRに示されているように1
LIレベルであるので、NORゲート37の出力端Sの
信号は1Hzレベルに転する。すなわち、時刻t0から
t、の間はNORゲート37から1Lルベルの信号が出
力され、後述するフリップフロップ41e、41dはリ
セットされる。
36およびNORゲート37の動作を説明する。第6図
はこれらからなる回路の各点P、Q、R,8の信号のタ
イムチャートを示す0今、初期化回路の出力点なPとす
ると、点Pの波形は纂6図のPのようになる。すなわち
、時刻t、で図示されていない電源スィッチをオンにす
ると、点Pの信号レベルは最初は−Hlレベルで、初期
化回路34内の時足数で決まる時間め経過後(時刻1.
)、%Vレベルとなる。時刻を鵞ではNORゲート37
の入力端Rのmwはm6図のRに示されているように1
LIレベルであるので、NORゲート37の出力端Sの
信号は1Hzレベルに転する。すなわち、時刻t0から
t、の間はNORゲート37から1Lルベルの信号が出
力され、後述するフリップフロップ41e、41dはリ
セットされる。
次に、職分周器32cから紡述したパルス幅1秒の信号
QAaz Cが出力され、この信号がコンデンサ35に
入力すると、コンデンサ35とインバータ36の接続点
である9点の信号は第6図Qに示すようになる。すなわ
ち、信号QA8! Cの立下シで1Lルベルに変り、そ
れから9点と接地間に接続された抵抗とコンデンサ35
の大きさできまる時定数で1Hルベルに向って上昇する
。このため、インバータ36の出力は第6図のRのよう
に、信号QAstCの立下りと同期して所足期関鳴Hl
レベルになる信号になる。この時、初期化回路34の出
力は%L#レベルであるので、NORゲート37の出力
はR点の信号を反転した波形になる。フリップフロップ
41c、41dはNORゲート37の出力、すなわち、
8点の信号が1L#レベルの時リセットされ、したがっ
て信号QAs*Cの立下シに同期してリセットされる。
QAaz Cが出力され、この信号がコンデンサ35に
入力すると、コンデンサ35とインバータ36の接続点
である9点の信号は第6図Qに示すようになる。すなわ
ち、信号QA8! Cの立下シで1Lルベルに変り、そ
れから9点と接地間に接続された抵抗とコンデンサ35
の大きさできまる時定数で1Hルベルに向って上昇する
。このため、インバータ36の出力は第6図のRのよう
に、信号QAstCの立下りと同期して所足期関鳴Hl
レベルになる信号になる。この時、初期化回路34の出
力は%L#レベルであるので、NORゲート37の出力
はR点の信号を反転した波形になる。フリップフロップ
41c、41dはNORゲート37の出力、すなわち、
8点の信号が1L#レベルの時リセットされ、したがっ
て信号QAs*Cの立下シに同期してリセットされる。
QA□C信号は、またインバータ38を通って、分周器
シよびその選択手段40に入る。そして、QAstCが
1Hルベルの期間、すなわち、1秒間の間、1秒周期で
1/1oo分局器40m、 ’/i6分周器40b、
40e 。
シよびその選択手段40に入る。そして、QAstCが
1Hルベルの期間、すなわち、1秒間の間、1秒周期で
1/1oo分局器40m、 ’/i6分周器40b、
40e 。
40d1およびA分周器40・のリセットを解除する0
今、診断すべきクロックが4種類あシ、それぞれが11
1JIz 、 l0KHz、 100KHs、およびI
MHzであるとする。これら4種類のクロックはそれ
ぞれクロック、ニー選択手段39に入る0クロック帽、
・選択手段39は4個のアナログスイッチ39m、 3
9b、 39eおよび39dから構成され、これらのア
ナログスイッチは前記のy、 t y、 t〒、および
テ、信号によって選択的にオン、オフの制御をされる。
1JIz 、 l0KHz、 100KHs、およびI
MHzであるとする。これら4種類のクロックはそれ
ぞれクロック、ニー選択手段39に入る0クロック帽、
・選択手段39は4個のアナログスイッチ39m、 3
9b、 39eおよび39dから構成され、これらのア
ナログスイッチは前記のy、 t y、 t〒、および
テ、信号によって選択的にオン、オフの制御をされる。
最初の1秒間はアナログスイッチ39mのみオンされて
いるので、IKHzのクロックのみが分周器およびその
選択手段40に入力する。その後、1秒間は全部のアナ
ログスイッチ13a〜13dがオフになシ、続く第2の
1秒間はアナログスイッチ39bのみがオンになる。こ
のため、10KHzのクロックのみが分局器およびその
選択手段40に入る。同様に1秒おきに1秒間ずつ10
0KHz 、 IMHzのクロックが分局器およびその
選択手段40に入力し、再度I KHzから上記と同じ
動作が繰り返される〇分局器およびその選択手段40は
、XAoo分局器40a、1/]o分周器40b、 4
0c、 40d 、およびA分周器40e、ならひに4
個のアナログスイッチ40f〜401により構成されて
いる。これらのアナログスイッチ40f〜401も、前
記のクロック選択手段を構成するアナログスイッチ39
&〜39dと同様に、信号Y、 、 Y、 、 Y、お
よびV7によって選択的にオン、オフの制御がなされる
。
いるので、IKHzのクロックのみが分周器およびその
選択手段40に入力する。その後、1秒間は全部のアナ
ログスイッチ13a〜13dがオフになシ、続く第2の
1秒間はアナログスイッチ39bのみがオンになる。こ
のため、10KHzのクロックのみが分局器およびその
選択手段40に入る。同様に1秒おきに1秒間ずつ10
0KHz 、 IMHzのクロックが分局器およびその
選択手段40に入力し、再度I KHzから上記と同じ
動作が繰り返される〇分局器およびその選択手段40は
、XAoo分局器40a、1/]o分周器40b、 4
0c、 40d 、およびA分周器40e、ならひに4
個のアナログスイッチ40f〜401により構成されて
いる。これらのアナログスイッチ40f〜401も、前
記のクロック選択手段を構成するアナログスイッチ39
&〜39dと同様に、信号Y、 、 Y、 、 Y、お
よびV7によって選択的にオン、オフの制御がなされる
。
診断信号発生手段41は、NANDゲート41m、 4
1b 。
1b 。
フリップフロップ41c 、 41d 、排他的論理和
ゲート41eならびにDラッチ41f〜411等から構
成されている。Dラッチ41f〜411のT端子には前
記したY、 、 Y、 、?、およびv丁信号が入力す
る。
ゲート41eならびにDラッチ41f〜411等から構
成されている。Dラッチ41f〜411のT端子には前
記したY、 、 Y、 、?、およびv丁信号が入力す
る。
ここで、第5図のtl−’−tt期間の本実施例の動作
を第7図のタイムチャートを用いて説明する。この期間
はf1信号によってアナログスイッチ39a。
を第7図のタイムチャートを用いて説明する。この期間
はf1信号によってアナログスイッチ39a。
40fがオンで、他のアナログスイッチはオフである。
このため、IKHzのクロックがアナログスイッチ39
mを経て1/i00分周器40mに入る0 1KHzの
クロックは’/100分周器40mで分周され、し1o
。
mを経て1/i00分周器40mに入る0 1KHzの
クロックは’/100分周器40mで分周され、し1o
。
分周器40m出力はオンになっているアナログスイッチ
40fを1秒間だけ通る。アナログスイッチ40fを通
ったクロックは恥分周器40・に入力する。
40fを1秒間だけ通る。アナログスイッチ40fを通
ったクロックは恥分周器40・に入力する。
今、アナログスイッチ39mに入力するI KHzのク
ロックが正常であるとすると、hoo分周器40aから
出力されるパルス信号の周波数は10Hzであり、さら
にA分周器40−の出力は51(zとなる。
ロックが正常であるとすると、hoo分周器40aから
出力されるパルス信号の周波数は10Hzであり、さら
にA分周器40−の出力は51(zとなる。
したがって、信号QAuCが1Hzレベルの期間(すな
わち、1秒間)に残分周器40・のQA端子がら出力さ
れる信号は、第7図のQAa。。のように、時刻t、〜
を重の間に5個の1Hzレベルを有する信号になる。ま
た、残分周器40・のQB比出力よびQD出力は、それ
ぞれ第7図のQBa。。、QD4゜。のような波形に栓
る。
わち、1秒間)に残分周器40・のQA端子がら出力さ
れる信号は、第7図のQAa。。のように、時刻t、〜
を重の間に5個の1Hzレベルを有する信号になる。ま
た、残分周器40・のQB比出力よびQD出力は、それ
ぞれ第7図のQBa。。、QD4゜。のような波形に栓
る。
これらの信号がNANDゲート41mと41bに入ると
、NANDゲート41a出力は第6図の波形41a′の
ように、信号QA4゜。とQD、。。が共に%Hlレベ
ルのときだけ1Lルベルの信号が出力される。一方、N
ANDゲート41bからは常に%H#レベルの信号41
b′が出力される。
、NANDゲート41a出力は第6図の波形41a′の
ように、信号QA4゜。とQD、。。が共に%Hlレベ
ルのときだけ1Lルベルの信号が出力される。一方、N
ANDゲート41bからは常に%H#レベルの信号41
b′が出力される。
NANDゲート41mの出力信号41 m’がフリップ
70ツブ41eに入力すると、フリップフロップ41e
は信号411′の立下シでトリガされ、その出力は同図
41c’のように%Llから%Hlレベルに反転する。
70ツブ41eに入力すると、フリップフロップ41e
は信号411′の立下シでトリガされ、その出力は同図
41c’のように%Llから%Hlレベルに反転する。
一方、フリップ70ツブ41dの出力信号は、同図41
d′のように1Llレベルを保持する。
d′のように1Llレベルを保持する。
フリップ70ツブ41cと41dの出力41c′および
41d′は排他的論理和ゲート41・に入力する。排他
的論理和ゲート41・の出力は、時刻t、において1H
ルベルであり、Dラッチ41fのD端子入力は1LIレ
ベルである。したがって、Dラッチ41fのT端子入力
が、時刻t!で’Llレベルから%H#レベルに立上っ
ても、その立上シによ、9Dラツチ41fのQ端子出力
は反転せず、′Lルベルを維持する。
41d′は排他的論理和ゲート41・に入力する。排他
的論理和ゲート41・の出力は、時刻t、において1H
ルベルであり、Dラッチ41fのD端子入力は1LIレ
ベルである。したがって、Dラッチ41fのT端子入力
が、時刻t!で’Llレベルから%H#レベルに立上っ
ても、その立上シによ、9Dラツチ41fのQ端子出力
は反転せず、′Lルベルを維持する。
次に、アナログスイッチ39mに入力するI KHzの
クロックの周波数が109G以上大きく変化した場合の
動作を第8図で説明する。例えば、周波数が大きくなプ
、1.1KHz以上になったとする。この時には、前記
した時刻1mから1.の間に、アナログスイッチ39m
を1.1 KH3以上のクロックが通り、し祐o分周器
40aのQ出力は11 Hz以上となる。この11Hz
以上のQ出力、例えば、12HzのQ出力がA分周器4
0・に入ると、A分周器40eのQA端子出力QA4゜
。は、第8図のようになる。また、残分周器40・のQ
Bt QD端子出力QB4oa e QD4oeはそれ
ぞれ、第8図のような波形になる。
クロックの周波数が109G以上大きく変化した場合の
動作を第8図で説明する。例えば、周波数が大きくなプ
、1.1KHz以上になったとする。この時には、前記
した時刻1mから1.の間に、アナログスイッチ39m
を1.1 KH3以上のクロックが通り、し祐o分周器
40aのQ出力は11 Hz以上となる。この11Hz
以上のQ出力、例えば、12HzのQ出力がA分周器4
0・に入ると、A分周器40eのQA端子出力QA4゜
。は、第8図のようになる。また、残分周器40・のQ
Bt QD端子出力QB4oa e QD4oeはそれ
ぞれ、第8図のような波形になる。
信号QA40@とQD40@はNANDゲート41mに
入力し、その出力411′は第8図のようになり、また
、NANDゲー) 41bの出力は同図41b′のよう
になる。
入力し、その出力411′は第8図のようになり、また
、NANDゲー) 41bの出力は同図41b′のよう
になる。
信号411′がフリップフロップ41cに入力すると、
フリップフロップ41eは信号411′の立下りでセッ
トされる。また、フリップフロップ41dは信号41b
′の立下シでセットされる。このため、7リツプフロツ
プ41cと41dの出力波形は同図の41c’ + 4
1d’のようになる。
フリップフロップ41eは信号411′の立下りでセッ
トされる。また、フリップフロップ41dは信号41b
′の立下シでセットされる。このため、7リツプフロツ
プ41cと41dの出力波形は同図の41c’ + 4
1d’のようになる。
これらの信号41c′と41d′が排他的論理和ゲート
41・とインバータをへてDラッチ41fのD端子に入
力される。これによって、時刻t、におけるDラッチ4
1fの倫号レベルが%Hlレベルとなり、時刻t1でD
ラッチ41fのT端子入力が1LIから%Hルベルに立
上ると、その出力すなわち診断信号は%Hlレベルにな
る。したがって、110(zのクロックが異常をきたし
たことがわかる。なお、第8図はlK&のクロックが1
.2 KHz Kなった場合について図示されているが
、1.11O(z以上の変化であれば、第8図と同様の
波形変化が得られることは当業者には明らかであろう。
41・とインバータをへてDラッチ41fのD端子に入
力される。これによって、時刻t、におけるDラッチ4
1fの倫号レベルが%Hlレベルとなり、時刻t1でD
ラッチ41fのT端子入力が1LIから%Hルベルに立
上ると、その出力すなわち診断信号は%Hlレベルにな
る。したがって、110(zのクロックが異常をきたし
たことがわかる。なお、第8図はlK&のクロックが1
.2 KHz Kなった場合について図示されているが
、1.11O(z以上の変化であれば、第8図と同様の
波形変化が得られることは当業者には明らかであろう。
また、アナログスイッチ39mに入力するIKHzのク
ロック周波数が10チ以下になっ九場合、例えば800
Hz位になった時の捧分周器40・のQAIQB−Q
D端子出力は、それぞれ第9図のQA40@ + QB
40@IQDa。。のようになる。この丸め、NAND
ゲート41轟および41bの出力は同図41m’ 、
41b’のように時刻t、からt、の間、共に1Hルベ
ルを保持する。フリップフロップ41cと41dの出力
は、同図の416’。
ロック周波数が10チ以下になっ九場合、例えば800
Hz位になった時の捧分周器40・のQAIQB−Q
D端子出力は、それぞれ第9図のQA40@ + QB
40@IQDa。。のようになる。この丸め、NAND
ゲート41轟および41bの出力は同図41m’ 、
41b’のように時刻t、からt、の間、共に1Hルベ
ルを保持する。フリップフロップ41cと41dの出力
は、同図の416’。
41d′に示されているように、%Lルベルを保持する
。したがって、時刻t、におけるDラッチ41fのD端
子出力は−Hlレベルとなシ、そのT端子入力が時刻t
、に%LIから1Hlレベルに反転すると、そのq出力
は”H#レベルになる。したがって、I KHzのクロ
ックが異常になったことがわかる。
。したがって、時刻t、におけるDラッチ41fのD端
子出力は−Hlレベルとなシ、そのT端子入力が時刻t
、に%LIから1Hlレベルに反転すると、そのq出力
は”H#レベルになる。したがって、I KHzのクロ
ックが異常になったことがわかる。
なお、第8図はIKHiのクロックが約800Hzにな
りた場合について図示されているが、900Hz以下に
なれば、第8図と同様の波形変化が得られることは明ら
かである。
りた場合について図示されているが、900Hz以下に
なれば、第8図と同様の波形変化が得られることは明ら
かである。
したがって、第6図〜第8図を総合すると、本実施例に
よれば、IKHmのクロックの周波数が±10−以上変
化すれば、ヒれを検知することができるので、本実施例
は±101s以上の異常を検知することのできるクロッ
ク診断回路ということができる。
よれば、IKHmのクロックの周波数が±10−以上変
化すれば、ヒれを検知することができるので、本実施例
は±101s以上の異常を検知することのできるクロッ
ク診断回路ということができる。
次に、診断すべきクロックが10KHzの時は第5図の
時刻t3〜t4であル、信号f、が%Lルベルの時であ
る。この時には、l0K)hのクロックのみがクロック
選択手段39のアナログスイッチ39bを通り、分周器
およびその選択手段40に入る。この手段40において
は、アナログスイッチ409のみがオンにされているの
で、10KHzのクロックは1/ioo分周器40mと
1/10分周器40bを通って捧分周器40・に入る。
時刻t3〜t4であル、信号f、が%Lルベルの時であ
る。この時には、l0K)hのクロックのみがクロック
選択手段39のアナログスイッチ39bを通り、分周器
およびその選択手段40に入る。この手段40において
は、アナログスイッチ409のみがオンにされているの
で、10KHzのクロックは1/ioo分周器40mと
1/10分周器40bを通って捧分周器40・に入る。
η分周器40eからは前記IKHzのクロックで説明し
たのと同じように、10KHzのクロックが±lθ%以
内の変化であれば第7図のQA4゜。eQBio・およ
びQD40@と同じような波形の信号が出力される。
たのと同じように、10KHzのクロックが±lθ%以
内の変化であれば第7図のQA4゜。eQBio・およ
びQD40@と同じような波形の信号が出力される。
そして、NANDゲート41m 、 41bおよびアリ
ツブフロップ41e 、 41dの出力波形は第7図の
41a′〜41d′のようになシ、Dラッチ41j’か
ら出力される診断信号は1Llレベルとなる。
ツブフロップ41e 、 41dの出力波形は第7図の
41a′〜41d′のようになシ、Dラッチ41j’か
ら出力される診断信号は1Llレベルとなる。
一方、10KHzのクセツクが101s以上の変化であ
れば、第8図のような波形変化が得られ、また1〇−以
下の変化があると第9図のような波形変化が得られる。
れば、第8図のような波形変化が得られ、また1〇−以
下の変化があると第9図のような波形変化が得られる。
したがって、±1096以上の周波数変化があると、D
ラッチ41jlの出力信号は%H#レベルとなシ、10
KHzのクロックが異常になり九ことがわかる。
ラッチ41jlの出力信号は%H#レベルとなシ、10
KHzのクロックが異常になり九ことがわかる。
同様に、 100KHz 、 IMHzのりC1yり診
断をそれぞれ第5図の時刻t、〜t、およびt、〜t、
の間に行なうことができる。これらの場合、クロックの
周波数が±10%以内の変化であれば、第7図の波形が
得られ、±10−以上の変化があれば、第8図および第
9図の波形になることは、改めて説明する必要はないで
あろう。
断をそれぞれ第5図の時刻t、〜t、およびt、〜t、
の間に行なうことができる。これらの場合、クロックの
周波数が±10%以内の変化であれば、第7図の波形が
得られ、±10−以上の変化があれば、第8図および第
9図の波形になることは、改めて説明する必要はないで
あろう。
上記の実施例においては、クロックの周波数がI KH
z 、 10 KHz 、 100 KHzおよびIM
Hzの場合につき説明したが、分周器およびその選択手
段4o中の分周器の分周率を変えたシ、分周器出力を組
み合せることによシ、上記以外の周波数のクロックの診
断を行なうことができることは明らかである。また、上
記の分周器の分周率を変えることによって、クロック周
波数の診断精度を変えることができることも明らかであ
る。
z 、 10 KHz 、 100 KHzおよびIM
Hzの場合につき説明したが、分周器およびその選択手
段4o中の分周器の分周率を変えたシ、分周器出力を組
み合せることによシ、上記以外の周波数のクロックの診
断を行なうことができることは明らかである。また、上
記の分周器の分周率を変えることによって、クロック周
波数の診断精度を変えることができることも明らかであ
る。
以上のように、本発明によれば、多極のクロックの周波
数変化を連続して診断することができ、り0′yりの異
常を検出した時には異常を示す診断信号によって機械の
動作を停止させる等をすれば、機械の異常な動作を防止
することができる。
数変化を連続して診断することができ、り0′yりの異
常を検出した時には異常を示す診断信号によって機械の
動作を停止させる等をすれば、機械の異常な動作を防止
することができる。
第1@は本発明に係る複写機の概略構成図、第2図は本
発明の一実施例のブロック図、第3図および嬉4図は第
2図中の基準パルス発生器の動作を説明するための波形
図、第5図は、第2図中の基準パルス発生器出力および
デコーダ出力の波形図、纂6図は第2図中の7リツプフ
ロツプのリセット信号を説明するためのタイムチャート
、鮪7図は正常時の第2図の要部波形図、菖8,9図は
異常時の第2図の要部波形図を示す。 31・・フォトカプラ、32・・基準パルス発生器、3
3・・・デコーダ、34・・・初期化回路、39・・・
クロック・−選択手段、40・・・分周器およびその選
択手段、41・・・診断信号発生手段 代壇入弁理士 平 木 道 人 外1名 才5図 オ6図 1(、1゜ オフ図 才8図
発明の一実施例のブロック図、第3図および嬉4図は第
2図中の基準パルス発生器の動作を説明するための波形
図、第5図は、第2図中の基準パルス発生器出力および
デコーダ出力の波形図、纂6図は第2図中の7リツプフ
ロツプのリセット信号を説明するためのタイムチャート
、鮪7図は正常時の第2図の要部波形図、菖8,9図は
異常時の第2図の要部波形図を示す。 31・・フォトカプラ、32・・基準パルス発生器、3
3・・・デコーダ、34・・・初期化回路、39・・・
クロック・−選択手段、40・・・分周器およびその選
択手段、41・・・診断信号発生手段 代壇入弁理士 平 木 道 人 外1名 才5図 オ6図 1(、1゜ オフ図 才8図
Claims (1)
- (1)電気的制御装置のクロックの周波数が正常か否か
を判定するクロック診断装置であって、基準時間のパル
ス幅を有するパルス信号を出力する基準パルス発生手段
、該基準パルス発生手段から出力された信号に基づいて
スイッチング信号を出力する手段、クロック選択手段、
該クロック選択手段によって選択されたクロックが入力
する分周器およびその選択手段、および前記分周器の出
力が所定の数のパルス数かあるいはそれより多いか少な
いかを検出し、所定の数のパルス数の時にはある樵の信
号を、それ以外の時には他の種類の信号を出力する診断
信号発生手段を具備し、前記スイッチング信号な1配ク
ロック選択手段、分周器の選択手段および診断信号発生
手段に入力して、クロックの選択と、選択されたクロッ
クに対応する分鵬器を選ぶようにしたことを特徴とする
複写機のクロック診断装置0
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202504A JPS58105357A (ja) | 1981-12-17 | 1981-12-17 | 複写機のクロツク診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202504A JPS58105357A (ja) | 1981-12-17 | 1981-12-17 | 複写機のクロツク診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58105357A true JPS58105357A (ja) | 1983-06-23 |
Family
ID=16458574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202504A Pending JPS58105357A (ja) | 1981-12-17 | 1981-12-17 | 複写機のクロツク診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105357A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132221A (ja) * | 1983-12-20 | 1985-07-15 | Yamatake Honeywell Co Ltd | クロツクパルスの異常検出方法 |
| JPS60214051A (ja) * | 1984-04-10 | 1985-10-26 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走検知回路 |
| JPS60214050A (ja) * | 1984-04-10 | 1985-10-26 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走検知回路 |
| JPS60238854A (ja) * | 1984-05-11 | 1985-11-27 | Fuji Xerox Co Ltd | 電子複写機の警報ブザ−駆動回路 |
| JPH07726U (ja) * | 1991-02-23 | 1995-01-06 | 東リ株式会社 | 床タイル |
-
1981
- 1981-12-17 JP JP56202504A patent/JPS58105357A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132221A (ja) * | 1983-12-20 | 1985-07-15 | Yamatake Honeywell Co Ltd | クロツクパルスの異常検出方法 |
| JPS60214051A (ja) * | 1984-04-10 | 1985-10-26 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走検知回路 |
| JPS60214050A (ja) * | 1984-04-10 | 1985-10-26 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走検知回路 |
| JPS60238854A (ja) * | 1984-05-11 | 1985-11-27 | Fuji Xerox Co Ltd | 電子複写機の警報ブザ−駆動回路 |
| JPH07726U (ja) * | 1991-02-23 | 1995-01-06 | 東リ株式会社 | 床タイル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4102491A (en) | Variable function digital word generating, receiving and monitoring device | |
| JPS58105357A (ja) | 複写機のクロツク診断装置 | |
| US5583620A (en) | Image forming apparatus having scanner driven by pulse motor | |
| EP0198923B1 (en) | Ultrasonic diagnostic apparatus | |
| GB2059634A (en) | Electronic controlled heat cooking apparatus | |
| SU951489A1 (ru) | Устройство автоматического переключени аккумул торов при испытании | |
| JPS5939707B2 (ja) | デジタル信号処理器の機能確認装置 | |
| SU974375A1 (ru) | Устройство дл контрол логических блоков | |
| JPH0453631Y2 (ja) | ||
| JPS6244678B2 (ja) | ||
| SU1766374A1 (ru) | Устройство дл психологических исследований | |
| SU1676002A1 (ru) | Импульсный синхронизатор | |
| JP2004053285A (ja) | 試験装置 | |
| JPS62279418A (ja) | 電源投入方式 | |
| JPH0565514A (ja) | 高炉原料装入制御装置 | |
| SU647695A1 (ru) | Устройство дл контрол динамических параметров интегральных микросхем | |
| SU1138783A1 (ru) | Рубидиевый стандарт частоты и времени | |
| SU834621A1 (ru) | Устройство дл контрол микросхем | |
| SU1327109A1 (ru) | Устройство дл контрол группы логических узлов | |
| JP3101933B2 (ja) | 特性測定用スイッチ | |
| SU955205A1 (ru) | Устройство дл электрического программировани блоков посто нной пам ти | |
| SU1233118A2 (ru) | Устройство дл регулировани колебаний | |
| SU1130832A1 (ru) | Устройство дл программного управлени с самоконтролем | |
| RU2223693C1 (ru) | Устройство для определения точности измерения критической частоты слияния мельканий | |
| SU450338A1 (ru) | Двухпороговый частотный компаратор |