JPS60132221A - クロツクパルスの異常検出方法 - Google Patents
クロツクパルスの異常検出方法Info
- Publication number
- JPS60132221A JPS60132221A JP58238747A JP23874783A JPS60132221A JP S60132221 A JPS60132221 A JP S60132221A JP 58238747 A JP58238747 A JP 58238747A JP 23874783 A JP23874783 A JP 23874783A JP S60132221 A JPS60132221 A JP S60132221A
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- pulse
- gate
- count value
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、プロセッサの動作規制に用いられるクロック
パルスの周波数が規定範囲外となったことを検出する方
法に関するものである。
パルスの周波数が規定範囲外となったことを検出する方
法に関するものである。
プロセッサの動作規制には一定周波数のクロックパルス
が用いられておシ、これの発生には水晶発振器が一般に
使用され、クロックパルスの周波数を安定なものとして
いるが、何等かの原因によシ周波数が変化すると、プロ
セッサによるブ四グラムの実行速度も変化し、外部機器
九対する制御上のタイミングが不一致とな如、制御状況
が不安定になると共に、プロセッサが時間的な制御を行
なっている場合には、これが不正確になる等の問題を生
ずる。
が用いられておシ、これの発生には水晶発振器が一般に
使用され、クロックパルスの周波数を安定なものとして
いるが、何等かの原因によシ周波数が変化すると、プロ
セッサによるブ四グラムの実行速度も変化し、外部機器
九対する制御上のタイミングが不一致とな如、制御状況
が不安定になると共に、プロセッサが時間的な制御を行
なっている場合には、これが不正確になる等の問題を生
ずる。
しかし、従来は、プロセッサの動作状況は監視を行なっ
ているが、クロックパルスの周波数に対する監視を行な
っておらず、クロックパルスの異常に基づく前述の諸問
題を発見するのが困難となる欠点を生じている。
ているが、クロックパルスの周波数に対する監視を行な
っておらず、クロックパルスの異常に基づく前述の諸問
題を発見するのが困難となる欠点を生じている。
本発明は、従来のか＼る欠点を根本的に排除する目的を
有し、クロックパルスをカウントするカウンタをプロセ
ッサ中へ構成すると共に、一定時間幅のゲートパルスを
発生するパルス発生器をプロセッサによシ駆動し、この
ゲートパルスがプロセッサへ与えられている期間、カウ
ンタにカウントを行なわせ、このカウント値に基づいて
クロックパルスの周波数が上限値以上または下限値以下
であるか否かを判断するものとした極めて効果的な、ク
ロックパルスの異常検出方法を提供するものである。
有し、クロックパルスをカウントするカウンタをプロセ
ッサ中へ構成すると共に、一定時間幅のゲートパルスを
発生するパルス発生器をプロセッサによシ駆動し、この
ゲートパルスがプロセッサへ与えられている期間、カウ
ンタにカウントを行なわせ、このカウント値に基づいて
クロックパルスの周波数が上限値以上または下限値以下
であるか否かを判断するものとした極めて効果的な、ク
ロックパルスの異常検出方法を提供するものである。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第１図はブロック図を示し、水晶発振器等の発振器１か
らのクロックパルスＣＫがマイクロブｑセッサ等のプロ
セッサ（以下、ＣＰＵ）２へ与えられ、これに基づいて
ＣＰＵ２が動作のタイミングを規制されておシ、メモリ
３へ格納されたプログラムを実行すると共に、必要とす
るデータをメモリ３へアクセスしながら制御またはデー
タ処理動作を行なうものとなっている。
らのクロックパルスＣＫがマイクロブｑセッサ等のプロ
セッサ（以下、ＣＰＵ）２へ与えられ、これに基づいて
ＣＰＵ２が動作のタイミングを規制されておシ、メモリ
３へ格納されたプログラムを実行すると共に、必要とす
るデータをメモリ３へアクセスしながら制御またはデー
タ処理動作を行なうものとなっている。
また、プログラムの一部にテストルーテンが設けてアシ
、これに応じてＣＰＵ２内にカウンタが構成され、クロ
ックパルスＣＫを分周器４にょ）分周した分周クロック
パルスＬＣＫのカウントを行なうものとなっているが、
このカウントは、ゲートパルスＳ０の与えられている期
間のみ行なわれる。
、これに応じてＣＰＵ２内にカウンタが構成され、クロ
ックパルスＣＫを分周器４にょ）分周した分周クロック
パルスＬＣＫのカウントを行なうものとなっているが、
このカウントは、ゲートパルスＳ０の与えられている期
間のみ行なわれる。
一方、ＣＰＵ ２は、テストルーチンの実行にょ夛、ア
ドレスバス５からアドレス指定信号ＡＤを送出すると共
に、書込み信号ＷＲの送出を行ない、アドレス指定信号
ＡＤの内容を変更しながらこれを反復するものとなって
おシ、アドレス指定信号ＡＤの内容に応じ、デコーダ６
がデコード出力。、〜Ｑ３を順次に′Ｈ″（高レベル）
として生ずると共に、書込み信号ＷＲは、バッファ回路
１を介し１Ｈ″として各部へ与えられるものとなってい
る。
ドレスバス５からアドレス指定信号ＡＤを送出すると共
に、書込み信号ＷＲの送出を行ない、アドレス指定信号
ＡＤの内容を変更しながらこれを反復するものとなって
おシ、アドレス指定信号ＡＤの内容に応じ、デコーダ６
がデコード出力。、〜Ｑ３を順次に′Ｈ″（高レベル）
として生ずると共に、書込み信号ＷＲは、バッファ回路
１を介し１Ｈ″として各部へ与えられるものとなってい
る。
第２図は、テストルーテンに応するＣＰＵ２の制御状況
を示すフローチャートであ）、まず、デコード出力Ｑ＋
を生じさせるアドレス指定信号ＡＤと書込み信号ＷＲと
を送出すると、ＡＮＤゲ−）８ａの出力力いＨ“となシ
、単安定マルチバイブレータ等のパルス発生器９がリセ
ットされると共に、フリップフロップ回路（以下、ＦＦ
Ｃ）１０もリセットされ、１イニシヤライズ′１０１が
なされ、つぎに。
を示すフローチャートであ）、まず、デコード出力Ｑ＋
を生じさせるアドレス指定信号ＡＤと書込み信号ＷＲと
を送出すると、ＡＮＤゲ−）８ａの出力力いＨ“となシ
、単安定マルチバイブレータ等のパルス発生器９がリセ
ットされると共に、フリップフロップ回路（以下、ＦＦ
Ｃ）１０もリセットされ、１イニシヤライズ′１０１が
なされ、つぎに。
デコード出力Ｑ２を生じさせるアドレス指定信号ＡＤと
書込み信号ＷＲとを送出することによ、９．ＡＮＤゲー
ト８ｂの出力力いＨ′となｐ’ＦＦｃセッビ１０２が行
なわれる。
書込み信号ＷＲとを送出することによ、９．ＡＮＤゲー
ト８ｂの出力力いＨ′となｐ’ＦＦｃセッビ１０２が行
なわれる。
すると、ＦＦＣ１０の出力Ｑが′″Ｈ＃へ転じ、 ＡＮ
Ｄゲート１１がオン状態となシ、ゲートパルスＳ０の送
出準備が行なわれる。
Ｄゲート１１がオン状態となシ、ゲートパルスＳ０の送
出準備が行なわれる。
たソし、とのときは未だパルス発生器９が駆動されてお
らず、ゲートパルスＳ０カ” ’ Ｌ ”（低レベル）
であるため、 ５Ｏ＝Ｌ？“１０３のチェックを行ない
、これのｙ （ＹＥＳ）に応じ、デコード出力Ｑｓを生
じさせるアドレス指定信号ＡＤと書込み信号ＷＲとを送
出すれば、ＡＮＤゲート８ｃの出力が′Ｈ″へ転じ、こ
れによって１パルス発生器駆動″１０４がなされ、パル
ス発生器９が一定時間幅のゲートパルスを′Ｈ″として
発生するため、ゲートパルスＳＯが′Ｈ＃となυ、’５
Ｏ＝Ｈ？’１０５のＹに応じ、ＣＰＵ ２内のカウンタ
によシ分周りロックパルス’ＬＣＫカウント“１０６を
１ステップ行なったうえ、’５Ｏ＝Ｌ？’１０７のＮ
（Ｎｏ ）および、カウンタのカウント値Ｃと１分周ク
ロックパルスＬＣＫの周波数上限値と対応する上限カウ
ント値Ｃｕとの比較″’Ｃ〉ｃｕ？’１０８ＯＮを前提
とし、ステップ１０Ｇ以降を反復する。
らず、ゲートパルスＳ０カ” ’ Ｌ ”（低レベル）
であるため、 ５Ｏ＝Ｌ？“１０３のチェックを行ない
、これのｙ （ＹＥＳ）に応じ、デコード出力Ｑｓを生
じさせるアドレス指定信号ＡＤと書込み信号ＷＲとを送
出すれば、ＡＮＤゲート８ｃの出力が′Ｈ″へ転じ、こ
れによって１パルス発生器駆動″１０４がなされ、パル
ス発生器９が一定時間幅のゲートパルスを′Ｈ″として
発生するため、ゲートパルスＳＯが′Ｈ＃となυ、’５
Ｏ＝Ｈ？’１０５のＹに応じ、ＣＰＵ ２内のカウンタ
によシ分周りロックパルス’ＬＣＫカウント“１０６を
１ステップ行なったうえ、’５Ｏ＝Ｌ？’１０７のＮ
（Ｎｏ ）および、カウンタのカウント値Ｃと１分周ク
ロックパルスＬＣＫの周波数上限値と対応する上限カウ
ント値Ｃｕとの比較″’Ｃ〉ｃｕ？’１０８ＯＮを前提
とし、ステップ１０Ｇ以降を反復する。
ゲートパルスＳＯの終了に応じ、ステップ１０７がＹと
なれば、カウンタによるカウントが停止され、このとき
のカウント値Ｃと、分周クロックパルスＬＣＫの周波数
下限値と対応する下限カウント値Ｃｄとの比較′ＣくＣ
ｄ？ “１０９がなされ、これがＮであればテストルー
チンを終了し、主ルーテンへ復帰する。
なれば、カウンタによるカウントが停止され、このとき
のカウント値Ｃと、分周クロックパルスＬＣＫの周波数
下限値と対応する下限カウント値Ｃｄとの比較′ＣくＣ
ｄ？ “１０９がなされ、これがＮであればテストルー
チンを終了し、主ルーテンへ復帰する。
以上に対し、ステップ１０３ 、１０５のＮ、および、
ステップ１０８，１０９のＹでは’ ＥＲＲＯＲ’とな
シ、ステップ１０８，１０９のＹによシ、カウント値が
上限カウント値以上−または下限カウント値以下となっ
たことの検出がなされ、これにしたがって、クロックパ
ルスＣＫの周波数が異常であることの判断を行なうこと
ができるため、この判断に応じ、ＣＰＵ２の動作停止、
または、警報送出等の対処が自在となる。
ステップ１０８，１０９のＹでは’ ＥＲＲＯＲ’とな
シ、ステップ１０８，１０９のＹによシ、カウント値が
上限カウント値以上−または下限カウント値以下となっ
たことの検出がなされ、これにしたがって、クロックパ
ルスＣＫの周波数が異常であることの判断を行なうこと
ができるため、この判断に応じ、ＣＰＵ２の動作停止、
または、警報送出等の対処が自在となる。
たソし、条件に応じては分周器４を省略し、クロックパ
ルスＣＫを直接カウントしてもよく、テストルーチン専
用の出カポＬトおよび入力ポートを設けられる場合は、
書込み信号ＷＲの代りに別途のタイミング信号を送出す
るものとし、バンファ回路７、ＦＦＣｌ０１ＡＮＤゲー
ト１１１等を省略しても同様でちゃ１分周クロックＬＣ
Ｋを割込み信号として用い、これに応じてテストルーチ
ンを実行し、他のプログラムと並列処理を行なうものと
してもよい等、種々の変形が自在である。
ルスＣＫを直接カウントしてもよく、テストルーチン専
用の出カポＬトおよび入力ポートを設けられる場合は、
書込み信号ＷＲの代りに別途のタイミング信号を送出す
るものとし、バンファ回路７、ＦＦＣｌ０１ＡＮＤゲー
ト１１１等を省略しても同様でちゃ１分周クロックＬＣ
Ｋを割込み信号として用い、これに応じてテストルーチ
ンを実行し、他のプログラムと並列処理を行なうものと
してもよい等、種々の変形が自在である。
以上の説明によシ明らかなとおり本発明によれば、簡単
な回路の付加によ見クロックパルスの周波数異常が検出
され、クロックパルスの周波数変化によるＣＰＵ動作の
不安定寸たは不正確に対する処置が容易に行なえるもの
となり、各種プロセッサのクロックパルス周波数を監視
する目的上、顕著な効果が得られる。
な回路の付加によ見クロックパルスの周波数異常が検出
され、クロックパルスの周波数変化によるＣＰＵ動作の
不安定寸たは不正確に対する処置が容易に行なえるもの
となり、各種プロセッサのクロックパルス周波数を監視
する目的上、顕著な効果が得られる。
図は本発明の実施例を示し、第１図はプロンク図、第２
図はＣＰＵの制御状況を示すフローチャートである。 １・・・・発振器、２・・・・ＣＰＵ（プロセッサ）、
４・・・・分周器、６・・・・デコーダ、９・・・・パ
ルス発生ｆ５． ＣＫ・・・・クロックパルス、ＬＣＫ
・・・・分周クロックパルス、ＳＯ・・・ｅゲートパル
ス。 特許出願人 山武ハネウェル株式会社
図はＣＰＵの制御状況を示すフローチャートである。 １・・・・発振器、２・・・・ＣＰＵ（プロセッサ）、
４・・・・分周器、６・・・・デコーダ、９・・・・パ
ルス発生ｆ５． ＣＫ・・・・クロックパルス、ＬＣＫ
・・・・分周クロックパルス、ＳＯ・・・ｅゲートパル
ス。 特許出願人 山武ハネウェル株式会社
Claims (1)
- 与えられるクロックパルスをカウントするカウンタをプ
ロセッサ中へ構成し、該プロセッサによシ一定時間幅の
ゲートパルスを発生するパルス発生器を駆動し、前記ゲ
ートパルスが前記プロセッサへ与えられている期間前記
カウンタによるカウントを行なうと共に、該カウントに
よるカウント値と前記クロックパルスの周波数キ限値と
対応する上限カウント値とを比較し、前記カウント値が
上限カウント値以上となったとき異常と判断し、かつ、
前記ゲートパルスの終了に応じて前記カウント値と前記
クロックパルスの周波数下限値と対応する下限カウント
値とを比較し、前記カウント値が下限カウント値以下で
あったとき異常と判断することを特徴としたクロックパ
ルスの異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58238747A JPS60132221A (ja) | 1983-12-20 | 1983-12-20 | クロツクパルスの異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58238747A JPS60132221A (ja) | 1983-12-20 | 1983-12-20 | クロツクパルスの異常検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60132221A true JPS60132221A (ja) | 1985-07-15 |
Family
ID=17034654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58238747A Pending JPS60132221A (ja) | 1983-12-20 | 1983-12-20 | クロツクパルスの異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132221A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255044A (ja) * | 1988-04-05 | 1989-10-11 | Sanyo Electric Co Ltd | マイクロプロセッサの暴走保護方式 |
| JPH0916281A (ja) * | 1995-06-02 | 1997-01-17 | United Microelectron Corp | Ｉｃチップ動作抑止装置 |
| JP2006172202A (ja) * | 2004-12-16 | 2006-06-29 | Nec Electronics Corp | 半導体装置 |
| JP2008149159A (ja) * | 2008-02-01 | 2008-07-03 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
| JP2008259103A (ja) * | 2007-04-09 | 2008-10-23 | Hitachi Ltd | 搬送波周波数の異常検知手段 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757328A (en) * | 1980-09-22 | 1982-04-06 | Fujitsu Ltd | Inspecting system of clock pulse |
| JPS58105357A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Xerox Co Ltd | 複写機のクロツク診断装置 |
| JPS58176726A (ja) * | 1982-04-09 | 1983-10-17 | Toshiba Corp | バス障害検出装置 |
-
1983
- 1983-12-20 JP JP58238747A patent/JPS60132221A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757328A (en) * | 1980-09-22 | 1982-04-06 | Fujitsu Ltd | Inspecting system of clock pulse |
| JPS58105357A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Xerox Co Ltd | 複写機のクロツク診断装置 |
| JPS58176726A (ja) * | 1982-04-09 | 1983-10-17 | Toshiba Corp | バス障害検出装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255044A (ja) * | 1988-04-05 | 1989-10-11 | Sanyo Electric Co Ltd | マイクロプロセッサの暴走保護方式 |
| JPH0916281A (ja) * | 1995-06-02 | 1997-01-17 | United Microelectron Corp | Ｉｃチップ動作抑止装置 |
| JP2006172202A (ja) * | 2004-12-16 | 2006-06-29 | Nec Electronics Corp | 半導体装置 |
| JP2008259103A (ja) * | 2007-04-09 | 2008-10-23 | Hitachi Ltd | 搬送波周波数の異常検知手段 |
| JP2008149159A (ja) * | 2008-02-01 | 2008-07-03 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60132221A (ja) | クロツクパルスの異常検出方法 | |
| GB2310514A (en) | Watchdog circuit | |
| JPS60144841A (ja) | プロセツサの監視回路 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JP2001092692A (ja) | 時間測定回路及び時間測定方法 | |
| JPS62197838A (ja) | ウオツチ・ドツグ・タイマ制御装置 | |
| JPH10228397A (ja) | ウォッチドッグタイマ | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPS5937880Y2 (ja) | 異常監視装置 | |
| JPH09198280A (ja) | システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム | |
| JPS63245740A (ja) | マイクロプロセツサ | |
| JPH0751631Y2 (ja) | Ｃｐｕの暴走検出回路 | |
| JPS6028986Y2 (ja) | デ−タ処理装置 | |
| JP2557785Y2 (ja) | シングルチップマイクロコンピュータ | |
| JPH056292A (ja) | マイクロプロセツサのストール監視方式 | |
| JPH0363776B2 (ja) | ||
| JPS60196849A (ja) | マイクロプロセサの暴走検出方法 | |
| JPS6310444B2 (ja) | ||
| JPS5819097B2 (ja) | 電子計算機システム監視方式 | |
| JPS5845054B2 (ja) | ウォッチドッグ・タイマの異常救済方式 | |
| JPH05342059A (ja) | マイクロプロセッサの異常監視方法及びその実現回路 | |
| JPS62623B2 (ja) | ||
| JPH02259845A (ja) | プロセッサ | |
| JPH0223435A (ja) | マイクロコンピュータ | |
| JPS62151934A (ja) | 情報処理装置 |