JPS58106602A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS58106602A JPS58106602A JP20585681A JP20585681A JPS58106602A JP S58106602 A JPS58106602 A JP S58106602A JP 20585681 A JP20585681 A JP 20585681A JP 20585681 A JP20585681 A JP 20585681A JP S58106602 A JPS58106602 A JP S58106602A
- Authority
- JP
- Japan
- Prior art keywords
- power
- user
- command
- instruction
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13001—Interrupt handling
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14053—Power failure, loss, abnormal battery
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はプログラマブル・コントローラに関し、特に
、装置の主電源の電源断が検出されたときの制御方式に
関するものである。
、装置の主電源の電源断が検出されたときの制御方式に
関するものである。
一般的なプログラマブル・コントローラにおいては、装
置の主電源の状態を常時監視し、電源断状態が生じたと
きに速やかにこれを検出してＣＰＵ（中央処理ユニット
）に伝え、ＣＰＵはこの電源断検知信号を受けて、主電
源の出力が完全にダウンするまでの時間内にそのとき実
行中のユーザ命令を処理し、しかる後必要な電源断処理
を行なって動作を停止するように構成されている。必要
な電源断処理というのは、ユーザプログラムで表現され
たラダーダイヤグラムの回路状態を記憶する回路状態メ
モリのデータの内、電源断時でもその状態を記憶しなけ
ればいけないもの、例えばキープリレーやカウンタ命令
のカウント値等のデータを不揮発性メモリに退避させる
処理であるが、最近のプログラマブル・コントローラで
は回路状態メモリ自体が不揮発性メモリで構成されてい
るので、その場合はこの電源断処理は不必要である。
置の主電源の状態を常時監視し、電源断状態が生じたと
きに速やかにこれを検出してＣＰＵ（中央処理ユニット
）に伝え、ＣＰＵはこの電源断検知信号を受けて、主電
源の出力が完全にダウンするまでの時間内にそのとき実
行中のユーザ命令を処理し、しかる後必要な電源断処理
を行なって動作を停止するように構成されている。必要
な電源断処理というのは、ユーザプログラムで表現され
たラダーダイヤグラムの回路状態を記憶する回路状態メ
モリのデータの内、電源断時でもその状態を記憶しなけ
ればいけないもの、例えばキープリレーやカウンタ命令
のカウント値等のデータを不揮発性メモリに退避させる
処理であるが、最近のプログラマブル・コントローラで
は回路状態メモリ自体が不揮発性メモリで構成されてい
るので、その場合はこの電源断処理は不必要である。
また、上記のようにして電源断検出により動作を停止し
た後に主電源が復旧した場合、ユーザプログラムの先頭
から実行するように構成されている。その際に、先に記
憶保持した回路状態メモリのキープリレーやカウント値
がそのまま次の実行時に使われるわけである。
た後に主電源が復旧した場合、ユーザプログラムの先頭
から実行するように構成されている。その際に、先に記
憶保持した回路状態メモリのキープリレーやカウント値
がそのまま次の実行時に使われるわけである。
ところが、上述したような従来の電源断検知によ）て動
作を停止させる制御方式では、次のような問題があった
。ユーザプログラム中には複数のユーザ命令が密接に関
連して不可分の制御作用をなしている場合があり、その
ような複数のユーザ命令群が実行されている過程で、電
源断検知信号が印加されると、従来のプログラマブル・
コントローラにおいては実行中のユーザ命令が終了した
時点で動作を停止してしまい、しかも電源復帰時にはユ
ーザプログラムを先頭から実行するため、上記密接に関
連した複数のユーザ命令群が強制的に切り離された形と
なり、その結果意図しない誤動作を生じてしまうことが
ある。
作を停止させる制御方式では、次のような問題があった
。ユーザプログラム中には複数のユーザ命令が密接に関
連して不可分の制御作用をなしている場合があり、その
ような複数のユーザ命令群が実行されている過程で、電
源断検知信号が印加されると、従来のプログラマブル・
コントローラにおいては実行中のユーザ命令が終了した
時点で動作を停止してしまい、しかも電源復帰時にはユ
ーザプログラムを先頭から実行するため、上記密接に関
連した複数のユーザ命令群が強制的に切り離された形と
なり、その結果意図しない誤動作を生じてしまうことが
ある。
上述の如き誤動作を生じる可能性のあるユーザプログラ
ムの一例として、第１図（Ａ）に示すタイマ命令のカス
コード接続がある。
ムの一例として、第１図（Ａ）に示すタイマ命令のカス
コード接続がある。
同図（Ａ）に示すものは、０１番のカウンタ命令は１１
番の入力信号をカウントする１０００進カウンタであり
、０２番のカウンタ命令は０１番のカウンタ命令のカウ
ントアツプ信号を計数するカウンタである。このように
２つのカウンタ命令がカスコード接続されている場合に
おいて、０１番のカウンタ命令が実行に供されたときに
電源断検知出力が印加されたとする。しかも、このとき
のＣ１番のカウンタ命令の実行により該カウンタ命令が
カウントアツプしたとする。す゛ると、０１番のカウン
タ命令の実行を終了して動作を停止する訳であるが、カ
ウンタ命令Ｃ１の実行によって当該カウンタ命令がカウ
ントアツプしてときそのカウントアツプ出力Ｃ１によっ
て当該カウンタ命令Ｃ１がリセットされるが、そのカウ
ントアツプ出、／）Ｃ１は次段のカウンタ命令Ｃ２には
伝わらない。そして電源復帰後にユーザプログラムが先
頭から実行されるが、電源断による動作停止の直前に前
段のカウンタ命令Ｃ１がリセットされているため、カウ
ンタ命令Ｃ１→Ｃ２と実行されても先に伝わらなかった
カウントアツプ信号Ｃ１はやはり伝わらない。つまり電
源断によってカスコード接続されたカウンタ命令Ｃ１と
Ｃ２が分断されたことにより、カウンタ命令Ｃ２にカウ
ントミスが生じるのである。
番の入力信号をカウントする１０００進カウンタであり
、０２番のカウンタ命令は０１番のカウンタ命令のカウ
ントアツプ信号を計数するカウンタである。このように
２つのカウンタ命令がカスコード接続されている場合に
おいて、０１番のカウンタ命令が実行に供されたときに
電源断検知出力が印加されたとする。しかも、このとき
のＣ１番のカウンタ命令の実行により該カウンタ命令が
カウントアツプしたとする。す゛ると、０１番のカウン
タ命令の実行を終了して動作を停止する訳であるが、カ
ウンタ命令Ｃ１の実行によって当該カウンタ命令がカウ
ントアツプしてときそのカウントアツプ出力Ｃ１によっ
て当該カウンタ命令Ｃ１がリセットされるが、そのカウ
ントアツプ出、／）Ｃ１は次段のカウンタ命令Ｃ２には
伝わらない。そして電源復帰後にユーザプログラムが先
頭から実行されるが、電源断による動作停止の直前に前
段のカウンタ命令Ｃ１がリセットされているため、カウ
ンタ命令Ｃ１→Ｃ２と実行されても先に伝わらなかった
カウントアツプ信号Ｃ１はやはり伝わらない。つまり電
源断によってカスコード接続されたカウンタ命令Ｃ１と
Ｃ２が分断されたことにより、カウンタ命令Ｃ２にカウ
ントミスが生じるのである。
上記のような誤動作を防止する１つの手段として、電源
入力がダウンしても電源出力側には必要な動作電圧を相
当期間供給できるように電源回路の容量を増し、電源断
検知回路により電源断が検出されても、ユーザプログラ
ムを最後まで実行してから動作を停止するように構成す
れば良い。しかしこれを実現するためには、電源回路が
相当大規模になり、高価になっていしまうという問題が
ある。
入力がダウンしても電源出力側には必要な動作電圧を相
当期間供給できるように電源回路の容量を増し、電源断
検知回路により電源断が検出されても、ユーザプログラ
ムを最後まで実行してから動作を停止するように構成す
れば良い。しかしこれを実現するためには、電源回路が
相当大規模になり、高価になっていしまうという問題が
ある。
この発明は上述した従来の問題点に鑑みなされたもので
あり、その目的は、電源回路の容量をそれほど増す必要
がなく、しかも密７接に関連した複数のユーザ命令群が
電源断の動作停止により強制的に分断されることが起こ
らないようにしたプログラマブル・コントローラを提供
することにある。
あり、その目的は、電源回路の容量をそれほど増す必要
がなく、しかも密７接に関連した複数のユーザ命令群が
電源断の動作停止により強制的に分断されることが起こ
らないようにしたプログラマブル・コントローラを提供
することにある。
上記の目的を達成するために、この発明は、電源断検知
回路の検知出力がＣＰＵに供給されたとき、実行中のユ
ーザ命令の処理後に動作を停止し、電源１！帰時にユー
ザプログラムを先頭から実行するように構成されたプロ
グラマブル・コントローラにおいて、ユーザプログラム
中に挿入された特定のユーザ命令が実行されることによ
ってセットおよびリセットされる禁止信号記憶手段と、
この記憶手段がセットされているとき上記電源断検知回
路の検知出力が上記ｃＰＵに受付けられないようにする
禁止手段とを設けたことを特徴＆する。
回路の検知出力がＣＰＵに供給されたとき、実行中のユ
ーザ命令の処理後に動作を停止し、電源１！帰時にユー
ザプログラムを先頭から実行するように構成されたプロ
グラマブル・コントローラにおいて、ユーザプログラム
中に挿入された特定のユーザ命令が実行されることによ
ってセットおよびリセットされる禁止信号記憶手段と、
この記憶手段がセットされているとき上記電源断検知回
路の検知出力が上記ｃＰＵに受付けられないようにする
禁止手段とを設けたことを特徴＆する。
以下、この発明の実施例を図面に基づいて詳細に説明す
る。
る。
第２図はこの発明に係るプログラマブル・コントローラ
の概略構成を示すブロック図である。このプログラマブ
ル・コントローラは、ユーザプログラムが格納されるユ
ーザプログラムメモリ１と、外部入力信号が与えられる
入力回路２と、外部出力信号を送出する出力回路３と、
上記入力回路２および出力回路３に対応した入出力デー
タ、いわゆる外部リレーやキープリレー、タイマ命令や
カウンタ命令の計数値等のユーザプログラムで表現され
たラダーダイヤグラムの各回路素子の状態を示すデータ
が格納される回路状態メモリ４と、上記ユーザプログラ
ムメモリ１の各命令を順次＾速に実行し、上記回路状態
メモリ４のデータに基づいて演算処理をし、その処理結
果で上記回路状態メモリ４の出力データや計数値を寵換
える命令実行手段と、上記入力回路２の入力データを上
記回路状態メモリ４の所定エリアに書込む入力更新手段
と、上記回路状態メモリ４の所定エリアの出力データを
上記出力回路３に転送する出力更新手段とを基本的に有
している。上記命令実行手段、入力更新手段、出力更新
手段はいわゆるマイクロブ０セツサで構成されるＣＰＵ
（中央処理ユニット〉５によって実現さ−れる。ＣＰ
Ｕ５はシステムプログラムメモリ６に格納されたシステ
ムプログラムを実行するとともに、ワーキングメモリ７
を各種制御デ＝りの一時記憶エリアとして使い、上述し
た命令実行手段および入力更新手段、出力更新手段とし
ての制御動作やその他のＯ８処理を行なう。
の概略構成を示すブロック図である。このプログラマブ
ル・コントローラは、ユーザプログラムが格納されるユ
ーザプログラムメモリ１と、外部入力信号が与えられる
入力回路２と、外部出力信号を送出する出力回路３と、
上記入力回路２および出力回路３に対応した入出力デー
タ、いわゆる外部リレーやキープリレー、タイマ命令や
カウンタ命令の計数値等のユーザプログラムで表現され
たラダーダイヤグラムの各回路素子の状態を示すデータ
が格納される回路状態メモリ４と、上記ユーザプログラ
ムメモリ１の各命令を順次＾速に実行し、上記回路状態
メモリ４のデータに基づいて演算処理をし、その処理結
果で上記回路状態メモリ４の出力データや計数値を寵換
える命令実行手段と、上記入力回路２の入力データを上
記回路状態メモリ４の所定エリアに書込む入力更新手段
と、上記回路状態メモリ４の所定エリアの出力データを
上記出力回路３に転送する出力更新手段とを基本的に有
している。上記命令実行手段、入力更新手段、出力更新
手段はいわゆるマイクロブ０セツサで構成されるＣＰＵ
（中央処理ユニット〉５によって実現さ−れる。ＣＰ
Ｕ５はシステムプログラムメモリ６に格納されたシステ
ムプログラムを実行するとともに、ワーキングメモリ７
を各種制御デ＝りの一時記憶エリアとして使い、上述し
た命令実行手段および入力更新手段、出力更新手段とし
ての制御動作やその他のＯ８処理を行なう。
また、このプログラマブル・コントローラは電源断検知
回路８を備えている。この回路８は当該プログラマブル
・コントローラの主電源を監視し、電源入力電圧が一定
値以下に下がる電源断状態を速やかに検出し、電源断検
知信号ａを出力する。
回路８を備えている。この回路８は当該プログラマブル
・コントローラの主電源を監視し、電源入力電圧が一定
値以下に下がる電源断状態を速やかに検出し、電源断検
知信号ａを出力する。
この検知信号ａはＣＰＬＪ５に直接入力されるのではな
く、禁止ゲート９を介して入力される。この禁止ゲート
９の禁止入力側には禁止信号ボートＩＰからの禁止信号
すが印加される。この禁止信号ボートＩＰはＣＰＵ５に
よってセットあるいはリセットされる。
く、禁止ゲート９を介して入力される。この禁止ゲート
９の禁止入力側には禁止信号ボートＩＰからの禁止信号
すが印加される。この禁止信号ボートＩＰはＣＰＵ５に
よってセットあるいはリセットされる。
ＣＰＬＩ５はそのイニシャル処理の中で上記禁止信号ボ
ートＩＰをリセットする他、ユーザプログラムの実行時
に、ユーザプログラム中に挿入されている特定の命令を
実行したときにも上記禁止信号ボートＩＰをセットおよ
びリセットする。禁止信号ボートＩＰをセットする特定
のユーザ命令というのは、この実施例ではブロック開始
命令（Ｂ−しに命令）である。また禁止信号ボートＩＰ
をリセットする特定のユーザ命令と言うのは、この実施
例ではブロック終了命令（ＢＬＫＥ命令）とユーザプロ
グラムの末尾に挿入されるＥＮＤ命令である。上記ブロ
ック開始命令とブロック終了命令とは、上述した電源断
時の動作停止によって分断されるのを禁止する複数のユ
ーザ命令からなる群を指定するためのもので、この２つ
の命令を７０ツク指定命令とも称する。第１図（Ｂ）は
同図（Ａ）で説明したカウンタ命令Ｃ１とＣ２とをカス
コード接続したユーザプログラムを上記ブロック指定命
令にてブロック指定した例をラダーダイヤグラムの形で
示している。つまり、前段のカウンタ命令Ｃ１の手前に
ブロック開始命令を挿入し、かつ後段のカウンタ命令Ｃ
２の後にブロック終了命令を挿入している。このように
すれば、カウンタ命令Ｃ１の直前でブロック開始命令が
実行され、禁止信号ボートＩＰがセットされ、またカウ
ンタ命令Ｃ２の後でブロック終了命令が実行され、禁止
信号ボートＩＰがリセットされる。そして、第２喝から
明らかなように禁止信号ボートＩＰがセットされ信号す
が“１″になっている間は電源断検知回路８から検知信
号ａが出力されても禁止ゲート９で禁止され、ＣＰＵ５
には受は付けられない。
ートＩＰをリセットする他、ユーザプログラムの実行時
に、ユーザプログラム中に挿入されている特定の命令を
実行したときにも上記禁止信号ボートＩＰをセットおよ
びリセットする。禁止信号ボートＩＰをセットする特定
のユーザ命令というのは、この実施例ではブロック開始
命令（Ｂ−しに命令）である。また禁止信号ボートＩＰ
をリセットする特定のユーザ命令と言うのは、この実施
例ではブロック終了命令（ＢＬＫＥ命令）とユーザプロ
グラムの末尾に挿入されるＥＮＤ命令である。上記ブロ
ック開始命令とブロック終了命令とは、上述した電源断
時の動作停止によって分断されるのを禁止する複数のユ
ーザ命令からなる群を指定するためのもので、この２つ
の命令を７０ツク指定命令とも称する。第１図（Ｂ）は
同図（Ａ）で説明したカウンタ命令Ｃ１とＣ２とをカス
コード接続したユーザプログラムを上記ブロック指定命
令にてブロック指定した例をラダーダイヤグラムの形で
示している。つまり、前段のカウンタ命令Ｃ１の手前に
ブロック開始命令を挿入し、かつ後段のカウンタ命令Ｃ
２の後にブロック終了命令を挿入している。このように
すれば、カウンタ命令Ｃ１の直前でブロック開始命令が
実行され、禁止信号ボートＩＰがセットされ、またカウ
ンタ命令Ｃ２の後でブロック終了命令が実行され、禁止
信号ボートＩＰがリセットされる。そして、第２喝から
明らかなように禁止信号ボートＩＰがセットされ信号す
が“１″になっている間は電源断検知回路８から検知信
号ａが出力されても禁止ゲート９で禁止され、ＣＰＵ５
には受は付けられない。
第３図はシステムプログラムメモリ６に格納されたシス
テムプログラムの概要を示す７０チヤートであり、特に
この発明に係わる部分を中心にして示している。以下、
このフローチャートに従って順次説明する。
テムプログラムの概要を示す７０チヤートであり、特に
この発明に係わる部分を中心にして示している。以下、
このフローチャートに従って順次説明する。
当該コントローラに電源が投入されると、まずステップ
１００のイニシャル処理が実行される。
１００のイニシャル処理が実行される。
この実施例における回路状態メモリ４は不揮発性メモリ
で構成されていて、イニシャル処理１００ではこのメモ
リ４中のデータの内、キープリレーおよびカウンタ命令
のカウント値を残して他のデータがクリアされる。また
、禁止信号ボートＩＰもイニシャル処理１００にてリセ
ットされる。続くステップ１０１では上述した入力更新
が行なわれる。次のステップ１０２ではユーザプログラ
ムメモリ１をアドレッシングするプログラムカウンタＰ
Ｃをクリアする。次のステップ１０３でプログラムカウ
ンタＰＣで示されるユーザ命令を読取る。これで読取っ
たユーザ命令がブロック開始命令、ブロック終了命令、
ＥＮＤ命令の何れでもなければステップ１０４→１０５
→１０６→１０７と進み、ステップ１０７にてそのユー
ザ命令が実行される。ステップ１０７にて１つのユーザ
命令を実行終了したら、次に禁止ゲート９の出力信号Ｃ
をチェックし、電源断検知信号が出力されているか否か
を判断する。電源断が発生していなければステップ１０
９に進み、プログラムカウンタＰＣを歩進し、ステップ
１０３のユーザ命令読取ルーチンに戻る。
で構成されていて、イニシャル処理１００ではこのメモ
リ４中のデータの内、キープリレーおよびカウンタ命令
のカウント値を残して他のデータがクリアされる。また
、禁止信号ボートＩＰもイニシャル処理１００にてリセ
ットされる。続くステップ１０１では上述した入力更新
が行なわれる。次のステップ１０２ではユーザプログラ
ムメモリ１をアドレッシングするプログラムカウンタＰ
Ｃをクリアする。次のステップ１０３でプログラムカウ
ンタＰＣで示されるユーザ命令を読取る。これで読取っ
たユーザ命令がブロック開始命令、ブロック終了命令、
ＥＮＤ命令の何れでもなければステップ１０４→１０５
→１０６→１０７と進み、ステップ１０７にてそのユー
ザ命令が実行される。ステップ１０７にて１つのユーザ
命令を実行終了したら、次に禁止ゲート９の出力信号Ｃ
をチェックし、電源断検知信号が出力されているか否か
を判断する。電源断が発生していなければステップ１０
９に進み、プログラムカウンタＰＣを歩進し、ステップ
１０３のユーザ命令読取ルーチンに戻る。
ステップ１０３で読取ったユーザ命令がブロック開始命
令である場合はステップ１１０に進み、禁止信リポート
ＩＰをセットしステップ１０８に進む。また、読取った
ユーザ命令がブロック終了命令であった場合はステップ
１１１へ進み、禁止信号ポートＩ Ｐをリセットし、ス
テップ１０８に進む。また読取ったユーザ命令がユーザ
プログラムの最後を示すＥＮＤ命令であった場合、ステ
ップ１０６から１１２に進み、−禁止信号ボートＩＰを
リセットし、次のステップ１１３で禁止ゲート９の出力
信号Ｃにより電源断が発生しているか否かを判断し、電
源断でなければステップ１１４で上述した出力更新動作
を行ない、ステップ１０１の入力更新ルーチンに戻る。
令である場合はステップ１１０に進み、禁止信リポート
ＩＰをセットしステップ１０８に進む。また、読取った
ユーザ命令がブロック終了命令であった場合はステップ
１１１へ進み、禁止信号ポートＩ Ｐをリセットし、ス
テップ１０８に進む。また読取ったユーザ命令がユーザ
プログラムの最後を示すＥＮＤ命令であった場合、ステ
ップ１０６から１１２に進み、−禁止信号ボートＩＰを
リセットし、次のステップ１１３で禁止ゲート９の出力
信号Ｃにより電源断が発生しているか否かを判断し、電
源断でなければステップ１１４で上述した出力更新動作
を行ない、ステップ１０１の入力更新ルーチンに戻る。
以上の動作を繰Ｑ返す。
そして、禁止信号ボートＩＰリセットされている状態で
、電源断検知回路８から検知信号ａが出力されると、そ
の信号は禁止ゲート９を介してＣＰＵ５に印加される。
、電源断検知回路８から検知信号ａが出力されると、そ
の信号は禁止ゲート９を介してＣＰＵ５に印加される。
すると、１ユーザ命令の実行終了後に行なわれる電源断
の判断ルーチン１０８または１１３でこれが検出され、
ステップ１１５の電源断処理を行なった後に動作を停止
する。
の判断ルーチン１０８または１１３でこれが検出され、
ステップ１１５の電源断処理を行なった後に動作を停止
する。
回路状態メモリ４が不揮発性メモリで構成されている場
合、ステップ１１５では実質的に何も行われないことが
ある。
合、ステップ１１５では実質的に何も行われないことが
ある。
以上の説明で明らかなように、本発明のプログラマブル
・コントローラにあっては密接に関連した複数のユーザ
命令で分断されては困る命令群をブロック開始命令とブ
ロック終了命令で挾んでブロック指定しておけば、たと
えその命令群の実行途中で電源断が生じても、その電源
断検知信号はＣＰＵに受付けられず、その群のユーザ命
令を分断した形で動作停止してしまうことがない。また
、上記ブロック指定命令によってユーザプログラム中の
一部をブロック指定するものであるから、電源断検知後
にユーザプログラムの全体を一巡実行できるように電源
回路に充分な余裕を持たす場合に比べて、それと殆ど同
様な作用効果を賽し得るのにも係わらず、電源容量はそ
れほど大規模なものにしなくても良く、コスト面でも有
利である。
・コントローラにあっては密接に関連した複数のユーザ
命令で分断されては困る命令群をブロック開始命令とブ
ロック終了命令で挾んでブロック指定しておけば、たと
えその命令群の実行途中で電源断が生じても、その電源
断検知信号はＣＰＵに受付けられず、その群のユーザ命
令を分断した形で動作停止してしまうことがない。また
、上記ブロック指定命令によってユーザプログラム中の
一部をブロック指定するものであるから、電源断検知後
にユーザプログラムの全体を一巡実行できるように電源
回路に充分な余裕を持たす場合に比べて、それと殆ど同
様な作用効果を賽し得るのにも係わらず、電源容量はそ
れほど大規模なものにしなくても良く、コスト面でも有
利である。
なお、上記実施例では入力更新および出力更新をユーザ
命令を一巡実行することによって行なっていたが、本発
明はこの方式に限定されるものでは勿論なく、各ユーザ
命令を実行する毎にその命令についての入力または出力
を更新するようにするものでも良い。また、上記実施例
ではブロック指定命令として新たな命令を定義したが、
この発明はこれに限定されるものではなく、既存のユー
ザ命令に禁止信号ボートＩＰを制御するブロック指定命
令としての機能を持たせるようにしてもよい。また、上
述した禁止信号ポートＩＰおよび禁止ゲート９の回路機
能をソフトウェアにて実現することも可能である。
命令を一巡実行することによって行なっていたが、本発
明はこの方式に限定されるものでは勿論なく、各ユーザ
命令を実行する毎にその命令についての入力または出力
を更新するようにするものでも良い。また、上記実施例
ではブロック指定命令として新たな命令を定義したが、
この発明はこれに限定されるものではなく、既存のユー
ザ命令に禁止信号ボートＩＰを制御するブロック指定命
令としての機能を持たせるようにしてもよい。また、上
述した禁止信号ポートＩＰおよび禁止ゲート９の回路機
能をソフトウェアにて実現することも可能である。
第１図（Ａ）は実行途中で電源断による動作停止が起こ
っては問題のあるユーザプログラム例を示し、同図（Ｂ
）はその問題を本発明によって解消する場合のユーザプ
ログラム例を示す図、第２図はこの発明の一実施例によ
るプログラマブル・コントローラの全体の概略構成を示
すブロック図、第３図はそのシステムプログラムの構成
を示すフローチャートである。 １・・・・・・・・・ユーザプログラムメモリ２・・・
・・・・・・入力回路 ３・・・・・・・・・出力回路 ４・・・・・・・・・回路状態メモリ ５・・・・・・・・・ＣＰＵ ６・・・・・・・・・システムプログラムメモリ７・・
・・・・・・・ワーキングメモリ８・・・・・・・・・
電源断検知回路 ９・・・・・・・・・禁止ゲート ＩＰ・・・・・・禁止信号ボートＩＰ 特許出願人 立石電機株式会社 第１図 （Ａ） 第２図
っては問題のあるユーザプログラム例を示し、同図（Ｂ
）はその問題を本発明によって解消する場合のユーザプ
ログラム例を示す図、第２図はこの発明の一実施例によ
るプログラマブル・コントローラの全体の概略構成を示
すブロック図、第３図はそのシステムプログラムの構成
を示すフローチャートである。 １・・・・・・・・・ユーザプログラムメモリ２・・・
・・・・・・入力回路 ３・・・・・・・・・出力回路 ４・・・・・・・・・回路状態メモリ ５・・・・・・・・・ＣＰＵ ６・・・・・・・・・システムプログラムメモリ７・・
・・・・・・・ワーキングメモリ８・・・・・・・・・
電源断検知回路 ９・・・・・・・・・禁止ゲート ＩＰ・・・・・・禁止信号ボートＩＰ 特許出願人 立石電機株式会社 第１図 （Ａ） 第２図
Claims (1)
- （１）電源断検知回路の検知出力がＣＰＵに供給された
とき、実行中のユーザ命令の処理後に動作を停止し、電
源復帰時にユーザプログラムを先頭から実行するように
構成されたプログラマブル・コントローラにおいて、ユ
ーザプログラム中に挿入された特定のユーザ命令が実行
されることによってセットおよびリセットされる禁止信
号記憶手段と、この記憶手段がセットされているとき上
記電源断検知回路の検知出力が上記ＣＰＵに受付けられ
ないようにする禁止手段とを設けたことを特徴とするプ
ログラマブル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20585681A JPS58106602A (ja) | 1981-12-19 | 1981-12-19 | プログラマブル・コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20585681A JPS58106602A (ja) | 1981-12-19 | 1981-12-19 | プログラマブル・コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58106602A true JPS58106602A (ja) | 1983-06-25 |
Family
ID=16513838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20585681A Pending JPS58106602A (ja) | 1981-12-19 | 1981-12-19 | プログラマブル・コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106602A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3306423A1 (en) * | 2016-10-07 | 2018-04-11 | Omron Corporation | Programmable logic controller and control apparatus |
-
1981
- 1981-12-19 JP JP20585681A patent/JPS58106602A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3306423A1 (en) * | 2016-10-07 | 2018-04-11 | Omron Corporation | Programmable logic controller and control apparatus |
| CN107918346A (zh) * | 2016-10-07 | 2018-04-17 | 欧姆龙株式会社 | 运算装置以及控制装置 |
| US10198058B2 (en) | 2016-10-07 | 2019-02-05 | Omron Corporation | Arithmetic operation device and control apparatus for control power supply of arithmetic operation device |
| CN107918346B (zh) * | 2016-10-07 | 2020-06-02 | 欧姆龙株式会社 | 运算装置以及控制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579220A (en) | Method of updating a supplementary automation system | |
| US4486830A (en) | Programmable control apparatus and method | |
| JPH0213321B2 (ja) | ||
| CA1077151A (en) | Plural-sequence control system | |
| KR20000016777A (ko) | 데이터 로딩 프로세스 | |
| JPS63279318A (ja) | 磁気ディスク装置 | |
| JPS5946002B2 (ja) | シ−ケンス制御装置における停電時および復電時の処理方式 | |
| CN223180649U (zh) | 一种存储器的控制系统和电子设备 | |
| JPH0630004B2 (ja) | プログラマブル・コントロ−ラにおけるカウンタのプリセツト方式 | |
| JPH0630002B2 (ja) | プログラマブル・コントロ−ラ | |
| JPS6012849A (ja) | 障害情報記録方式 | |
| JPS62196739A (ja) | 通信制御装置におけるマイクロプログラム実行軌跡スタツク制御方式 | |
| JPS6211920A (ja) | コマンドリカバリ方式 | |
| JPS62100801A (ja) | プログラマブル・コントロ−ラ | |
| JPS62162104A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| KR100206126B1 (ko) | 제어시스템의 오동작 방지방법 | |
| JPH02171802A (ja) | プログラマブルコントローラ | |
| JPH06301409A (ja) | 多重化プログラムコントローラ | |
| JPH03257565A (ja) | 並行処理マイクロプロセッサ | |
| JPS58117059A (ja) | 情報処理装置 | |
| JPH04165507A (ja) | データのバックアップ機能を有する数値制御装置 | |
| JPH04270441A (ja) | データ処理装置 | |
| JPH01128135A (ja) | スタック制御方式 | |
| JPS61267142A (ja) | マイクロプログラム制御装置 | |
| JPS5878237A (ja) | デ−タ転送処理切換方法 |