JPS58106883A - 複合基板の製造方法 - Google Patents
複合基板の製造方法Info
- Publication number
- JPS58106883A JPS58106883A JP56205644A JP20564481A JPS58106883A JP S58106883 A JPS58106883 A JP S58106883A JP 56205644 A JP56205644 A JP 56205644A JP 20564481 A JP20564481 A JP 20564481A JP S58106883 A JPS58106883 A JP S58106883A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wafer
- semiconductor material
- thin film
- height gauge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ホール素子の製造において用いられる複合
基板を、磁性材料基板並びに半導体材料ウェハーの表面
をメカノケ【カル・ポリッシングによりほぼ完全結昌吠
態に保持して製造する方法に係り、メカノケミカル・ポ
リッシングによる半導体材料ウェハーの最終精密仕上げ
を能率よくかつ高精度８４行なう複合基板の製造方法に
関する。
基板を、磁性材料基板並びに半導体材料ウェハーの表面
をメカノケ【カル・ポリッシングによりほぼ完全結昌吠
態に保持して製造する方法に係り、メカノケミカル・ポ
リッシングによる半導体材料ウェハーの最終精密仕上げ
を能率よくかつ高精度８４行なう複合基板の製造方法に
関する。
一般に、ホール素子の製造方法としていわゆるバルク法
と呼ばれる製法があり、ξれは所定の軟質磁性材料基板
上にＩｎ５ｂｅ ＧＩＩＡＩ等の金属間化合物半導体材
料ウェハーを接着し、この半導体材料ウニ、バーを所定
の厚みまで機械研摩あるいは化学研摩によって加工した
複合バルク基板を用いる製法である。
と呼ばれる製法があり、ξれは所定の軟質磁性材料基板
上にＩｎ５ｂｅ ＧＩＩＡＩ等の金属間化合物半導体材
料ウェハーを接着し、この半導体材料ウニ、バーを所定
の厚みまで機械研摩あるいは化学研摩によって加工した
複合バルク基板を用いる製法である。
この際、磁性材料基板はその表面がダイヤモンド粉その
他の砥粒で研摩されているため、その表面層に加工流動
層、変形変質層あるいは応力残潅層が存在し、そめ′後
の工程において上記応力や歪により悪影響を及ぼしてい
る。また半導体材料ウェハーの場合も同様に悪影響があ
り、例えばＩｆｌＳｂ膜の電子移動度がバルク材特性よ
り低く十分なるＳＡ比を得ることができなかった。
他の砥粒で研摩されているため、その表面層に加工流動
層、変形変質層あるいは応力残潅層が存在し、そめ′後
の工程において上記応力や歪により悪影響を及ぼしてい
る。また半導体材料ウェハーの場合も同様に悪影響があ
り、例えばＩｆｌＳｂ膜の電子移動度がバルク材特性よ
り低く十分なるＳＡ比を得ることができなかった。
そこでこの発明は、基板の表面層に変質層が生じないよ
うに、超精密なメカノケミカル・ボリア’ｊ！ｅより表
面仕上げを行ない、ｔた半導体材料も同様にウェハー画
面を順次メカノケミカル・ポリＶし轟することにより、
各表面をほぼ完全結晶吠態に゛保持し、高い電子移動度
を得ている。
うに、超精密なメカノケミカル・ボリア’ｊ！ｅより表
面仕上げを行ない、ｔた半導体材料も同様にウェハー画
面を順次メカノケミカル・ポリＶし轟することにより、
各表面をほぼ完全結晶吠態に゛保持し、高い電子移動度
を得ている。
ここでメカノケミカル・４すＶシンクとは、Ｓｉｎ、
、ム１ａｖａ ｓ ＭｇＯ等の粒径０．００１〜０．０
５μ鱈の超微細粉末を純水中に懸濁させた液を用いて、
被加工材を液中ラップ方式で加工する方法である。
、ム１ａｖａ ｓ ＭｇＯ等の粒径０．００１〜０．０
５μ鱈の超微細粉末を純水中に懸濁させた液を用いて、
被加工材を液中ラップ方式で加工する方法である。
すなわち、所定割合とした超微細粉末の純水中懸濁液を
貯めた春器内化、例えば円板型のラップを回転させ、被
加工材を液中にてラップと対向させて相対的に回転させ
、液中加工するものである。
貯めた春器内化、例えば円板型のラップを回転させ、被
加工材を液中にてラップと対向させて相対的に回転させ
、液中加工するものである。
うＶプ材、ラップ速度は超微細粉末の諺類、粒径や一一
鳳、被加工材等により適宜選定すればよく、純水中の懸
濁量は０．５〜２０ｆｔ％が好ましい。
鳳、被加工材等により適宜選定すればよく、純水中の懸
濁量は０．５〜２０ｆｔ％が好ましい。
とξろで、磁性材料基板に接着したＩｆｌＳｂ、ＧａＡ
ｌ等の半導体材料ウェハーは、所定厚み例えば２±１μ
−まで加工する必要がある。仁れを上記のメカノケミカ
ル・ブリッジングで行なう場合、特殊な治具を使用して
行なう必要があるため、加工能率に問題を生じる。その
ため加工能率を考慮して、ｌＯ±５μ園までメカノケミ
カル・ポリッシングを施し、その後２土１μ鰯までケ藏
カル−エツチングする方法を採るξともできるが、加工
工程が増えるため好ましくない。
ｌ等の半導体材料ウェハーは、所定厚み例えば２±１μ
−まで加工する必要がある。仁れを上記のメカノケミカ
ル・ブリッジングで行なう場合、特殊な治具を使用して
行なう必要があるため、加工能率に問題を生じる。その
ため加工能率を考慮して、ｌＯ±５μ園までメカノケミ
カル・ポリッシングを施し、その後２土１μ鰯までケ藏
カル−エツチングする方法を採るξともできるが、加工
工程が増えるため好ましくない。
また、最終仕上げまで行なう際に、特殊な治具を使用せ
ずにメカノケ【カル・ポリツシングを施した場合には厚
みにバラツキが生じやす（、高い平坦度を得るのは困難
となる。
ずにメカノケ【カル・ポリツシングを施した場合には厚
みにバラツキが生じやす（、高い平坦度を得るのは困難
となる。
そ゛こで、さらにこの発明方法では、上記の複合基板を
得る製法において、軟質磁性材料基板を金属間化合物半
導体材料ウェハーより大番い寸法とし、基板上書ζ上記
ウェハーを固着後、基板の外周余白部に、硬質セラｔＩ
Ｆり材からなる高さゲージを被着し、上記半導体材料ウ
ェハーを高さゲージの上面を基準面としてメカノケミカ
ル・ポリッシングで超精密加工することにより、能率よ
くかつ高精度に仕上げるものである。すなわち上記の方
法で２±０．５μ調まで精密加工することがで伽る。
得る製法において、軟質磁性材料基板を金属間化合物半
導体材料ウェハーより大番い寸法とし、基板上書ζ上記
ウェハーを固着後、基板の外周余白部に、硬質セラｔＩ
Ｆり材からなる高さゲージを被着し、上記半導体材料ウ
ェハーを高さゲージの上面を基準面としてメカノケミカ
ル・ポリッシングで超精密加工することにより、能率よ
くかつ高精度に仕上げるものである。すなわち上記の方
法で２±０．５μ調まで精密加工することがで伽る。
次に軟質磁性材料基板には、Ｍｎ −Ｚｎｎフチイ）、
Ｎ１−Ｚｆｉフェライトなどのソフトフェライト等が使
用できるが、例えばＭｎ −Ｚｎフェライトはその固有
電気抵抗が数１００＝−であるため、例えばＩｆｌＳｂ
の半導体材料ウェハーと導電性であるハンダ層を介して
接合する１ｌＩＫ：絶縁薄膜層を必要とする。一方％Ｎ
１−Ｚｌｌフェライトはその固有電気抵抗がＩ Ｘ １
０・Ω−゛−以上であるため絶縁薄膜層を介在ａする必
要がない、ｔた、ハンダ層が導電性であるため、半導体
材料ウニへ−側にも同様に絶縁薄膜層を設ける必要があ
る。これらの絶縁薄膜層にはｈｉｍ ０−１８１０ｍ
、５ｉ−Ｎ４等の酸化物材料を用いることができる。
Ｎ１−Ｚｆｉフェライトなどのソフトフェライト等が使
用できるが、例えばＭｎ −Ｚｎフェライトはその固有
電気抵抗が数１００＝−であるため、例えばＩｆｌＳｂ
の半導体材料ウェハーと導電性であるハンダ層を介して
接合する１ｌＩＫ：絶縁薄膜層を必要とする。一方％Ｎ
１−Ｚｌｌフェライトはその固有電気抵抗がＩ Ｘ １
０・Ω−゛−以上であるため絶縁薄膜層を介在ａする必
要がない、ｔた、ハンダ層が導電性であるため、半導体
材料ウニへ−側にも同様に絶縁薄膜層を設ける必要があ
る。これらの絶縁薄膜層にはｈｉｍ ０−１８１０ｍ
、５ｉ−Ｎ４等の酸化物材料を用いることができる。
なお、ハンダ層の材料には、ハンダ材の液相線が１１１
８ｂ％ｏａｔｓの脆性、蓋性遍移温度を越えない範囲の
ものを選ぶ必要があり、組成としては、重量％で ｐｂ
言Ｓ１１ 謬 ４Ｂ ： ５５〜９０：１０の組成
とする仁とが好ましい。
８ｂ％ｏａｔｓの脆性、蓋性遍移温度を越えない範囲の
ものを選ぶ必要があり、組成としては、重量％で ｐｂ
言Ｓ１１ 謬 ４Ｂ ： ５５〜９０：１０の組成
とする仁とが好ましい。
金属間化合物半導体材料ウェハーには、すぐれた電子移
動度が得られるＩａｍｂ％ＧＩＡＩが適しており、すぐ
れた特性を得るのに単結晶であることが望ましいが、多
結晶のものであっても、乙の発明による複合基板ではす
ぐれたものが得られる。
動度が得られるＩａｍｂ％ＧＩＡＩが適しており、すぐ
れた特性を得るのに単結晶であることが望ましいが、多
結晶のものであっても、乙の発明による複合基板ではす
ぐれたものが得られる。
以下にこの発明による複合基板の製造方法を図面曇ζ基
づいて説明する。
づいて説明する。
第１図は基板と半導体材料ウニ八−を接着材で接合する
場合の工程図であり、第２図は基板と半導体材料ウェハ
ーとの接合に、それぞれに被着した溶着用のハンダ層を
対向８葉、加熱圧着する場合を示している。
場合の工程図であり、第２図は基板と半導体材料ウェハ
ーとの接合に、それぞれに被着した溶着用のハンダ層を
対向８葉、加熱圧着する場合を示している。
まず第１図から説明する。軟質磁性材料にＭｕ−Ｚｎフ
ェライトを用いてフェライト基板（１１となし、その−
画にメカノケミカル・ぼりツシングを施こしくａ図）、
この４９１９１面（Ｐｉ）ｔｃＡＩｇｏｍｓ８１０ｍ
−５ｉ−Ｎａ等の酸化物の絶縁薄膜層（鵞）を３００〜
５ｏｏｏＡの厚みで、スパフターあるいは蒸着により被
着する（ｂ図）。
ェライトを用いてフェライト基板（１１となし、その−
画にメカノケミカル・ぼりツシングを施こしくａ図）、
この４９１９１面（Ｐｉ）ｔｃＡＩｇｏｍｓ８１０ｍ
−５ｉ−Ｎａ等の酸化物の絶縁薄膜層（鵞）を３００〜
５ｏｏｏＡの厚みで、スパフターあるいは蒸着により被
着する（ｂ図）。
次に金属間化合物半導体材料に例えばｔｆｉｓｂ。
ＱＩＡｌ等を用いて、フェライト基板＋１）より小寸法
の半導体材料ウェハー（３）の−面にメカノケ【カル・
ポリＶレンゲを施乙しく０図）、そのブリッジ１面（Ｒ
）を上記のフェライト基板（１）の絶縁薄膜層（１表面
に接着材（４）を用いて接合する（ｄ図）。
の半導体材料ウェハー（３）の−面にメカノケ【カル・
ポリＶレンゲを施乙しく０図）、そのブリッジ１面（Ｒ
）を上記のフェライト基板（１）の絶縁薄膜層（１表面
に接着材（４）を用いて接合する（ｄ図）。
続いて、半導体材料ウェハー１ｍｌを接着した基板（１
）の伺も被着していない余白部分、例えば、円板型の基
板並びに半導体材料ウェハーを用いた場合はフェライト
基板（１）の外端円周部（至）に、Ａｊ露０＠等の硬質
セラｌｙり材からなるリング状の高さゲージＩＩｌを真
空蒸着あるいは反応蒸着で被着する（０図）、この場合
、高さゲージ１ｌｉ）は基板（り上の絶縁層（１厚、接
着材（４）層厚、半導体材料ウェハー（３）厚並び檻そ
の仕上げ厚み寸法を考慮して、所定の高さ家で基板（１
）上に被着する。
）の伺も被着していない余白部分、例えば、円板型の基
板並びに半導体材料ウェハーを用いた場合はフェライト
基板（１）の外端円周部（至）に、Ａｊ露０＠等の硬質
セラｌｙり材からなるリング状の高さゲージＩＩｌを真
空蒸着あるいは反応蒸着で被着する（０図）、この場合
、高さゲージ１ｌｉ）は基板（り上の絶縁層（１厚、接
着材（４）層厚、半導体材料ウェハー（３）厚並び檻そ
の仕上げ厚み寸法を考慮して、所定の高さ家で基板（１
）上に被着する。
次に、ξの高さゲージ（１１の上面を基準として、メカ
ノケミカル・ブリッジングにより半導体材料ウニ八−（
３）を加工し、高専ゲージｆ１）高さ家でポリＶレンゲ
して最終仕上げポリッシング（Ｐ−）とする（ｆ図）。
ノケミカル・ブリッジングにより半導体材料ウニ八−（
３）を加工し、高専ゲージｆ１）高さ家でポリＶレンゲ
して最終仕上げポリッシング（Ｐ−）とする（ｆ図）。
以上の工程を経て得た複合基板は、最終仕上１ブ精度が
±０５＃１１１以下でメカノケミカル・ボＩＪツシング
されているため、極めてすぐれた特性６１得られ、表面
の完全結晶性並びにＩ＜ルク材と同等の電子移動度が得
られる。
±０５＃１１１以下でメカノケミカル・ボＩＪツシング
されているため、極めてすぐれた特性６１得られ、表面
の完全結晶性並びにＩ＜ルク材と同等の電子移動度が得
られる。
なお、高さゲージは硬質セラ１ツク材を用もするため、
メカノケ（カル・ポリッシングをＩｔしめ他のラッピン
グ等の加工時に、高さゲージ自体の寸法精度が変動する
ことは少な一１力式、加工暑とよる高さゲージの変化を
防止するため、耐摩耗性薄膜を高さゲージの上面に被着
すること修ζより、耐摩耗性を向上させるのもよい、耐
摩耗性薄膜暑ζ４よ、ｚｒＯｓの酸化物、５ｉＯ−Ｎｎ
やＴＩＮの窒化物、Ｔｉｅ ｓＷＣ％Ｓｌ（：の炭化物
の材料を使用すること力喀でａる。
メカノケ（カル・ポリッシングをＩｔしめ他のラッピン
グ等の加工時に、高さゲージ自体の寸法精度が変動する
ことは少な一１力式、加工暑とよる高さゲージの変化を
防止するため、耐摩耗性薄膜を高さゲージの上面に被着
すること修ζより、耐摩耗性を向上させるのもよい、耐
摩耗性薄膜暑ζ４よ、ｚｒＯｓの酸化物、５ｉＯ−Ｎｎ
やＴＩＮの窒化物、Ｔｉｅ ｓＷＣ％Ｓｌ（：の炭化物
の材料を使用すること力喀でａる。
続いて第２図に基づいて説明する。
軟質磁性材料にＭ！ｌ −Ｚｎフェライトを用−Ａて円
板型のフェライト基板１１）となし、その−面層ζメカ
ノケ電カル・ポリッシングを施ζしく１図）、このポリ
ｖＬＩａｈ面（Ｐ、）にｋｂＯ−等の酸化物の絶縁薄膜
層（幻を３００〜５ｏｏｏＡの厚みで、ス／（ツタ−あ
るいは蒸着により被着させる（ｂ図）。続（１て絶縁層
（り上に溶着用の／１ンダ材例えＩｆ Ｔｏ ： Ｓｎ
ｍ４５−１０ ！ ５１Ｓ 〜１０（７）組成をＸ ／
ｆ ｖターある−１は蒸着により被着し、例えば５ｏｏ
Ａ厚みの／Ｘンダ層（・）とする（０図）。
板型のフェライト基板１１）となし、その−面層ζメカ
ノケ電カル・ポリッシングを施ζしく１図）、このポリ
ｖＬＩａｈ面（Ｐ、）にｋｂＯ−等の酸化物の絶縁薄膜
層（幻を３００〜５ｏｏｏＡの厚みで、ス／（ツタ−あ
るいは蒸着により被着させる（ｂ図）。続（１て絶縁層
（り上に溶着用の／１ンダ材例えＩｆ Ｔｏ ： Ｓｎ
ｍ４５−１０ ！ ５１Ｓ 〜１０（７）組成をＸ ／
ｆ ｖターある−１は蒸着により被着し、例えば５ｏｏ
Ａ厚みの／Ｘンダ層（・）とする（０図）。
次に、金属間化合物半導体材料に１ｆｌＳｂを用−１、
基板（１）よ−り小径の円板型となした、半導体ウエノ
λ−１ｍ１の一面にメカノケミカル・ポリッシングを施
こしくｄ図）、乙の半導体材料ウニ／Ｎ −＋＄１のボ
１）ツシー面（Ｐ８）上にｋｈＯｌ等の酸化物の絶縁薄
膜層（））を例えば３００〜３０００大の厚みでスノ（
ツタ−あるいは蒸着によ−被着すａ（０図）。続ｔｌ′
％てこの絶縁層（マ）上に溶着用の７Ｘンダ材゛を上記
と同様暑と被着してＳＯＯλ厚みの１１ンダ履１ｍ１）
とする（ｆ図）。
基板（１）よ−り小径の円板型となした、半導体ウエノ
λ−１ｍ１の一面にメカノケミカル・ポリッシングを施
こしくｄ図）、乙の半導体材料ウニ／Ｎ −＋＄１のボ
１）ツシー面（Ｐ８）上にｋｈＯｌ等の酸化物の絶縁薄
膜層（））を例えば３００〜３０００大の厚みでスノ（
ツタ−あるいは蒸着によ−被着すａ（０図）。続ｔｌ′
％てこの絶縁層（マ）上に溶着用の７Ｘンダ材゛を上記
と同様暑と被着してＳＯＯλ厚みの１１ンダ履１ｍ１）
とする（ｆ図）。
そして、フェライト基板＋１）と半導体材料ウエノ１−
（Ｓ）のハンダ層（・）（Ｉ）を対向させて、例え−ｆ
２３０〜２！！Ｏ’０１１度で加熱圧着して両者を接合
する（ｇ図）。
（Ｓ）のハンダ層（・）（Ｉ）を対向させて、例え−ｆ
２３０〜２！！Ｏ’０１１度で加熱圧着して両者を接合
する（ｇ図）。
次にフェライト基板（１）の余白部たる外側円周部Ｏα
に半導体材料ウェハー（３）の厚み並びに仕上寸法、絶
縁薄膜層１？＞ Ｉｌｌの厚み、ハンダ層（＠ｌ＋８１
の厚みを考慮して、Ｍ、Ｏ，等の硬質セラ（ツク材から
なるリング状の高さゲージ（−）を真空蒸着あるいは反
応蒸着で被着し、このゲージ＋１１面を基準として、メ
カノケミカル・ポリッシングにより半導体材料ウェハー
（３）を加工し、高さゲージ（９）高さまでこれをポリ
ッシングして最終仕上げポリッシング（Ｐ−）とする（
ｈ図）。
に半導体材料ウェハー（３）の厚み並びに仕上寸法、絶
縁薄膜層１？＞ Ｉｌｌの厚み、ハンダ層（＠ｌ＋８１
の厚みを考慮して、Ｍ、Ｏ，等の硬質セラ（ツク材から
なるリング状の高さゲージ（−）を真空蒸着あるいは反
応蒸着で被着し、このゲージ＋１１面を基準として、メ
カノケミカル・ポリッシングにより半導体材料ウェハー
（３）を加工し、高さゲージ（９）高さまでこれをポリ
ッシングして最終仕上げポリッシング（Ｐ−）とする（
ｈ図）。
以上の第２図の工程を経て得られた複合基板は、フェラ
イト基板（１）と半導体材料ウェハー（３）との接合に
それぞれに被着したハンダ層で溶着しているため、上記
例の場合０．１７１１１の薄く均一でかつ強度の安定し
た接着層となり、半導体材料ウェハーＩＩ）の平坦度が
良くなっており、最終成上げ精度も±０．５＃群でメカ
ノケミカル・ポリッシ、されているため、極めてすぐれ
た特性が得られ、表面の完全結晶性並びにバルク材と同
等の電子移動度が得られる。
イト基板（１）と半導体材料ウェハー（３）との接合に
それぞれに被着したハンダ層で溶着しているため、上記
例の場合０．１７１１１の薄く均一でかつ強度の安定し
た接着層となり、半導体材料ウェハーＩＩ）の平坦度が
良くなっており、最終成上げ精度も±０．５＃群でメカ
ノケミカル・ポリッシ、されているため、極めてすぐれ
た特性が得られ、表面の完全結晶性並びにバルク材と同
等の電子移動度が得られる。
以下にこの発明による実施例を説明する。
実施条件
（支）基板（１）−一高書度Ｍｎ −Ｚｎフェライト３
５φ×３麿形状、 （ロ） 絶縁層（創（ｙｌ ＋ −Ａｒ１０８を１００
０λ厚みに蒸着、Ｑ→ ハンダ層＋＠１ｌＩ）−−５０
０λ厚みにスパッタリング、 層組成−−Ｐｂ ： Ｓｎ菖６２ ： ３ｇスバシター
条件−一・パワー＋ １００Ｗ／４“φＡｒ圧１３〜６
Ｘ１０−”ｔｏｒｒ 電極間距離＋３５ｍ サンプル温度＋ Ｒ，Ｔ〜 ５０℃ ゲージｙ）＋Ｐｂ：８１１ 冨５０ ：５０ 、Ｘ／ｆｐターレイト＋４００λ／ｍｌｎに） 半導体
ウェハー園−・−７ｎｓｂ、 ２５φＸ０．２ｍ（ホ）
メカノケミカル・Ｉｔ １７ ｗシング・・・−純水
中一一液一粒径釦■μ簿、Ｓｌα、０．５〜２ＯＷｔ紙
ラップ適度−４０〜６ｏＩ１１／ｍ１ｎ加工時間・・・
１５〜３Ｑｍｌｎ。
５φ×３麿形状、 （ロ） 絶縁層（創（ｙｌ ＋ −Ａｒ１０８を１００
０λ厚みに蒸着、Ｑ→ ハンダ層＋＠１ｌＩ）−−５０
０λ厚みにスパッタリング、 層組成−−Ｐｂ ： Ｓｎ菖６２ ： ３ｇスバシター
条件−一・パワー＋ １００Ｗ／４“φＡｒ圧１３〜６
Ｘ１０−”ｔｏｒｒ 電極間距離＋３５ｍ サンプル温度＋ Ｒ，Ｔ〜 ５０℃ ゲージｙ）＋Ｐｂ：８１１ 冨５０ ：５０ 、Ｘ／ｆｐターレイト＋４００λ／ｍｌｎに） 半導体
ウェハー園−・−７ｎｓｂ、 ２５φＸ０．２ｍ（ホ）
メカノケミカル・Ｉｔ １７ ｗシング・・・−純水
中一一液一粒径釦■μ簿、Ｓｌα、０．５〜２ＯＷｔ紙
ラップ適度−４０〜６ｏＩ１１／ｍ１ｎ加工時間・・・
１５〜３Ｑｍｌｎ。
（へ） 接着材＋４１・・・・・低粘度樹鮨系ボンド、
３０００λ厚み、 （０ハンダ層１＠ｌ ｉｌｌの溶着−・−・恒温炉にて
治具を用い、３００ ｆ／ｃｔｌの圧力でピストン方式
で加熱圧接、温度２４０°Ｃ１ 以上の条件で上述したこの発明による２種の製造方法で
゛複合基板を作製し、フェライト基板＋１１の外側円周
部（１１に、２〜３Ｗ幅のリング状高さゲージ１ｌｉｌ
ｔａｌｌを真空蒸着し、接合に接着材（４）を用いる
場合（第１図、０図）には、高さゲージ（６）の高さは
２．４μ調の高さで、又、ハンダ層（＠ｌ、（＠１を溶
着する場合（第２図り図）には、高さゲージ（９）は２
．３ｍ層の高さで被着した。
３０００λ厚み、 （０ハンダ層１＠ｌ ｉｌｌの溶着−・−・恒温炉にて
治具を用い、３００ ｆ／ｃｔｌの圧力でピストン方式
で加熱圧接、温度２４０°Ｃ１ 以上の条件で上述したこの発明による２種の製造方法で
゛複合基板を作製し、フェライト基板＋１１の外側円周
部（１１に、２〜３Ｗ幅のリング状高さゲージ１ｌｉｌ
ｔａｌｌを真空蒸着し、接合に接着材（４）を用いる
場合（第１図、０図）には、高さゲージ（６）の高さは
２．４μ調の高さで、又、ハンダ層（＠ｌ、（＠１を溶
着する場合（第２図り図）には、高さゲージ（９）は２
．３ｍ層の高さで被着した。
高さゲージ１ｅｔ） （Ｉｌｌを被着したのち、メカノ
ケミカル・ポリッシングにより最終仕上げを行なったと
ころ、接着材（４）を用いた製造方法の場合、半導体材
１１４ウエハー（３）の厚みは２±０．５μ調の精度で
仕上を完了した。又、ハンダ層＋６＋、 ’＋１１を用
いた製造方法の場合は、２±０．４μ簿の精度で半導体
材料ウニ八−（組を請書仕上げする仁とができた。さら
に、表面は完全結晶性を保持しており、表面粗さは±２
０λであり、バルク材と同等の電子移動度が得られた。
ケミカル・ポリッシングにより最終仕上げを行なったと
ころ、接着材（４）を用いた製造方法の場合、半導体材
１１４ウエハー（３）の厚みは２±０．５μ調の精度で
仕上を完了した。又、ハンダ層＋６＋、 ’＋１１を用
いた製造方法の場合は、２±０．４μ簿の精度で半導体
材料ウニ八−（組を請書仕上げする仁とができた。さら
に、表面は完全結晶性を保持しており、表面粗さは±２
０λであり、バルク材と同等の電子移動度が得られた。
第１図、第２図はこの発明による複合基板の製造方法を
説明する工程図であり、１１１１４１図は基板と半導体
材料ウェハーとの接合に接着材を用いる場合、第２図は
同じ（接合にハンダ材を用いる場合である。 図中 １一基板、２，７−絶縁層１［ＪＬＩ−半導体材
料ウニへ−１４−接着材、５．９・−高さゲージ、６．
８−ハンダ層、Ｐ、、Ｐｔ、Ｐ、−４９１９１面、ｌ〇
−外側円周部。 出願人 ソニー株式会社 同 住友特殊金属株式会社 〈１ 代理人 押 １） 良 第１図 （α） ＝浴］＋ （ｂ）二二二り〒 （Ｃ） ラ「ゴー３
説明する工程図であり、１１１１４１図は基板と半導体
材料ウェハーとの接合に接着材を用いる場合、第２図は
同じ（接合にハンダ材を用いる場合である。 図中 １一基板、２，７−絶縁層１［ＪＬＩ−半導体材
料ウニへ−１４−接着材、５．９・−高さゲージ、６．
８−ハンダ層、Ｐ、、Ｐｔ、Ｐ、−４９１９１面、ｌ〇
−外側円周部。 出願人 ソニー株式会社 同 住友特殊金属株式会社 〈１ 代理人 押 １） 良 第１図 （α） ＝浴］＋ （ｂ）二二二り〒 （Ｃ） ラ「ゴー３
Claims (1)
- 【特許請求の範囲】 ｌ メカノケミカル・ブリッジングにより超精密仕上げ
を行なった軟質磁性材料基板の表面に必要により絶縁薄
膜層を被着し、次に上記基板寸法より小なる金属開化合
物半導体材料ウェハーの一画をメカノケミカル・ポリッ
シングにより超精密仕上げを行ない、上記絶縁薄膜層を
被着した軟質磁性材料基板の表面に接着し、上記半導体
材料ウェハーを接着した上記基板の外周余白部に、硬質
セラ電ツク材からなる高さゲージを被着し、上記半導体
材料ウェハーの他面を高さゲージの上面を基準面として
メカノケミカル・ｌすＶシンクにより超精密仕上げを施
こす複合基板の製造方法。 ２ 硬質セラ電ツク材からなる高さゲージの上面に、酸
化物、電化物、炭化物等の耐摩耗性薄膜を被着してなる
特許請求の範Ｉ２１第１項記職の複合基板の製造方法。 ３ メカノケ【カル・ポリッシングにより超精壷仕上げ
を行なった軟質磁性材料基板の表面に必要によ抄部縁薄
膜を被着し、その上に溶着用のハンダ材を被着し、次に
上記基板寸法よし小なる金属間化合物半導体材料ウェハ
ーの一面をメカノケミ力慶＃キリＶシングにより超精密
仕上げを行ない、その面上に絶縁薄膜を被着した後さら
に上記と同質の溶着用ハンダ材を被着し、上記基板と上
記半導体材料ウェハーとをそのハンダ材被着面で溶着接
合し、溶着接合後の上記基板の外周余白部に、硬質セラ
ミック材からなる高さゲージを被着し、上記半導体材料
ウェハーの他面を高さゲージの上置を基準面としてメカ
ノケミカル・ぼりッシング督ζより燗精書仕上げを施ζ
す複合基板の製造方法。 ４ 硬質セラミック材からなる高さゲージの上面に、酸
化物、窒化物、炭化物等の耐摩耗性薄膜を被着してな尋
特許請求の範ｓｒｓ項記職の複合基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56205644A JPS58106883A (ja) | 1981-12-18 | 1981-12-18 | 複合基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56205644A JPS58106883A (ja) | 1981-12-18 | 1981-12-18 | 複合基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58106883A true JPS58106883A (ja) | 1983-06-25 |
| JPS638636B2 JPS638636B2 (ja) | 1988-02-23 |
Family
ID=16510299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56205644A Granted JPS58106883A (ja) | 1981-12-18 | 1981-12-18 | 複合基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106883A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312828A (ja) * | 1988-04-13 | 1989-12-18 | Philips Gloeilampenfab:Nv | 半導体の製造方法 |
-
1981
- 1981-12-18 JP JP56205644A patent/JPS58106883A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312828A (ja) * | 1988-04-13 | 1989-12-18 | Philips Gloeilampenfab:Nv | 半導体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS638636B2 (ja) | 1988-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4659606A (en) | Substrate members for recording disks and process for producing same | |
| JP6960866B2 (ja) | 単結晶４Ｈ−ＳｉＣ成長用種結晶及びその加工方法 | |
| US6540597B1 (en) | Polishing pad conditioner | |
| JPH05253835A (ja) | 半導体本体の製造方法 | |
| KR970003489B1 (ko) | 온 엣지 호우닝 장치 | |
| US12046502B2 (en) | Electrostatic puck and method of manufacture | |
| JPS58106883A (ja) | 複合基板の製造方法 | |
| EP1201367B1 (en) | Dresser for polishing cloth and manufacturing method therefor | |
| JP2000127046A (ja) | ポリッシャ研磨用電着ドレッサ | |
| JPH04105874A (ja) | 研磨用砥石およびそれを用いた研磨方法 | |
| TWI687948B (zh) | 切割用刀片及利用其之切割裝置 | |
| JPH02273923A (ja) | 半導体基板の製造方法 | |
| JP2787942B2 (ja) | ヘッドピース集合体の研磨方法 | |
| US20110120626A1 (en) | Method of producing ultra fine surfacing bulk substrate | |
| JP4202703B2 (ja) | 研磨装置 | |
| JP2003094318A (ja) | 水晶複合板の薄板化方法 | |
| JP5007527B2 (ja) | ウェーハ製造方法 | |
| JPH06179165A (ja) | ラップ加工用定盤 | |
| WO2024232162A1 (ja) | 接合体 | |
| JP3151478B2 (ja) | 結晶体の研磨方法及び研磨治具 | |
| JPS61270024A (ja) | 薄板材の両面電解複合加工方法 | |
| JP2003165059A (ja) | 面取り加工用砥石の取付部構造 | |
| JPH06111227A (ja) | 磁気ヘッドの製造方法、及びこの方法の実施に使用する砥石 | |
| JPH0352128B2 (ja) | ||
| JPH04360512A (ja) | ウエハチャックの製造方法 |