JPS58108772A - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPS58108772A JPS58108772A JP56207417A JP20741781A JPS58108772A JP S58108772 A JPS58108772 A JP S58108772A JP 56207417 A JP56207417 A JP 56207417A JP 20741781 A JP20741781 A JP 20741781A JP S58108772 A JPS58108772 A JP S58108772A
- Authority
- JP
- Japan
- Prior art keywords
- wafer substrate
- polysilicon
- wafer
- layer
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、特にパワートランジスタの製造方法に関する
ものである。
ものである。
パワートランジスタのウェハー基板として現在エピタキ
シャルウェハーと三重拡散ウェハーが使用されている。
シャルウェハーと三重拡散ウェハーが使用されている。
すなわち、パワートランジスタは大きなパワーを消費す
るため、少しでもパワーロスを少なくするためにウェハ
ー基板には高濃度層が厚く形成され、シリーズ抵抗分を
少しでも少なくすることが試みられている。
るため、少しでもパワーロスを少なくするためにウェハ
ー基板には高濃度層が厚く形成され、シリーズ抵抗分を
少しでも少なくすることが試みられている。
ところが、現状の技術に於いては、種々の問題が出て米
ている。すなわち、エピタキシャルウェハーに対しては
、高濃度のエピタキシャル基板により低濃度のエピタキ
シャル層を厚く形成することは、非常にむずかしい。従
ってエピタキシャルウェハーにては、高耐圧のパワート
ランジスタを製造することができない。
ている。すなわち、エピタキシャルウェハーに対しては
、高濃度のエピタキシャル基板により低濃度のエピタキ
シャル層を厚く形成することは、非常にむずかしい。従
ってエピタキシャルウェハーにては、高耐圧のパワート
ランジスタを製造することができない。
又、三重拡散ウェハーに於いては、ウェハーの大口径化
が進むにつれてウェハー噴板い上の問題で必然的にウェ
ハーを厚くすることになる。三重拡散ウェハーの場合、
ウェハーに両面から高濃度層を深く拡散し、いずれか片
方の面を研磨するのであるが、ウェハーが厚くなると両
面から拡散する高濃度層は非常に深く拡散せねばならな
くなる。深く拡散することは、拡散に長い時間を費やす
ことであり、又長い拡散でウエノ１−の結晶性に欠陥を
生じることもあり、大きな欠点となっている。
が進むにつれてウェハー噴板い上の問題で必然的にウェ
ハーを厚くすることになる。三重拡散ウェハーの場合、
ウェハーに両面から高濃度層を深く拡散し、いずれか片
方の面を研磨するのであるが、ウェハーが厚くなると両
面から拡散する高濃度層は非常に深く拡散せねばならな
くなる。深く拡散することは、拡散に長い時間を費やす
ことであり、又長い拡散でウエノ１−の結晶性に欠陥を
生じることもあり、大きな欠点となっている。
本発明の目的は、かかる欠点をなくシ、高耐圧のパワー
トランジスタの製造に有利な、三重拡散ウェハーの製造
方法を提供するものである。すなわち１本発明の特徴は
、１つの導電形を有するウェハー基板の片側にポリシリ
コンを成長させる工程と、該ポリシリコンを形成したウ
ェハー基板にウェハー基板と同一の導電形を有する不純
物をウェハー基板両面から深く拡散させる工程と、該拡
散済ウェノ・一基板に於いて、ポリシリコンを形成した
而とは反対側の面を研磨し、高濃度拡散層を除去する工
程を有する三重拡散ウエノ・−の製造方法にある。
トランジスタの製造に有利な、三重拡散ウェハーの製造
方法を提供するものである。すなわち１本発明の特徴は
、１つの導電形を有するウェハー基板の片側にポリシリ
コンを成長させる工程と、該ポリシリコンを形成したウ
ェハー基板にウェハー基板と同一の導電形を有する不純
物をウェハー基板両面から深く拡散させる工程と、該拡
散済ウェノ・一基板に於いて、ポリシリコンを形成した
而とは反対側の面を研磨し、高濃度拡散層を除去する工
程を有する三重拡散ウエノ・−の製造方法にある。
この三重拡散ウエノ・−は、次の利点がある。
すなわち、ポリシリコンへの不純物の拡散は、単結晶シ
リコンに比べ、５〜１０倍のスピードで拡散される。従
って、ポリシリコンが形成されている面は単結晶シリコ
ン面に比べ５〜１０倍の深さで高濃度不純物層が形成さ
れることになる。ウェハー大口径化に従かいウェハーの
厚さが厚くなり、三重拡散ウェハーの拡散時間が長くな
ることが、ポリシリコン層の形成により、拡散時間が１
１５〜１／１０に短縮されることになり、工程の短縮化
結晶欠陥の減少が可能となった。
リコンに比べ、５〜１０倍のスピードで拡散される。従
って、ポリシリコンが形成されている面は単結晶シリコ
ン面に比べ５〜１０倍の深さで高濃度不純物層が形成さ
れることになる。ウェハー大口径化に従かいウェハーの
厚さが厚くなり、三重拡散ウェハーの拡散時間が長くな
ることが、ポリシリコン層の形成により、拡散時間が１
１５〜１／１０に短縮されることになり、工程の短縮化
結晶欠陥の減少が可能となった。
次に図面により本発明の詳細な説明する。
第１図は、本発明の工程例を示している。
第１図Ａの１はＮ−型半導体基板、第１図Ｂは半導体基
板１上に形成されたポリシリコン層２を示している。次
に第１図Ｃに示すように、ポリシリコンが形成された半
導体基板に、高濃度のリンが拡散し、リンが拡散された
層３，４を形成する。
板１上に形成されたポリシリコン層２を示している。次
に第１図Ｃに示すように、ポリシリコンが形成された半
導体基板に、高濃度のリンが拡散し、リンが拡散された
層３，４を形成する。
ここで琳結晶手導体基板に対するリン拡散層３は、浅く
、ポリシリコン層へのリン拡散層４は深く、一部はポリ
シリコン層をつきぬけて本結晶手導体基板にまで達して
いる。第１図りはポリシリコン形成面とけ反対側の面を
研磨し、Ｎ 層の厚さをコントロールしたところの図で
あり、次の工程で第１図ＥＶｃ示すように、ウェハーに
Ｐ形不純物のペース層５．Ｎ十形不純物のエミツタ層６
を形成し、パワートランジスタを完成させる。
、ポリシリコン層へのリン拡散層４は深く、一部はポリ
シリコン層をつきぬけて本結晶手導体基板にまで達して
いる。第１図りはポリシリコン形成面とけ反対側の面を
研磨し、Ｎ 層の厚さをコントロールしたところの図で
あり、次の工程で第１図ＥＶｃ示すように、ウェハーに
Ｐ形不純物のペース層５．Ｎ十形不純物のエミツタ層６
を形成し、パワートランジスタを完成させる。
このように本発明によればポリシリコンへの拡散スピー
ドが早いことを利用し、短時間で高耐圧のパワートラン
ジスタに適用できるウェハーを得ることができる。
ドが早いことを利用し、短時間で高耐圧のパワートラン
ジスタに適用できるウェハーを得ることができる。
第１図は本発明の実施例を工程順に示した断面図である
。 尚、図において、１・・・・・・半導体基板、２・・・
・・・ポリシリコン層、３，４・・・・・・リンが拡散
された層、５・・・・・・ベース層、６・・・・・・エ
ミツタ層である。 ５− 把 ／圀
。 尚、図において、１・・・・・・半導体基板、２・・・
・・・ポリシリコン層、３，４・・・・・・リンが拡散
された層、５・・・・・・ベース層、６・・・・・・エ
ミツタ層である。 ５− 把 ／圀
Claims (1)
- １つの導電形金有するウェハー基板の片側にポリシリコ
ンを成長させる工程と、該ポリシリコンを形成したウェ
ハー基板にウェハー基板と同一の導電形を有する不純物
全ウェハー基板両面から深く拡散させる工程と、該拡散
済ウェハー基板に於いてポリシリコンを形成した面とは
反対側の面を研磨し、拡散層を除去する工程と該研磨済
ウェハー基板の研磨された側の面にウェハー基板とは逆
の導電形の不純物を拡散し、さらにウェハー基板と同一
の導電形の不純物を拡散する工程を有するトランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207417A JPS58108772A (ja) | 1981-12-22 | 1981-12-22 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207417A JPS58108772A (ja) | 1981-12-22 | 1981-12-22 | トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58108772A true JPS58108772A (ja) | 1983-06-28 |
Family
ID=16539401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207417A Pending JPS58108772A (ja) | 1981-12-22 | 1981-12-22 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58108772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010148267A (ja) * | 2008-12-19 | 2010-07-01 | Denso Corp | モータ |
-
1981
- 1981-12-22 JP JP56207417A patent/JPS58108772A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010148267A (ja) * | 2008-12-19 | 2010-07-01 | Denso Corp | モータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1038967A (en) | Mosfet transistor and method of fabrication | |
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| US4375999A (en) | Method of manufacturing a semiconductor device | |
| US4056413A (en) | Etching method for flattening a silicon substrate utilizing an anisotropic alkali etchant | |
| KR910001937A (ko) | 고 전압용 ic제조방법 | |
| US3745647A (en) | Fabrication of semiconductor devices | |
| US3749614A (en) | Fabrication of semiconductor devices | |
| US3514845A (en) | Method of making integrated circuits with complementary elements | |
| US3456168A (en) | Structure and method for production of narrow doped region semiconductor devices | |
| US3660732A (en) | Semiconductor structure with dielectric and air isolation and method | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| US3818583A (en) | Method for fabricating semiconductor structure having complementary devices | |
| US4566174A (en) | Semiconductor device and method for manufacturing the same | |
| US3933541A (en) | Process of producing semiconductor planar device | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| US3892609A (en) | Production of mis integrated devices with high inversion voltage to threshold voltage ratios | |
| US4284998A (en) | Junction type field effect transistor with source at oxide-gate interface depth to maximize μ | |
| JPS58108772A (ja) | トランジスタの製造方法 | |
| US3753806A (en) | Increasing field inversion voltage of metal oxide on silicon integrated circuits | |
| JPS6380561A (ja) | 相補型半導体装置の製造方法 | |
| US4459606A (en) | Integrated injection logic semiconductor devices | |
| JPS63217641A (ja) | 半導体デバイスの製造方法と半導体デバイス | |
| JPS60167460A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6321348B2 (ja) | ||
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 |