JPS58111110A - 同期信号検出回路 - Google Patents
同期信号検出回路Info
- Publication number
- JPS58111110A JPS58111110A JP20889481A JP20889481A JPS58111110A JP S58111110 A JPS58111110 A JP S58111110A JP 20889481 A JP20889481 A JP 20889481A JP 20889481 A JP20889481 A JP 20889481A JP S58111110 A JPS58111110 A JP S58111110A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inversion
- circuit
- synchronization signal
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタル信号に含まれる同期信号を検出する回
路に関する。
路に関する。
近年オーディオ信号等のアナログ信号をパルスコード変
調（ＰＣＭ）Ｌてｌ又は０のデジタル信号に変換し、デ
ジタル信号の形式でディスク，テープ等の記録媒体に記
録し、記録媒体よ）再びデジタル信号を再生してＤ／▲
変換器により元のアナログ信号に変換する技術が盛んに
研究されている。
調（ＰＣＭ）Ｌてｌ又は０のデジタル信号に変換し、デ
ジタル信号の形式でディスク，テープ等の記録媒体に記
録し、記録媒体よ）再びデジタル信号を再生してＤ／▲
変換器により元のアナログ信号に変換する技術が盛んに
研究されている。
斯かるデジタル信号は記録密度９周波数特性。
符号誤り率等を向上させるため、さらにデジタル変調さ
れて紀―媒体に記録されるのが普通である。斯かるデジ
タル変調方式として、ＮＲＺＩ（Ｎｏｎ Ｒ＊ｔｕｒｎ
ｔ＠ｚｏｒｅ １ｎｖｅｒｓｅ）、 ＺＭ（Ｚｅｒｏ
Ｍｏｄｕｌａｔｉｏｎ ）、３ Ｐ Ｍ （Ｔｈ
ｒｅｅ Ｐａ５ｉｔｉｏｎ Ｍｏｄｕｌａｔｉｏｎ）
ｅ ＥＦＭ （Ｅｉｇｈｔｔｏ Ｆｏｕｒｔｅｅｎ
Ｍｏｄｕｌａｔｉｏｎ）勢が知られているが、再生時に
おける信号の読み出しを容易にするためセルフクロック
の方式が推奨されている。を九ＷＡシ訂正を容易にする
等ＯＩｌ由から、本来記録再生されるべきオーディオ信
号勢に対応するデータ信号は複数フレームに分割され、
各フレーム毎にフレー五同期信号、アドレス信号、符号
訂正信号尋の制御信号が加えられた形で紀鍮される。
れて紀―媒体に記録されるのが普通である。斯かるデジ
タル変調方式として、ＮＲＺＩ（Ｎｏｎ Ｒ＊ｔｕｒｎ
ｔ＠ｚｏｒｅ １ｎｖｅｒｓｅ）、 ＺＭ（Ｚｅｒｏ
Ｍｏｄｕｌａｔｉｏｎ ）、３ Ｐ Ｍ （Ｔｈ
ｒｅｅ Ｐａ５ｉｔｉｏｎ Ｍｏｄｕｌａｔｉｏｎ）
ｅ ＥＦＭ （Ｅｉｇｈｔｔｏ Ｆｏｕｒｔｅｅｎ
Ｍｏｄｕｌａｔｉｏｎ）勢が知られているが、再生時に
おける信号の読み出しを容易にするためセルフクロック
の方式が推奨されている。を九ＷＡシ訂正を容易にする
等ＯＩｌ由から、本来記録再生されるべきオーディオ信
号勢に対応するデータ信号は複数フレームに分割され、
各フレーム毎にフレー五同期信号、アドレス信号、符号
訂正信号尋の制御信号が加えられた形で紀鍮される。
斯かるデジタル信号は、例えと第１図に示す如きフォー
マットにてディスクに記録される。
マットにてディスクに記録される。
すなわち１フレームは例えば５８８チヤンネルビツトか
らなり、データ信号はＥＦＭ方式で８ビツト毎に所定の
変換表（図示せず）に従って１４チヤンネルビツトに変
換され、３チヤンネルビツトの調整ビットが付加されて
１７チヤンネルビツトを一単位として、１のときＬ論理
Ｈレベルから論理Ｌレベルへの反転又はその逆の反転が
あり、０のときは反転がないように、すなわちＮＲＺＩ
Ｏ形で記録される。
らなり、データ信号はＥＦＭ方式で８ビツト毎に所定の
変換表（図示せず）に従って１４チヤンネルビツトに変
換され、３チヤンネルビツトの調整ビットが付加されて
１７チヤンネルビツトを一単位として、１のときＬ論理
Ｈレベルから論理Ｌレベルへの反転又はその逆の反転が
あり、０のときは反転がないように、すなわちＮＲＺＩ
Ｏ形で記録される。
各７レームの冒頭には、第１チヤンネルビツトが１１第
２乃至第１０チヤンネルビツトが０１第１１チヤンネル
ビツトが１、第１２乃至第２１チヤンネルビツトが０％
第２２チヤンネルビツトが１となるように７レ一五同期
儂号が記録されている。このフレーム同期信号を基準と
して５８８チャンネルビット０所定位置に制ｗ信号が配
される。そして全体を通じて、１と１との間には２１１
以上ｌＯ個以下のｏが配されるように信号処理がなされ
る。すなわち最小反転間隔は３Ｔ（Ｔａｕチャンネルビ
ットの期間）、最大反転間隔はＩＩＴとされる。さらに
フレーム同期信号以外の部分において社、最大反転間隔
が２回連続してお龜ないようになされている。
２乃至第１０チヤンネルビツトが０１第１１チヤンネル
ビツトが１、第１２乃至第２１チヤンネルビツトが０％
第２２チヤンネルビツトが１となるように７レ一五同期
儂号が記録されている。このフレーム同期信号を基準と
して５８８チャンネルビット０所定位置に制ｗ信号が配
される。そして全体を通じて、１と１との間には２１１
以上ｌＯ個以下のｏが配されるように信号処理がなされ
る。すなわち最小反転間隔は３Ｔ（Ｔａｕチャンネルビ
ットの期間）、最大反転間隔はＩＩＴとされる。さらに
フレーム同期信号以外の部分において社、最大反転間隔
が２回連続してお龜ないようになされている。
尚７レ一ム岡期信号がＬからＨへの正の反転から始まる
か、ＨからＬへの負の反転から始まるか社、その直前の
信号の状１１によって定ｔシ、一定していない。
か、ＨからＬへの負の反転から始まるか社、その直前の
信号の状１１によって定ｔシ、一定していない。
また所−１間や、ディスク最内外局のリードイン、リー
ドアウト部分啼楽音データがゼロレベル（無音）Ｋ相当
する固定パターンとなる個所においては、ｇＦＭＫ千る
被変調信号は例えば７Ｔ、３Ｔ、７Ｔ毎に反転し、１７
Ｔを一周期とするく〉返し波形を多く含む時系列信号と
なる。この被変調普号を微分し全波整流することによっ
て得られる信号は、クロック周波数の輝線スペクトラム
以外に、クロック周波数の１７分の１の周波数の整数倍
の周波数にエネルギーレベルのかなり高い所■スプリア
スを有する。
ドアウト部分啼楽音データがゼロレベル（無音）Ｋ相当
する固定パターンとなる個所においては、ｇＦＭＫ千る
被変調信号は例えば７Ｔ、３Ｔ、７Ｔ毎に反転し、１７
Ｔを一周期とするく〉返し波形を多く含む時系列信号と
なる。この被変調普号を微分し全波整流することによっ
て得られる信号は、クロック周波数の輝線スペクトラム
以外に、クロック周波数の１７分の１の周波数の整数倍
の周波数にエネルギーレベルのかなり高い所■スプリア
スを有する。
斯かるディスクの再生装置においては、デジタル変調信
号を１及びＯの論理パターンに変換する（読み取る）た
めにクロックを抽出する必要があるが、このクロックは
再生されたデジタル変ｍ１ｍ号を微分し、全波整流する
ことによってクロック周波数の輝線スペクトラムを抽出
し、それを７エイズロツクドループ（ＰＬＬ）等よシな
るクロック抽出回路に供給して抽出している。
号を１及びＯの論理パターンに変換する（読み取る）た
めにクロックを抽出する必要があるが、このクロックは
再生されたデジタル変ｍ１ｍ号を微分し、全波整流する
ことによってクロック周波数の輝線スペクトラムを抽出
し、それを７エイズロツクドループ（ＰＬＬ）等よシな
るクロック抽出回路に供給して抽出している。
従来の再生装置において紘、斯かるクロック管基準とし
てデジタル変調信号を１及び０の論理パターンに変換し
、該論理パターンをフレーム同調信号の所定の論理パタ
ーンと比較することによシフレーム同期信号を検出して
いた。従って配録媒体の走行速度が所定値からはずれた
りしてクロックが再生できない場合は、フレーム同期信
号を検出することができなかった。
てデジタル変調信号を１及び０の論理パターンに変換し
、該論理パターンをフレーム同調信号の所定の論理パタ
ーンと比較することによシフレーム同期信号を検出して
いた。従って配録媒体の走行速度が所定値からはずれた
りしてクロックが再生できない場合は、フレーム同期信
号を検出することができなかった。
本発明紘斯かる状況に１みなされたもので、クロックを
再生できない場合でめつ１もフレーム同期信号を検出す
ることができる同期信号検出回路を提供することを目的
とする。
再生できない場合でめつ１もフレーム同期信号を検出す
ることができる同期信号検出回路を提供することを目的
とする。
以下本発明の実施例を図を参照して詳述する。
第２図は本発明をディスク（ロ）転サーボ装置に応用し
九場合の実施例を表わす。１はモータ２よ＃）回転され
るディスクであり、デジタル変調信号が例えば線速度が
一定となるように記録されている。３はディスク１から
記録されたデジタル変調信号を再生するピックアップで
あり、そのＲＦ出力信号は波形整形回路４で波形整形さ
れた後、同期信号検出回路５に供給される。同期信号検
出回路５は例えば入力信号の正の反転でトリガされ、所
定期間丁・の関論理し＠号を出力するリトリガラブルモ
ノマルチパイプＶ−／（ＭＭＶ）６と、負の反転でトリ
ガされ所定期間Ｔ・の間１ｍ１ｌＬ信号を出力するリト
リガラブルモノ賃ルチバイプレータ（ＭＭＶ）７と、Ｍ
ＭＶ６．７の出力信号を入力とするオアゲート８とから
構成される。所定期間Ｔ、はフレーム同期信号の期間（
最大反転間隔の２倍の期間）２２Ｔと略等しく （厳豐
に社２１Ｔ＜Ｔ魯≦２！Ｔ）選定される。同期信号検出
回路ｓＯ比出力、例えば人力信号の正の反転によに所定
期間？、（Ｄ関論現Ｈの出力信号を発するリトリガラプ
ル又は非すトリガラブルタイプのモノマルチバイプレー
１ （ＭＭＶ）９と、ＭＭＶ９Ｏ出力信号を積分するロ
ーパスフィルタ１０とからなる周波数−電圧（Ｆ−Ｖ）
変換回路１１に供給される。ＭＭＶ９の所定期間Ｔ１は
フレーム同期信号の周期（例えばフレーム同期信号の周
波数を７．３５ＫＨｚとすれば１６３μｍ）よシ小さく
設定される。Ｆ−Ｖ変換回路１１の出力信号は電圧比較
回路１２に供給され、比較器１３により基準電圧源１４
の所定の基準電圧と比較され、その比較回路１２の出力
信号がモータ２に供給され、例えばディスク１０線速度
が一定となるように制御される（勿論ディスク１が一定
回転数で記録されている場合は一定回転数となるように
制御される）ようになっている。
九場合の実施例を表わす。１はモータ２よ＃）回転され
るディスクであり、デジタル変調信号が例えば線速度が
一定となるように記録されている。３はディスク１から
記録されたデジタル変調信号を再生するピックアップで
あり、そのＲＦ出力信号は波形整形回路４で波形整形さ
れた後、同期信号検出回路５に供給される。同期信号検
出回路５は例えば入力信号の正の反転でトリガされ、所
定期間丁・の関論理し＠号を出力するリトリガラブルモ
ノマルチパイプＶ−／（ＭＭＶ）６と、負の反転でトリ
ガされ所定期間Ｔ・の間１ｍ１ｌＬ信号を出力するリト
リガラブルモノ賃ルチバイプレータ（ＭＭＶ）７と、Ｍ
ＭＶ６．７の出力信号を入力とするオアゲート８とから
構成される。所定期間Ｔ、はフレーム同期信号の期間（
最大反転間隔の２倍の期間）２２Ｔと略等しく （厳豐
に社２１Ｔ＜Ｔ魯≦２！Ｔ）選定される。同期信号検出
回路ｓＯ比出力、例えば人力信号の正の反転によに所定
期間？、（Ｄ関論現Ｈの出力信号を発するリトリガラプ
ル又は非すトリガラブルタイプのモノマルチバイプレー
１ （ＭＭＶ）９と、ＭＭＶ９Ｏ出力信号を積分するロ
ーパスフィルタ１０とからなる周波数−電圧（Ｆ−Ｖ）
変換回路１１に供給される。ＭＭＶ９の所定期間Ｔ１は
フレーム同期信号の周期（例えばフレーム同期信号の周
波数を７．３５ＫＨｚとすれば１６３μｍ）よシ小さく
設定される。Ｆ−Ｖ変換回路１１の出力信号は電圧比較
回路１２に供給され、比較器１３により基準電圧源１４
の所定の基準電圧と比較され、その比較回路１２の出力
信号がモータ２に供給され、例えばディスク１０線速度
が一定となるように制御される（勿論ディスク１が一定
回転数で記録されている場合は一定回転数となるように
制御される）ようになっている。
次にその動作について説明する。ピックアップ３よ）再
生されたＲＦＩＩ号社波形整形回路４によ）波形整形さ
れて第１図に示す如く略矩形波となる。ＭＭＶ６ａＬか
らＨへの正の反転によりトリガされ、ま＊ＭｙＬＶフは
■からＬへの員の反転によりトリガされ、各々期間で、
の間り信号を出力する。期間Ｔ、はフレーム同期信号の
期間２２Ｔと略轡しく、かつ各フレームにおいである正
の反転から次の正の反転までの期間、ｔｆｃはある負の
反転から次の負の反＠までの期間は、フレーム同期信号
における場合が最も長いから、今ディスク１の相対速度
が正規の所定速歳トよ抄遅いとすると、少くともフレー
ム同期信号が存在する期間２２Ｔの間にＭＭＶ６又紘７
の出力信号はしからＨへ反転する。この反転はオアゲー
ト８を介してＭＭＶＩ／をトリガする（勿論ＭＭＶ９が
２入力端子を有し、一方の入力端子にＬ信号（又はＨ信
号）が供給されている場合他方の入力端子にＬからＨへ
の（又はＨからＬへの）反転信号が入力され九ときトリ
ガされるような、集貢的にオアゲートを内蔵しているよ
うなタイプ０％ｔ）であれば、Ｍ Ｍ Ｖ ６ 。
生されたＲＦＩＩ号社波形整形回路４によ）波形整形さ
れて第１図に示す如く略矩形波となる。ＭＭＶ６ａＬか
らＨへの正の反転によりトリガされ、ま＊ＭｙＬＶフは
■からＬへの員の反転によりトリガされ、各々期間で、
の間り信号を出力する。期間Ｔ、はフレーム同期信号の
期間２２Ｔと略轡しく、かつ各フレームにおいである正
の反転から次の正の反転までの期間、ｔｆｃはある負の
反転から次の負の反＠までの期間は、フレーム同期信号
における場合が最も長いから、今ディスク１の相対速度
が正規の所定速歳トよ抄遅いとすると、少くともフレー
ム同期信号が存在する期間２２Ｔの間にＭＭＶ６又紘７
の出力信号はしからＨへ反転する。この反転はオアゲー
ト８を介してＭＭＶＩ／をトリガする（勿論ＭＭＶ９が
２入力端子を有し、一方の入力端子にＬ信号（又はＨ信
号）が供給されている場合他方の入力端子にＬからＨへ
の（又はＨからＬへの）反転信号が入力され九ときトリ
ガされるような、集貢的にオアゲートを内蔵しているよ
うなタイプ０％ｔ）であれば、Ｍ Ｍ Ｖ ６ 。
７の出力をＭＭＶＩＩに直接入力せしめ、オアゲート８
を省略することができる）。ＭＭＶ９はトリガされると
所定期間Ｔ、の間Ｈｍ号を出力し、その出力信号はＬＰ
ＦＩＧＫより積分されて基準電圧と比較される。基準電
圧が、ディスク１が正規の速度すで走行している場合に
Ｆ−Ｖ変換回路１１が発生する電圧に対応する電圧■。
を省略することができる）。ＭＭＶ９はトリガされると
所定期間Ｔ、の間Ｈｍ号を出力し、その出力信号はＬＰ
ＦＩＧＫより積分されて基準電圧と比較される。基準電
圧が、ディスク１が正規の速度すで走行している場合に
Ｆ−Ｖ変換回路１１が発生する電圧に対応する電圧■。
に設定しであるとすると、今ディスク１の速度は正規の
速ＷＬ”Ｐｏよυ遅いので、比較器１３は例えば正の出
力信号を発し、毫−夕２の回転速度を増大させる。
速ＷＬ”Ｐｏよυ遅いので、比較器１３は例えば正の出
力信号を発し、毫−夕２の回転速度を増大させる。
１方ディスクｌの速度が正規の速度りより早い場合は、
ＭＭＶ６又は７はそのタイミング期間Ｔ・が終了する前
にフレーム同期信号の後の正又は負の反転によシ再トリ
ガされ、そのときから再び期間Ｔ、の関タイミング動作
を行うので、その出力はＬ信号のままとなる。従ってＭ
ＭＶ９はトリガされず、Ｆ−■変換回路１１の出力は基
準電圧よシ小さくなり、比較器１３は例えば負の出力信
号を発し、モータ２の回転ｉＭｔを減少させる。
ＭＭＶ６又は７はそのタイミング期間Ｔ・が終了する前
にフレーム同期信号の後の正又は負の反転によシ再トリ
ガされ、そのときから再び期間Ｔ、の関タイミング動作
を行うので、その出力はＬ信号のままとなる。従ってＭ
ＭＶ９はトリガされず、Ｆ−■変換回路１１の出力は基
準電圧よシ小さくなり、比較器１３は例えば負の出力信
号を発し、モータ２の回転ｉＭｔを減少させる。
このようにしてモータ２＃ｉデイスク１が正規Ｏ速［１
／ｎで回転するように制御される。
／ｎで回転するように制御される。
以上は基準電圧源１４の基準電圧を正規の速度しＱ（同
期信号の周ｉｔ数ｆｏ）に対応する電圧Ｖ。
期信号の周ｉｔ数ｆｏ）に対応する電圧Ｖ。
Ｋ設定した場合の実施例であるが、この場合においては
ディスクＩＱ）１１転が正規の速度論より遍くなったこ
と社、正又は負の反転から次の正又は負の反転までの期
間が２１Ｔである信号の再生期間が期間Ｔ・（２２Ｔの
正規の再生期間）と一致する迄検出できない。けだしフ
レーム検出回路５によ抄出力される単位時間当夛のパル
ス（反転）数は、２１ＴＯ信号の再生期間が２２Ｔの正
規の期間Ｔ、と１款する迄増加しないからである。換言
すれば、正規の速度よシ約４．５％（１／２２）適度が
遍くならないと、ディスクｌの回転速度は増大されず、
その間は不感帯となってしまう。
ディスクＩＱ）１１転が正規の速度論より遍くなったこ
と社、正又は負の反転から次の正又は負の反転までの期
間が２１Ｔである信号の再生期間が期間Ｔ・（２２Ｔの
正規の再生期間）と一致する迄検出できない。けだしフ
レーム検出回路５によ抄出力される単位時間当夛のパル
ス（反転）数は、２１ＴＯ信号の再生期間が２２Ｔの正
規の期間Ｔ、と１款する迄増加しないからである。換言
すれば、正規の速度よシ約４．５％（１／２２）適度が
遍くならないと、ディスクｌの回転速度は増大されず、
その間は不感帯となってしまう。
そこでより精ＩＩｔを向上させるためには、基準電圧を
正規の速度Ｐａ Ｋ対応する電圧ものｌ／２（フレーム
同期信号の周波数ｆｏの１７２の周波数に対応する）Ｋ
設定することができる。このようにすると同期信号検出
回路５がフレーム同期信号を検出する確率が１７２とな
り、平均すれは２つに１つの割合でフレーム同期信号が
検出されるような正規の速度ｈｏとなるようにモータ２
が制御される。ディスク１の回転速度が正規の速度１ｒ
ｏよりわずかでも遅くなれば、フレーム同期信号が同期
信号検出回路によ）検出される確率紘１／２よりはるか
に大きくなるので、遅過ぎることを検出するのに不感帝
社生しない。勿論正規の速度Ｖｏｌ）わずかでも早くな
ればフレーム同期信号が同期信号検出回路５により検出
される確率が１７２よシはるかに小さくなるので、早過
ぎることを検出するのにも不感°帝を生じない。
正規の速度Ｐａ Ｋ対応する電圧ものｌ／２（フレーム
同期信号の周波数ｆｏの１７２の周波数に対応する）Ｋ
設定することができる。このようにすると同期信号検出
回路５がフレーム同期信号を検出する確率が１７２とな
り、平均すれは２つに１つの割合でフレーム同期信号が
検出されるような正規の速度ｈｏとなるようにモータ２
が制御される。ディスク１の回転速度が正規の速度１ｒ
ｏよりわずかでも遅くなれば、フレーム同期信号が同期
信号検出回路によ）検出される確率紘１／２よりはるか
に大きくなるので、遅過ぎることを検出するのに不感帝
社生しない。勿論正規の速度Ｖｏｌ）わずかでも早くな
ればフレーム同期信号が同期信号検出回路５により検出
される確率が１７２よシはるかに小さくなるので、早過
ぎることを検出するのにも不感°帝を生じない。
第３図は同期信号検出回路５の他の実施例を表わし、入
力信号は正反転検出囲路１５に供給され、正反転が検出
されたとき、充放電回路１６の常開スイッチ１７が一時
閉成され、定電流源１８によりコンチン＋１９が初期状
態よシ充電されるようになっている（勿論定電圧源にょ
９抵抗を介して充電するようにしてもよい）。コンチン
す１１０充電電圧は、比較回路２０の比較器２１に入力
され、基準電圧源２２０基準電圧と比較されるようにな
っており、充放電回路１６と比較回路３０によりＭＭＶ
６に対応するタイマ回路を構成している。充電電圧が基
準電圧以上となったと自オアゲート畠を介して出力が発
せられる。また入力信号は負反転検出回路２３にも供給
され、負の反転が検出されえ場合も上記し九正の反転が
検出され九場金と同様に動作するように、スイッチ２４
．定電流源２５゜コンデンサ２６を有する充放電回路２
７と、基準電圧９２８．比較器２９を有する比較回路３
゜が設けられている。
力信号は正反転検出囲路１５に供給され、正反転が検出
されたとき、充放電回路１６の常開スイッチ１７が一時
閉成され、定電流源１８によりコンチン＋１９が初期状
態よシ充電されるようになっている（勿論定電圧源にょ
９抵抗を介して充電するようにしてもよい）。コンチン
す１１０充電電圧は、比較回路２０の比較器２１に入力
され、基準電圧源２２０基準電圧と比較されるようにな
っており、充放電回路１６と比較回路３０によりＭＭＶ
６に対応するタイマ回路を構成している。充電電圧が基
準電圧以上となったと自オアゲート畠を介して出力が発
せられる。また入力信号は負反転検出回路２３にも供給
され、負の反転が検出されえ場合も上記し九正の反転が
検出され九場金と同様に動作するように、スイッチ２４
．定電流源２５゜コンデンサ２６を有する充放電回路２
７と、基準電圧９２８．比較器２９を有する比較回路３
゜が設けられている。
次にその動作を説明するに１人力信号に正の反転が到来
すると正反転検出回路１５はそれを検出してパルスを出
力する。このパルスにょクスイッチ１７が一時閉成され
、コンチンｔ１９に充電されていえ電荷が一時に放電さ
れた後、定電流源１８は再びコンデンサ１９を充電する
。
すると正反転検出回路１５はそれを検出してパルスを出
力する。このパルスにょクスイッチ１７が一時閉成され
、コンチンｔ１９に充電されていえ電荷が一時に放電さ
れた後、定電流源１８は再びコンデンサ１９を充電する
。
基準電圧源２２Ｋ）基準電圧線、＝ンデンー！１−１９
が期間Ｔｏの間に充電され九場合の電圧に略号しく設定
しであるので、フレーム同期信号の後の正反転の到来が
、前の正反転の到来波期間Ｔｏ内である場合はコンデ／
す１９の充電電圧は基準電圧を越えず、比較器２１の出
力はＬ信号のままであるが、期間Ｔ・以後である場合は
基準電圧を越え、比較器２１の出力はＬ信号からＨ信号
に反転する。また入力信号に負の反転が到来し九場合は
、負反転検出回路２３．充放電回路２７、比較回路３０
が同様に動作する。
が期間Ｔｏの間に充電され九場合の電圧に略号しく設定
しであるので、フレーム同期信号の後の正反転の到来が
、前の正反転の到来波期間Ｔｏ内である場合はコンデ／
す１９の充電電圧は基準電圧を越えず、比較器２１の出
力はＬ信号のままであるが、期間Ｔ・以後である場合は
基準電圧を越え、比較器２１の出力はＬ信号からＨ信号
に反転する。また入力信号に負の反転が到来し九場合は
、負反転検出回路２３．充放電回路２７、比較回路３０
が同様に動作する。
第４図社第３図における正反転検出回路１５の一実施例
を表わし、入力信号線アシドゲート３１の一方の入力端
に供給されると共に、インバータ３２並びに抵抗３３と
コンデンサ３４とからなる積分回路管介して他方の入力
端に供給されるようになっている。
を表わし、入力信号線アシドゲート３１の一方の入力端
に供給されると共に、インバータ３２並びに抵抗３３と
コンデンサ３４とからなる積分回路管介して他方の入力
端に供給されるようになっている。
その動作を第５図を参照してＩｌｗＡするに１点Ｐに正
の反転が到来すると点龜に紘インバータ３２によ）負の
反転が到来する。この負の反転は抵抗３３とコンデンサ
３４とＫよシ定まる時定数に従って点ＲＪＩｃＩＩわれ
るから、アンドゲート３１０２入力端には入力信号の正
の反転到来時にＨｇｉ号が印加されることになり、点Ｓ
にはパルスが出力される。入力信号に負の反転が到来し
たときは内入力ともＬ信号となシアノドゲート３１は出
力パルスを発しない。
の反転が到来すると点龜に紘インバータ３２によ）負の
反転が到来する。この負の反転は抵抗３３とコンデンサ
３４とＫよシ定まる時定数に従って点ＲＪＩｃＩＩわれ
るから、アンドゲート３１０２入力端には入力信号の正
の反転到来時にＨｇｉ号が印加されることになり、点Ｓ
にはパルスが出力される。入力信号に負の反転が到来し
たときは内入力ともＬ信号となシアノドゲート３１は出
力パルスを発しない。
第６図は第３図における負反転検出回路２３の一実施例
を表わし、入力信号はインバータ３５を介してアンドゲ
ート３６の一方の入力端に供給されると共に、抵抗３７
．コンデンサ３８よりなる積分回路を介してアンドゲー
ト３６の他方の入力端に供給されるようになっている。
を表わし、入力信号はインバータ３５を介してアンドゲ
ート３６の一方の入力端に供給されると共に、抵抗３７
．コンデンサ３８よりなる積分回路を介してアンドゲー
ト３６の他方の入力端に供給されるようになっている。
その動作を第７図を参照して説明するに、点Ｐに負の反
転が到来すると、インバータ３５により点Ｑには正の反
転が表われる。−力点Ｒには抵抗３７とコンデンサ３Ｂ
とによシ定まる時定数に従って正の反転が表われる。従
ってアンドゲート２３′は時定数により定まる期間導通
し点８にはパルスが出力される。点Ｐに正の反転が到来
し九場合はアンドグー１３６０両方の入力ａＬ信号とな
るのでパルスは出力されない、。
転が到来すると、インバータ３５により点Ｑには正の反
転が表われる。−力点Ｒには抵抗３７とコンデンサ３Ｂ
とによシ定まる時定数に従って正の反転が表われる。従
ってアンドゲート２３′は時定数により定まる期間導通
し点８にはパルスが出力される。点Ｐに正の反転が到来
し九場合はアンドグー１３６０両方の入力ａＬ信号とな
るのでパルスは出力されない、。
以上の如く本発明においては、最大間隔の反転が２回連
続する形で同期信号が記録されているデジタル信号の正
又は負のうち一方の反転（遷移）が入力される毎にタイ
マ回路をトリガして初期状態よりタイミング動１作を開
始させ、次の一方の反転が最大反転間隔の略２倍の期間
内に到来しない場合にタイマ回路より出力を発生させる
ようにし九ので、クロックを検出せずとも同期信号を検
出することができる。
続する形で同期信号が記録されているデジタル信号の正
又は負のうち一方の反転（遷移）が入力される毎にタイ
マ回路をトリガして初期状態よりタイミング動１作を開
始させ、次の一方の反転が最大反転間隔の略２倍の期間
内に到来しない場合にタイマ回路より出力を発生させる
ようにし九ので、クロックを検出せずとも同期信号を検
出することができる。
図はいずれも本発明に係）、第１図は信号フォーマット
の波形図、第２図はディスク回転サーメ装置のブロック
図、第３図は他の実施例の同期信号検出（ロ）略図、第
４図は正反転検出回路の詳細な回路図、第５図はその波
形図、第６図は負反転検出回路の詳細な回路図、第７図
はその波形図を各々表わす。 １・・・・・・ディスク ２・・・・・・モータ ３・・・・・・ピックアップ ５・・・・・・同期信号検出回路 １１・・・・・・Ｆ −Ｖ変換回路 １２・・・・・・比較回路 特許出願人 パイオニア株式金社
の波形図、第２図はディスク回転サーメ装置のブロック
図、第３図は他の実施例の同期信号検出（ロ）略図、第
４図は正反転検出回路の詳細な回路図、第５図はその波
形図、第６図は負反転検出回路の詳細な回路図、第７図
はその波形図を各々表わす。 １・・・・・・ディスク ２・・・・・・モータ ３・・・・・・ピックアップ ５・・・・・・同期信号検出回路 １１・・・・・・Ｆ −Ｖ変換回路 １２・・・・・・比較回路 特許出願人 パイオニア株式金社
Claims (4)
- （１）ＰＣＭ勢によシ所定位置で反転するデジタル信号
とされ九アナログ信号と、最大間隔の反転が２回連続す
る同期信号としてのデジタル信号とを含むデジタル信号
か□ら該同期信号を検出する同期信号検出回路であって
、正又は負のうち一方の′反転が入力される毎にタイマ
回路を）９１してそ・ｏｓｒｘ初期状態よ）タイミング
動作゛をｌＩ論させ、次０＠一方の反転が鋏最大反転間
隔の略２倍の期間に入力されない場合に該タイマ回路よ
多出力を発生させるようにしたことを特徴とする同期信
号検出回路。 - （２）鋏タイマ回路は、該正の反転に基龜該出力を発生
せしめる第１の手段と、諌負０反転に基き咳出力を発生
せしめる纂２の手段と、鋏両手段の出力の論理和をとる
手段とを有することを＊＊とする上記特許請求の範囲第
１１Ｊ４記載の同期信号検出回路。 - （３）咳タイマ回路はリトリガラブルモノマルチパイブ
レークより構成されることを特徴とする特許 の同期信号検出回路。 - （４）咳タイ！回路は、充放電されるコンデンサと・該
”′デ′サのを放電を制御する３イ２チと、骸コンデン
サの充電電圧を所定の基準電圧と比較する比較回路とよ
シ構成されることを特徴とする上記特許請求の範囲第１
項又紘第２項記載の，同期信号検出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20889481A JPS58111110A (ja) | 1981-12-23 | 1981-12-23 | 同期信号検出回路 |
| US06/451,830 US4486795A (en) | 1981-12-23 | 1982-12-21 | Disc drive servo system |
| DE19823247805 DE3247805A1 (de) | 1981-12-23 | 1982-12-23 | Plattenantriebsservosteuervorrichtung |
| GB08236567A GB2114776B (en) | 1981-12-23 | 1982-12-23 | Disc drive servo system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20889481A JPS58111110A (ja) | 1981-12-23 | 1981-12-23 | 同期信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58111110A true JPS58111110A (ja) | 1983-07-02 |
Family
ID=16563885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20889481A Pending JPS58111110A (ja) | 1981-12-23 | 1981-12-23 | 同期信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111110A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118571U (ja) * | 1982-02-02 | 1983-08-12 | 山水電気株式会社 | 回転記録媒体の回転速度制御回路 |
| JPS58131423U (ja) * | 1982-03-01 | 1983-09-05 | オンキヨー株式会社 | フレ−ム周期検出装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57198579A (en) * | 1981-05-29 | 1982-12-06 | Sony Corp | Disc reproducing device |
-
1981
- 1981-12-23 JP JP20889481A patent/JPS58111110A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57198579A (en) * | 1981-05-29 | 1982-12-06 | Sony Corp | Disc reproducing device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118571U (ja) * | 1982-02-02 | 1983-08-12 | 山水電気株式会社 | 回転記録媒体の回転速度制御回路 |
| JPS58131423U (ja) * | 1982-03-01 | 1983-09-05 | オンキヨー株式会社 | フレ−ム周期検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0223945B2 (ja) | ||
| US4647828A (en) | Servo system | |
| JPH1173648A (ja) | ディスク再生装置及びディスク再生方法 | |
| EP0205305B1 (en) | Data transmission and detection method | |
| JP2919380B2 (ja) | ディスク回転速度制御回路 | |
| JPS58111110A (ja) | 同期信号検出回路 | |
| US4486795A (en) | Disc drive servo system | |
| JPH0135420B2 (ja) | ||
| JP3025000B2 (ja) | ディジタルデータ再生装置 | |
| JPH03711B2 (ja) | ||
| JPH0619903B2 (ja) | デ−タ打抜回路 | |
| JPS6245335Y2 (ja) | ||
| JP3379768B2 (ja) | 位相制御装置および光磁気ディスク駆動装置 | |
| JP2618219B2 (ja) | ディスク状記録媒体記録方法 | |
| JP2591881B2 (ja) | サンプル化ビデオ信号記録ディスク演奏装置 | |
| JP2553072B2 (ja) | 同期回路 | |
| JPH0465470B2 (ja) | ||
| JPH07141781A (ja) | データ再生用ｐｌｌ回路の制御装置 | |
| JPS61284877A (ja) | 情報記録再生装置 | |
| JPH0430104B2 (ja) | ||
| JPH0341022B2 (ja) | ||
| JPH0416870B2 (ja) | ||
| JPS6157071A (ja) | Ｐｌｌ回路制御方式 | |
| JPH03224175A (ja) | Ｄａｔ装置 | |
| JPS5864673A (ja) | デイスク再生装置 |