JPS58111414A - 増幅器システム - Google Patents
増幅器システムInfo
- Publication number
- JPS58111414A JPS58111414A JP57219336A JP21933682A JPS58111414A JP S58111414 A JPS58111414 A JP S58111414A JP 57219336 A JP57219336 A JP 57219336A JP 21933682 A JP21933682 A JP 21933682A JP S58111414 A JPS58111414 A JP S58111414A
- Authority
- JP
- Japan
- Prior art keywords
- spear
- period
- capacitance
- node
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本発明は非反転入力端子、反転入力端子および出力端子
;jPlのキャパシタンス;ならびに、1−1のキャパ
シタンスに出力端子上の電圧を選択的に提供する。17
1の手段を有する差動増幅器より成る増幅器システムに
関する。
;jPlのキャパシタンス;ならびに、1−1のキャパ
シタンスに出力端子上の電圧を選択的に提供する。17
1の手段を有する差動増幅器より成る増幅器システムに
関する。
一般に演算増幅器は反転入力端子と非反転入力端子と単
一の出力端子を有する差動増幅器である。このような増
幅器は典型例ではオフセット電圧を呈する。すなわち2
つの入力端子上の差分電圧が0のとき、出力端子の電圧
が理想的な場合には0となるべきであるのに0とならず
、あるオフセット電圧を呈することになる。このオフセ
ット電圧は主さして増幅器の人力トランジスタの不整合
により生じる。このオフセット電圧の存在が許容し得な
い場合には、人力オフセット電圧と呼ばれる適当な差分
入力電圧を増幅器の入力端子に加えて不整合を補償し、
出力端子上のオフセット電圧を除去する必要がある。
一の出力端子を有する差動増幅器である。このような増
幅器は典型例ではオフセット電圧を呈する。すなわち2
つの入力端子上の差分電圧が0のとき、出力端子の電圧
が理想的な場合には0となるべきであるのに0とならず
、あるオフセット電圧を呈することになる。このオフセ
ット電圧は主さして増幅器の人力トランジスタの不整合
により生じる。このオフセット電圧の存在が許容し得な
い場合には、人力オフセット電圧と呼ばれる適当な差分
入力電圧を増幅器の入力端子に加えて不整合を補償し、
出力端子上のオフセット電圧を除去する必要がある。
演算増幅器の多くの応用用途にあっては、オフセット電
圧を実質的に除去することが必要であったり、望ましい
ことがある。そのような応用用途の1つとして例えば演
算増幅器がディジタル・アナログ変換器で使用され、該
ディジタル・アナログ変換器においてはオ7セツト電圧
により導入される誤差を最下位ビットより小とすること
が望ましい場合があげられる。他の応用用途として演算
増幅器がアナログ・ディジタル変換器中の比較器として
使用され、変換の精度が比較機能を実行する増幅器のオ
フセット電圧によシ導入される誤差によシ主として決定
される場合があげられる。更に、演算増幅器が直流結合
されている多くの応用用途にあっては入力信号上の直流
レベルを実質的に除去することが必要であったり、望ま
しいことがある。
圧を実質的に除去することが必要であったり、望ましい
ことがある。そのような応用用途の1つとして例えば演
算増幅器がディジタル・アナログ変換器で使用され、該
ディジタル・アナログ変換器においてはオ7セツト電圧
により導入される誤差を最下位ビットより小とすること
が望ましい場合があげられる。他の応用用途として演算
増幅器がアナログ・ディジタル変換器中の比較器として
使用され、変換の精度が比較機能を実行する増幅器のオ
フセット電圧によシ導入される誤差によシ主として決定
される場合があげられる。更に、演算増幅器が直流結合
されている多くの応用用途にあっては入力信号上の直流
レベルを実質的に除去することが必要であったり、望ま
しいことがある。
オフセット電圧の連続的フィードバック補償を提供する
種々の回路装置が知られているが、それらの装置は典型
例では複雑な回路を必要とし、従ってLSI回路中で使
用するのには適していない。増幅器の入力オフセット電
圧を周期的にサンプル、、して記憶し、その後入力電圧
から記憶されたオフセット電圧を減算するスイッチト・
キャパシタを使用する他の周知のオフセット補償回路は
実現することがより簡単でより精度の高い補償を行うこ
とができる。スイッチト・キャパシターオフセット補償
回路は特にLSI−路に応用するのに適している。何故
ならば、この補償回路を実現するのに必要なキャパシタ
およびアナログ−スイッチは幾つかのLSI技法を用い
て人手可能だからである。更に、このような補償回路は
一般に比較的小さなチップ面積しか必要としない。
種々の回路装置が知られているが、それらの装置は典型
例では複雑な回路を必要とし、従ってLSI回路中で使
用するのには適していない。増幅器の入力オフセット電
圧を周期的にサンプル、、して記憶し、その後入力電圧
から記憶されたオフセット電圧を減算するスイッチト・
キャパシタを使用する他の周知のオフセット補償回路は
実現することがより簡単でより精度の高い補償を行うこ
とができる。スイッチト・キャパシターオフセット補償
回路は特にLSI−路に応用するのに適している。何故
ならば、この補償回路を実現するのに必要なキャパシタ
およびアナログ−スイッチは幾つかのLSI技法を用い
て人手可能だからである。更に、このような補償回路は
一般に比較的小さなチップ面積しか必要としない。
2つの基本動作状態にある典型的従来技術に従うスイッ
チト・キャパシタ・オフセット補償回路が牙1図および
牙2図にそれぞれ示されている。増幅器(100)は反
転(1o2)および非反転入力端子(103)および出
力端子(104)、キャパシタCおよび5つのスイッチ
81〜S5を有する演算増幅器(101)を含んでいる
。スイッチは一般に適当なりロック信号によシ駆動され
る絶縁ゲート電界効果トランジスタ(IGFET )で
ある。インピーダンスZ1およびZ2は増幅器の電圧利
得を決定する。
チト・キャパシタ・オフセット補償回路が牙1図および
牙2図にそれぞれ示されている。増幅器(100)は反
転(1o2)および非反転入力端子(103)および出
力端子(104)、キャパシタCおよび5つのスイッチ
81〜S5を有する演算増幅器(101)を含んでいる
。スイッチは一般に適当なりロック信号によシ駆動され
る絶縁ゲート電界効果トランジスタ(IGFET )で
ある。インピーダンスZ1およびZ2は増幅器の電圧利
得を決定する。
増幅器は出力オフセット電圧がサンプルされ記憶される
場合には矛1図のリセット状態で、そして人力信号がサ
ンプルされて適当な出力信号が提供される場合には矛2
図に示す伝送状態でそれぞれ交互に動作するようなサン
プルド拳データ・モードで動作する必要がある。
場合には矛1図のリセット状態で、そして人力信号がサ
ンプルされて適当な出力信号が提供される場合には矛2
図に示す伝送状態でそれぞれ交互に動作するようなサン
プルド拳データ・モードで動作する必要がある。
リセット状態では、Slは開いていて、入力信号を反転
端子(102)から切離しており、Slは閉じていて増
幅器の電圧利得は1にセットされており、S5は閉じて
いて非反転入力端子およびCの一方の側か地気に接続さ
れておシ、S3は閉じていて出力端子はCの他方の側に
接続されており、S4は開いていてCの他方の側は地気
から切離されている。
端子(102)から切離しており、Slは閉じていて増
幅器の電圧利得は1にセットされており、S5は閉じて
いて非反転入力端子およびCの一方の側か地気に接続さ
れておシ、S3は閉じていて出力端子はCの他方の側に
接続されており、S4は開いていてCの他方の側は地気
から切離されている。
このようにして出力端子上の電圧はサンプルされC上に
記憶される。
記憶される。
伝送状態では、Slは閉じていて人力信号は増幅器に接
続され、Slは開いていて増幅器の利得は約−Z 2/
Z 1となり、S6は開いていてCの他方の側を出力端
子から切離し、S4は閉じていてCの他方の側を地気に
接続し、S5は開いていて非反転入力端子を地気から切
離している。このようにして、C上に記憶され、非反転
入力端子に反転して加えられるオフセット電圧は反転入
力端子で受信される入力信号から実効的に減算される。
続され、Slは開いていて増幅器の利得は約−Z 2/
Z 1となり、S6は開いていてCの他方の側を出力端
子から切離し、S4は閉じていてCの他方の側を地気に
接続し、S5は開いていて非反転入力端子を地気から切
離している。このようにして、C上に記憶され、非反転
入力端子に反転して加えられるオフセット電圧は反転入
力端子で受信される入力信号から実効的に減算される。
従来技術に従うスイッチト・キャパシタ・オフセット補
償回路の一つの欠点は人力オフセット電圧中の電荷フィ
ードスルー誤差の影響を受は易いことである。例えば、
牙1図および牙2図の従来技術の回路において、S5と
関連する寄生牛ヤバシタンスCP5はS5が開いている
ときフィードスルー電荷をCに転送し、それによってC
上に記憶された入力オフセット電圧に誤差を生じさせる
。この誤差を相殺するため、整合電荷補償スイッチおよ
び/またはキャパシタを回路に付加する必要があり、そ
のため回路は複雑となる。
償回路の一つの欠点は人力オフセット電圧中の電荷フィ
ードスルー誤差の影響を受は易いことである。例えば、
牙1図および牙2図の従来技術の回路において、S5と
関連する寄生牛ヤバシタンスCP5はS5が開いている
ときフィードスルー電荷をCに転送し、それによってC
上に記憶された入力オフセット電圧に誤差を生じさせる
。この誤差を相殺するため、整合電荷補償スイッチおよ
び/またはキャパシタを回路に付加する必要があり、そ
のため回路は複雑となる。
周知のスイッチト・キャパシタ・オフセット補償回路の
他の欠点は入力信号の直流レベルに対しては補償が行な
われないことである。
他の欠点は入力信号の直流レベルに対しては補償が行な
われないことである。
例えば牙1図および矛2図の従来技術の回路において、
人力信号上の直流オフセット・レベルはC上に記憶され
た入力オフセット電圧によっては補償されない。
人力信号上の直流オフセット・レベルはC上に記憶され
た入力オフセット電圧によっては補償されない。
周知のスイッチト・キャパシタ・オフセット補償回路の
更に他の欠点は、この回路が比較器として動作する演算
増幅器には使用できないことである。比較器が高利得な
ため、増幅器のオフセットは、比較器の差分入力端子が
0であるとき、比較器の出力に2つの基準電圧の一方に
等しい値をとらせる傾向があることである。従って、比
較器の人力オフセット電圧はその出力端子において直接
サンプルすることはできない。
更に他の欠点は、この回路が比較器として動作する演算
増幅器には使用できないことである。比較器が高利得な
ため、増幅器のオフセットは、比較器の差分入力端子が
0であるとき、比較器の出力に2つの基準電圧の一方に
等しい値をとらせる傾向があることである。従って、比
較器の人力オフセット電圧はその出力端子において直接
サンプルすることはできない。
周知のスイッチトー牛ヤパシターオフセット補償回路の
更なる欠点は、この回路が一般に増幅器のサンプルド・
データ動作のみを許容するということである。
更なる欠点は、この回路が一般に増幅器のサンプルド・
データ動作のみを許容するということである。
前述の周知のサンプルド・データ・オフセット補償装置
および方法の問題点は、演算増幅器に牙1のキャパシタ
ンスと、出力端子上の電圧を矛1のキャパシタンスに選
択的に提供する才1の手段と、増幅器の入力端子の1つ
と基準゛1王端子の間に接続された牙2のキャパシタン
スと、矛1のキャパシタンスと矛2のキャパシタンスの
間で電荷を選択的に再分配する才2の手段が設けられた
本発明の装置および方法によシ解決された。牙1および
才/2のキャパシタンスおよび牙1および3/2の手段
の組合せによ多出力電圧の急速に変化する信号成分は除
去され、出力電圧のゆっくり変化するオフセット成分は
増幅器の適当な入力端子に通過させるフィードバック路
が提供される。従って、フィードバック電圧は入力オフ
セット電圧と人力信号の直流レベルり極性をかえたもの
の和に収束することになる。
および方法の問題点は、演算増幅器に牙1のキャパシタ
ンスと、出力端子上の電圧を矛1のキャパシタンスに選
択的に提供する才1の手段と、増幅器の入力端子の1つ
と基準゛1王端子の間に接続された牙2のキャパシタン
スと、矛1のキャパシタンスと矛2のキャパシタンスの
間で電荷を選択的に再分配する才2の手段が設けられた
本発明の装置および方法によシ解決された。牙1および
才/2のキャパシタンスおよび牙1および3/2の手段
の組合せによ多出力電圧の急速に変化する信号成分は除
去され、出力電圧のゆっくり変化するオフセット成分は
増幅器の適当な入力端子に通過させるフィードバック路
が提供される。従って、フィードバック電圧は入力オフ
セット電圧と人力信号の直流レベルり極性をかえたもの
の和に収束することになる。
この装置および方法は電荷フィードスルー誤差および人
力信号のオフセットを相殺し、増幅器システムの連続動
作を可能とするため。
力信号のオフセットを相殺し、増幅器システムの連続動
作を可能とするため。
比較器とI−で動作する増幅器でも開用することができ
る。
る。
実施例の説明
矛3図には本発明の一実施例に従うオフセット補償回路
を有する増幅器システム(SOO)の概略図が示されて
いる。該増幅器システムは例えばLSI回路中の部分回
路として使用・されるような型のシステムであシ、反転
入力端子(!102)、非反転入力端子(SOS)、出
力端子(!104)、フィードバック・インピーダンス
Z1および人力インピーダンスZ2を有する演算増幅器
(301)を含んでいる。入力信号は入力インピーダン
スを通して非反転入力端子に加えられる。オフセット補
償回路はスイッチトーキャパシタ回路網(308)を含
んでおり、該スイッチト・キャパシタ回路網(30B)
はノード(sos )と(606)の間に接続されたキ
ャパシタC1と、出力端子をノード(305)に選択的
に接続するスイッチS1と、ノード(305)を基準電
圧端子(307)(この例では地気)に選択的に接続す
るスイッチS3と、非反転入力端子と基準電圧端子の間
に接続されたキャパシタC2と、ノード(306)を非
反転入力端子に選択的に接続するスイッチS4とを含ん
でいる。スイッチ81〜S4はすべて金属酸化物半導体
(MOS)トランジスタであシ、速度1/Tなる互いに
オーバラップしないクロック信号φ1.およびφ2によ
って動作する。φ1およびφ2の波形例が矛4図に示し
である。
を有する増幅器システム(SOO)の概略図が示されて
いる。該増幅器システムは例えばLSI回路中の部分回
路として使用・されるような型のシステムであシ、反転
入力端子(!102)、非反転入力端子(SOS)、出
力端子(!104)、フィードバック・インピーダンス
Z1および人力インピーダンスZ2を有する演算増幅器
(301)を含んでいる。入力信号は入力インピーダン
スを通して非反転入力端子に加えられる。オフセット補
償回路はスイッチトーキャパシタ回路網(308)を含
んでおり、該スイッチト・キャパシタ回路網(30B)
はノード(sos )と(606)の間に接続されたキ
ャパシタC1と、出力端子をノード(305)に選択的
に接続するスイッチS1と、ノード(305)を基準電
圧端子(307)(この例では地気)に選択的に接続す
るスイッチS3と、非反転入力端子と基準電圧端子の間
に接続されたキャパシタC2と、ノード(306)を非
反転入力端子に選択的に接続するスイッチS4とを含ん
でいる。スイッチ81〜S4はすべて金属酸化物半導体
(MOS)トランジスタであシ、速度1/Tなる互いに
オーバラップしないクロック信号φ1.およびφ2によ
って動作する。φ1およびφ2の波形例が矛4図に示し
である。
φ1が高レベルである期間中、SlおよびS2は閉じて
おp、S3およびS4は開いている。これらの条件の下
で、増幅器の出力端子の電圧はサンプルされ、C1に記
憶される。
おp、S3およびS4は開いている。これらの条件の下
で、増幅器の出力端子の電圧はサンプルされ、C1に記
憶される。
φ2が高レベルである期間中、SlおよびS3は開いて
おシ、S2およびS4は閉じている。これらの条件の下
ではC1の極性は反転され、C2と並列に接続され、2
つのキャパシタの間で電荷の再分配が行なわれる。スイ
ッチS4はC1と02の餅で電荷を転送する手段として
作用する。φ1とφ2の間には十分な時間間隔が設けら
れており、それによって回路網中のスイッチがメーク・
シーケンスに入る前にブレーク状態となることを許容す
る。
おシ、S2およびS4は閉じている。これらの条件の下
ではC1の極性は反転され、C2と並列に接続され、2
つのキャパシタの間で電荷の再分配が行なわれる。スイ
ッチS4はC1と02の餅で電荷を転送する手段として
作用する。φ1とφ2の間には十分な時間間隔が設けら
れており、それによって回路網中のスイッチがメーク・
シーケンスに入る前にブレーク状態となることを許容す
る。
スイッチト・キャパシタ回路網は主として低域フィルタ
/インバータとして機能し、出力電圧の急速に変化する
信号成分を除去し、出力電圧のゆっくり変動するオフセ
ット成分を反転して非反転入力端子に加える。スイッチ
ト・キャパシタ回路網のフィードバック機能により、φ
1およびφ2の十分多くのサイクルが経過した後におい
ては、非反転入力端子に加えられる電圧は増i′@器の
入力オフセット電圧と人力信号上の直流レベルを反転し
たものの和忙はぼ等しくなる。更に、SlおよびS3の
動作による電荷のフィードスルー効果はまたフィードバ
ック作用により実質的に相殺される。
/インバータとして機能し、出力電圧の急速に変化する
信号成分を除去し、出力電圧のゆっくり変動するオフセ
ット成分を反転して非反転入力端子に加える。スイッチ
ト・キャパシタ回路網のフィードバック機能により、φ
1およびφ2の十分多くのサイクルが経過した後におい
ては、非反転入力端子に加えられる電圧は増i′@器の
入力オフセット電圧と人力信号上の直流レベルを反転し
たものの和忙はぼ等しくなる。更に、SlおよびS3の
動作による電荷のフィードスルー効果はまたフィードバ
ック作用により実質的に相殺される。
出力電圧の急速に変化する信号成分がスイッチト・キャ
パシタ回路網によシ除去されることを保証するためには
、C2・T101を人力信号の最もゆっくりした成分の
周期よりずつと大(例えば10倍)とすると有利である
。従って、C2の値を01の値より犬きく選ぶこと(例
えばC!1 =0.59F 、 C2=50pF )
が望ましい。
パシタ回路網によシ除去されることを保証するためには
、C2・T101を人力信号の最もゆっくりした成分の
周期よりずつと大(例えば10倍)とすると有利である
。従って、C2の値を01の値より犬きく選ぶこと(例
えばC!1 =0.59F 、 C2=50pF )
が望ましい。
牙5図には本発明の他の実施例に従うオフセット補償回
路を有する増幅器システム(500)の概略図が示され
ている。矛3図のシステムの構成素子を参照するのに使
用される引用文字がまた牙5図のシステム中の相応する
構成素子を参照するのに使用されている。オフセット補
償回路は矛3図に示すのと類似のスイッチト・キャパシ
タ回路網(308)を含んでいる。すなわち該回路網は
ノード(305)と(306)の間に接続されたキャパ
シタC1と、出力ノードをノード(305)に選択的に
接続するスイッチS1と、ノード(305)を基準端子
(!107)に選択的に接続するスイッチS2と、ノー
ド(306)を基準端子に接続するスイッチS3と、非
反転入力端子と基準端子の間に接続されたキャパシタC
2を含んでいる。しかし、C1と02の間における電荷
の再分配はノード(306)をノード(509)に選択
的に接続するスイッチS4と、ノード(309)と基準
端子の間に接続されたシャント・キャパシタC3と、ノ
ード(309)と非反転入力端子の間に接続されたスイ
ッチト・キャパシタ・セクションより成る回路を1して
行なわれる。スイッチト・キャパシターセクションは直
列接続された1対のスイッチS5およびS6と、該スイ
ッチ対の間に位置するシャント・キャパシタC4より成
る。回路網中のすべてのスイッチは矛4図の波形で示す
如き互いにオーバラップしないクロック信号φ1および
φ2によって動作するMOS)ランジスタである。φ1
が高レベルであると、スイッチ81.83およびS5は
閉じ、φ2が高レベルであるとスイッチ82.84およ
びS6が閉じる。
路を有する増幅器システム(500)の概略図が示され
ている。矛3図のシステムの構成素子を参照するのに使
用される引用文字がまた牙5図のシステム中の相応する
構成素子を参照するのに使用されている。オフセット補
償回路は矛3図に示すのと類似のスイッチト・キャパシ
タ回路網(308)を含んでいる。すなわち該回路網は
ノード(305)と(306)の間に接続されたキャパ
シタC1と、出力ノードをノード(305)に選択的に
接続するスイッチS1と、ノード(305)を基準端子
(!107)に選択的に接続するスイッチS2と、ノー
ド(306)を基準端子に接続するスイッチS3と、非
反転入力端子と基準端子の間に接続されたキャパシタC
2を含んでいる。しかし、C1と02の間における電荷
の再分配はノード(306)をノード(509)に選択
的に接続するスイッチS4と、ノード(309)と基準
端子の間に接続されたシャント・キャパシタC3と、ノ
ード(309)と非反転入力端子の間に接続されたスイ
ッチト・キャパシタ・セクションより成る回路を1して
行なわれる。スイッチト・キャパシターセクションは直
列接続された1対のスイッチS5およびS6と、該スイ
ッチ対の間に位置するシャント・キャパシタC4より成
る。回路網中のすべてのスイッチは矛4図の波形で示す
如き互いにオーバラップしないクロック信号φ1および
φ2によって動作するMOS)ランジスタである。φ1
が高レベルであると、スイッチ81.83およびS5は
閉じ、φ2が高レベルであるとスイッチ82.84およ
びS6が閉じる。
、!?5図のスイッチト・キャパシタ回路網は付加的な
スイッチト・キャパシタ・セクションの存在により矛3
図の回路網より秀れたカットオフ特性を有する低域フィ
ルタ/インバータとして動作する。矛5図の回路網によ
る出力電圧の急速に変化する成分の除去は(C3/C1
)(C2/C4)Tを人力信号の最もゆつくシした成分
の周期よりずつと大(例えば10倍)とすることにより
保証される。
スイッチト・キャパシタ・セクションの存在により矛3
図の回路網より秀れたカットオフ特性を有する低域フィ
ルタ/インバータとして動作する。矛5図の回路網によ
る出力電圧の急速に変化する成分の除去は(C3/C1
)(C2/C4)Tを人力信号の最もゆつくシした成分
の周期よりずつと大(例えば10倍)とすることにより
保証される。
従って、C5の値を01の値よりかなり大に(例えば0
1 =0.5pF、 C3=25pF)、C2の値を0
4の値よりかなり大に(例えばC4=0.5pF 、0
2=25pF )、そしてクロック信号の周期Tを長く
することが望ましい。
1 =0.5pF、 C3=25pF)、C2の値を0
4の値よりかなり大に(例えばC4=0.5pF 、0
2=25pF )、そしてクロック信号の周期Tを長く
することが望ましい。
矛5図のスイッチトーキャパシタで使用されるキャパシ
タンスの比は牙6図の回路網に幻して要求される程大と
する必要はないことに注意されたい。
タンスの比は牙6図の回路網に幻して要求される程大と
する必要はないことに注意されたい。
ある場合には、回路網のカットオフ特性を更に改善し、
更に小さなキャパシタンス比の使用を許すために電荷再
分配手段中に1つ以上の付加的なスイッチト・キャパシ
タ・セクションを使用することが望ましいことがある。
更に小さなキャパシタンス比の使用を許すために電荷再
分配手段中に1つ以上の付加的なスイッチト・キャパシ
タ・セクションを使用することが望ましいことがある。
この場合、スイッチト・キャパシタ・セクションはノー
ド(309)と非反転入力端子の間に縦続に接続されて
おり、非反転入力端子に接続されているセクションを除
く各々の付加的なセクションは隣接するセクションの間
に位置する矛2のシャントΦキャパシタンスを含んでい
る。各セクション中の矛2のシャント・キャパシタンス
の値を該セクション中のスイッチ対の間に位置するシャ
ント・キャパシタンスの値よりもずっと大なるように選
び、かつC2の値を非反転入力端子に接続された該セク
ションのスイッチの間に位置するシャント・キャパシタ
ンスの値よりもずっと大となるように選ぶことが望まし
い。1つ以上の付加的なスイッチト・キャパシタ・セク
ションが使用される場合には、回路網中のキャパシタン
スの値、φ1およびφ2の周期および演算増幅器の利得
はまた増幅器システムが不安定となることを避けるよう
に選ばねばならない。増幅器システムのフィードバック
−ループの位相推移および利得特性に関する増幅器シス
テムの安定性に関する評価法については増幅器設計者に
とっては周知である。
ド(309)と非反転入力端子の間に縦続に接続されて
おり、非反転入力端子に接続されているセクションを除
く各々の付加的なセクションは隣接するセクションの間
に位置する矛2のシャントΦキャパシタンスを含んでい
る。各セクション中の矛2のシャント・キャパシタンス
の値を該セクション中のスイッチ対の間に位置するシャ
ント・キャパシタンスの値よりもずっと大なるように選
び、かつC2の値を非反転入力端子に接続された該セク
ションのスイッチの間に位置するシャント・キャパシタ
ンスの値よりもずっと大となるように選ぶことが望まし
い。1つ以上の付加的なスイッチト・キャパシタ・セク
ションが使用される場合には、回路網中のキャパシタン
スの値、φ1およびφ2の周期および演算増幅器の利得
はまた増幅器システムが不安定となることを避けるよう
に選ばねばならない。増幅器システムのフィードバック
−ループの位相推移および利得特性に関する増幅器シス
テムの安定性に関する評価法については増幅器設計者に
とっては周知である。
、!3図および牙5図のオフセット補償装置において、
増幅器の入力端子は信号源から絶縁されている必要はな
く、かつ増幅器の出力電圧がサンプルされるとき基準電
圧にリセットされる必要がないことに注意されたい。従
って本発明の装置および方法は増幅器の連続動作および
サンプ、ルド・データ動作の両方に対して適用できる。
増幅器の入力端子は信号源から絶縁されている必要はな
く、かつ増幅器の出力電圧がサンプルされるとき基準電
圧にリセットされる必要がないことに注意されたい。従
って本発明の装置および方法は増幅器の連続動作および
サンプ、ルド・データ動作の両方に対して適用できる。
矛6図を参照すると本発明の池の実施例に従う比較器シ
ステム(600)に対するオフセット補償回路の概略図
が示されている。反転入力端子(602)、非反転入力
端子(SO3)および出力端子(604)を有する演算
増幅器(601)は電力供給端子(60B)および((
509)にそれぞれ加えられる供給電圧十Vと−Vの間
で比較器として動作する。出力端子は供給電圧レンジい
っばいの変化を呈する。オフセット補償回路はノード(
606)と基準電圧端子(607)の間に接続されたキ
ャパシタC1と、出力端子をノード(606)に選択的
に接続するスイッチS1と、反転入力端子と基準電圧端
子の間に接続されたコンデンサC2と、ノード(606
)を反転入力端子に選択的に接続するスイッチS2を有
するスイッチト・キャパシタ回路網よシ成る。
ステム(600)に対するオフセット補償回路の概略図
が示されている。反転入力端子(602)、非反転入力
端子(SO3)および出力端子(604)を有する演算
増幅器(601)は電力供給端子(60B)および((
509)にそれぞれ加えられる供給電圧十Vと−Vの間
で比較器として動作する。出力端子は供給電圧レンジい
っばいの変化を呈する。オフセット補償回路はノード(
606)と基準電圧端子(607)の間に接続されたキ
ャパシタC1と、出力端子をノード(606)に選択的
に接続するスイッチS1と、反転入力端子と基準電圧端
子の間に接続されたコンデンサC2と、ノード(606
)を反転入力端子に選択的に接続するスイッチS2を有
するスイッチト・キャパシタ回路網よシ成る。
非反転入力端子と基準電圧端子の間に接続されたスイッ
チS3は非反転入力端子をリセットするのに使用される
。スイッチ81.82およびS6は、1−4図の波形で
示す如き速度4なる互いにオーバラップしないクロック
信号φ1およびφ2で動作するMOSトランジスタであ
る。スイッチS1およびS3はφ1が高レベルのとき閉
じており、スイッチS2はφ2が高レベルのとき閉じて
いる。
チS3は非反転入力端子をリセットするのに使用される
。スイッチ81.82およびS6は、1−4図の波形で
示す如き速度4なる互いにオーバラップしないクロック
信号φ1およびφ2で動作するMOSトランジスタであ
る。スイッチS1およびS3はφ1が高レベルのとき閉
じており、スイッチS2はφ2が高レベルのとき閉じて
いる。
以下でオフセット補償回路の動作について説明する。説
明の便宜上比較器は正の入力オフセット電圧を有し、C
2は初め放電しているものと仮定する。最初S1および
S6が閉じているとき、出力端子は−■となシ、C1は
−Vに放電される。その後S2が閉じると、−01・■
に等しいC1上の電荷はC1と02の間で再分配される
。このようにしてφ1およびφ2の最初のサイクルの後
に、C2は−01・V/(CI+C!2)なる電圧とな
り、該電圧は比較器の反転入力に加えられる。再び説明
の便宜上02の値はC1の値よりずっと大であるものと
仮定すると、φ1およびφ2の最初のサイクルの後に比
較器に加えられる差分入力電圧は約01・V2O3とな
る。
明の便宜上比較器は正の入力オフセット電圧を有し、C
2は初め放電しているものと仮定する。最初S1および
S6が閉じているとき、出力端子は−■となシ、C1は
−Vに放電される。その後S2が閉じると、−01・■
に等しいC1上の電荷はC1と02の間で再分配される
。このようにしてφ1およびφ2の最初のサイクルの後
に、C2は−01・V/(CI+C!2)なる電圧とな
り、該電圧は比較器の反転入力に加えられる。再び説明
の便宜上02の値はC1の値よりずっと大であるものと
仮定すると、φ1およびφ2の最初のサイクルの後に比
較器に加えられる差分入力電圧は約01・V2O3とな
る。
この電圧が人力オフセット電圧以下であると、出力端子
は−■に留まり、φ1およびφ2の次のサイクルの後に
、C2の電圧は約−201・V2O3となる。このよう
にして、φ1およびφ2のnサイクル後には、C2の電
圧は約−n01・V=102に増大し、比較器に加えら
れる差分入力電圧は約n01・V2O3となる。この電
圧が初めて人力オフセット電圧を超すと、出力端子は−
Vから一+Vになり、φ1およびφ2の次のサイクルの
後に、差分入力電圧は約(n−1)C1・■/C2とな
る。この電圧は比較器のオフセット電圧以下であるので
、出力電圧は再び一■となる。
は−■に留まり、φ1およびφ2の次のサイクルの後に
、C2の電圧は約−201・V2O3となる。このよう
にして、φ1およびφ2のnサイクル後には、C2の電
圧は約−n01・V=102に増大し、比較器に加えら
れる差分入力電圧は約n01・V2O3となる。この電
圧が初めて人力オフセット電圧を超すと、出力端子は−
Vから一+Vになり、φ1およびφ2の次のサイクルの
後に、差分入力電圧は約(n−1)C1・■/C2とな
る。この電圧は比較器のオフセット電圧以下であるので
、出力電圧は再び一■となる。
従って、入力オフセット電圧から01・V/C2の範囲
内にある電圧が一度C2上に記憶されると、基分入力電
圧はクロック信号のサイクル毎に(n−1)C!1 ・
V2O3とnC1・V2O3の間で変化する。このよう
な大きさの電圧を最初に記憶するのに要求される時間は
nT:(C2/ CI )(VO/V)Tfある(ここ
でVoは人力オフセット電圧である。)。記憶された人
力オフセット電圧の誤差はC1・V2O3である。この
誤差はC2の01に対する比を増大させることによりい
くらでも小とすることができる。しかし、キャパシタン
スの比を増大させると人力オフセット電圧を最初に記憶
させるのに必要な時間もまた増大する。
内にある電圧が一度C2上に記憶されると、基分入力電
圧はクロック信号のサイクル毎に(n−1)C!1 ・
V2O3とnC1・V2O3の間で変化する。このよう
な大きさの電圧を最初に記憶するのに要求される時間は
nT:(C2/ CI )(VO/V)Tfある(ここ
でVoは人力オフセット電圧である。)。記憶された人
力オフセット電圧の誤差はC1・V2O3である。この
誤差はC2の01に対する比を増大させることによりい
くらでも小とすることができる。しかし、キャパシタン
スの比を増大させると人力オフセット電圧を最初に記憶
させるのに必要な時間もまた増大する。
矛6図のオフセット補償装置において、C2上の電圧は
増幅器の反転入力端子に加えられることに注意されたい
。従って、C1と02極性は同じであるため、電圧再分
配のために02に結合する前に01を反転する必要はな
い。
増幅器の反転入力端子に加えられることに注意されたい
。従って、C1と02極性は同じであるため、電圧再分
配のために02に結合する前に01を反転する必要はな
い。
上述と類似の解析により、牙6図に示す装置は負および
正のオフセットの両方に対する補償を提供することが示
される。更に(ストローブされてもよいし、されなくで
も良い)比較器は相異なる極性の等しい大きさの供給電
圧の間で動作する必要はない。
正のオフセットの両方に対する補償を提供することが示
される。更に(ストローブされてもよいし、されなくで
も良い)比較器は相異なる極性の等しい大きさの供給電
圧の間で動作する必要はない。
本発明の棺桶および範囲を逸脱することなく前述の実施
例に対し前述した、あるいは他の変更を行ない得ること
は当業者にあっては容易に理解されよう。例えば本発明
の実施例はスイッチとしてMO8デバイスを使用してい
るが、本発明はバイポーラ・スイッチング・デバイスに
対しても同様に適用し得る。本発明に従う装置は特にL
SI回路に応用するのに適しているが、装置のすべての
構成素子を単一チップ上に集積化することが常に望まし
いわけではない。例えば、矛6図およ゛び矛6図に示す
装置においては、前述の如くC2が比較的大きな値を有
することが有利である。
例に対し前述した、あるいは他の変更を行ない得ること
は当業者にあっては容易に理解されよう。例えば本発明
の実施例はスイッチとしてMO8デバイスを使用してい
るが、本発明はバイポーラ・スイッチング・デバイスに
対しても同様に適用し得る。本発明に従う装置は特にL
SI回路に応用するのに適しているが、装置のすべての
構成素子を単一チップ上に集積化することが常に望まし
いわけではない。例えば、矛6図およ゛び矛6図に示す
装置においては、前述の如くC2が比較的大きな値を有
することが有利である。
大きな値を有するキャパシタは大きなチップ面積を必要
とするので、C2としてディスクリートなチップに外付
けするキャパシタを使用することが望ましい場合がある
。/
とするので、C2としてディスクリートなチップに外付
けするキャパシタを使用することが望ましい場合がある
。/
才1図および牙2図は従来技術に従うサンプルド・デー
タ・オフセット補償回路を有する増幅器システムの概略
図であり、それぞれリセットち・よび伝送期間中におけ
るシステムの状態を示しており、 牙6図は本発明の好ましき実施例に従うスイッチト・キ
ャパシタ・オフセット補償回路を有する増幅器システム
の概略図であり、牙4図はクロック信号φ1およびφ2
の波形を示す図であり、 矛5図は本発明の他の実施例に従うスイッチトーキャパ
シタ・オフセット補償回路を有する増幅器システムの概
略図であり、 矛6図は本発明の更に他の実施例に従うスイッチト・キ
ャパシタ・オフセット補償回路を有する比較器システム
の概略図である。 〔主要部分の符号の説明〕 差動増幅器−−−−−−−−−−+++++++++−
++++−−−−−301非反転入力端子−−−−−−
−−−−−−−−−−−−−−−−−−−303反転入
力端子−−−−−−−−−−−−−−−−−−−−−−
一−−−−302出力端子−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−−= 304矛1の
キャパシタンス−=−−−−−−−−−−−−−−−−
−−ci牙1のスイッチー−−−−−−−−−−−−−
−−−−−−−−−−−si矛2の牛ヤパシタンスーー
ーーーーーー−−−−−−−−−−−−−−−02基準
電圧端子−−−−−−−−−−−−−−−−−−−−−
−−−−−−−−−−307矛1のノードー−−−−−
−−−−−−−−−−−−−−−−−−−−−−−−−
305矛2のノードー−−−−−−−−−−一−−−−
−−−−−−−−−−−−−−306牙2のスイッチー
−−−−一−−−−−−−−−−−−−−−−−−−−
−−−83カムパニー、インニーボレーテッド FIG、 / 62 :□□ FIo、 3 FI6.4
タ・オフセット補償回路を有する増幅器システムの概略
図であり、それぞれリセットち・よび伝送期間中におけ
るシステムの状態を示しており、 牙6図は本発明の好ましき実施例に従うスイッチト・キ
ャパシタ・オフセット補償回路を有する増幅器システム
の概略図であり、牙4図はクロック信号φ1およびφ2
の波形を示す図であり、 矛5図は本発明の他の実施例に従うスイッチトーキャパ
シタ・オフセット補償回路を有する増幅器システムの概
略図であり、 矛6図は本発明の更に他の実施例に従うスイッチト・キ
ャパシタ・オフセット補償回路を有する比較器システム
の概略図である。 〔主要部分の符号の説明〕 差動増幅器−−−−−−−−−−+++++++++−
++++−−−−−301非反転入力端子−−−−−−
−−−−−−−−−−−−−−−−−−−303反転入
力端子−−−−−−−−−−−−−−−−−−−−−−
一−−−−302出力端子−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−−= 304矛1の
キャパシタンス−=−−−−−−−−−−−−−−−−
−−ci牙1のスイッチー−−−−−−−−−−−−−
−−−−−−−−−−−si矛2の牛ヤパシタンスーー
ーーーーーー−−−−−−−−−−−−−−−02基準
電圧端子−−−−−−−−−−−−−−−−−−−−−
−−−−−−−−−−307矛1のノードー−−−−−
−−−−−−−−−−−−−−−−−−−−−−−−−
305矛2のノードー−−−−−−−−−−一−−−−
−−−−−−−−−−−−−−306牙2のスイッチー
−−−−一−−−−−−−−−−−−−−−−−−−−
−−−83カムパニー、インニーボレーテッド FIG、 / 62 :□□ FIo、 3 FI6.4
Claims (1)
- 【特許請求の範囲】 1 非反転入力端子(例えば303)と反転入力端子(
例えば502)と出力端子(例えば304)を有する差
動増幅器(例えば301)と;矛1の牛ヤパシタンス(
例えば01)と;出力端子上の電圧を矛1の牛ヤパシタ
ンスに選択的に提供する矛1の手段(例えばsi)とよ
り成る増幅器システムにおいて: を差動増幅器手段
の入力端子の1つと基準電圧端子(例えば307)の間
に結合された矛2の牛ヤパシタンス(例えばC2)と;
矛1の牛ヤバシタンスと矛2の牛ヤバシタンスの間で電
荷を選択的に再分配する牙2の手段(例えば82.84
)とによシ特徴づけられる増幅器手段。 2、特許請求の範囲牙1項記載の装置におい丸、更に 矛1の牛ヤパシタンスは矛1(例えば305)と矛2(
例えば306)のノードの間に接続されておシ;矛2の
キャパシタンスは非反転入力端子(例えば303)と基
準電圧源(例えば607)の間に接続されておシ;牙1
の手段はニオ1の期間中は閉じ、牙2の期間中は開く出
力端子(例えば304)と牙1のノード(例えば305
)の間に接続された矛1のスイッチ(例えば81)と、
矛1の期間中は閉じ、矛2の期間中は開く牙2のノード
(例えば306)と基準電圧端子の間に接続された矛2
のスイッチ(例えば83)より成り;牙82の手段は:
矛1の期間中開き、牙2の期間中開じる矛1のノードと
基準電圧端子の間に接続された矛3のスイッチ(例えば
82)と、矛2のノード(例えば84)と非反転入力端
子の間に接続された電荷転送手段とより成ることを特徴
とする装置。 3、特許請求の範囲矛2項記載の装置において、更に、 電荷転送手段は矛1の期間中開き、矛2の期8間中閉じ
る矛2のノードと非反転入力端子の間に接続された牙4
のスイッチ(例えばS4)より成り、矛2のキャパシタ
ンスは矛1のキャパシタンスよりずっと大であることを
特徴とする装置。 4、 特許請求の範囲牙2項記載の装置において、更に
、 電荷転送手段は矛2のノードと牙3のノードの間に接続
された矛4のスイッチと;矛3のノードと矛1の端子の
間に接続された牙6のキャパシタンスと;直列に接続さ
れた1対のスイッチ(例えば84,85.86)と該1
対のスイッチの間に位置する矛1のシャント・キャパシ
タンスを各々のセクションが有する牙6のノードと非反
、転入力端子の間に縦続に接続された1つまたはそれ以
上のスイッチト・キャパシタ・セクションとを含み、1
対のスイッチの一方は、t’iの期間中閉じ、矛20期
間中開き、1対のスイッチの他方は3′1の期間中開き
、矛2の期間中閉じ、非反転入力端子に接続されたセク
ションを除く各セクションは牙1のシャント・キャパシ
タンスよりずっと大なる値を有する隣接セクションの間
に位置する矛2のシャント・キャパシタンスを有し、矛
6のキャパシタンスは判11のキャパシタンスよりずっ
と大であり、矛2のキャパシタンスは非反転入力端子に
接続されたスイッチト・キャパシタ・セクションの才1
のシャント・キャパシタンスよりずっと大であることを
特徴とする装置。 5、特許請求の範囲牙1項記載の装置において、更に 矛1のキャパシタンスは牙1のノード”と基準電圧端子
(例えば607)の間に接続されており1.t2の、、
、、キャパシタンスは負の入力端子と基準電圧端子の間
に接続されており、才1の手段は矛1の期間中閉じ1,
4−2の期間中開く出力端子と矛1のノード(例えば6
06)の間に接続された矛1のスイッチ(たとえばSl
)を含み、矛2の手段は牙1の期間中開き矛2の期間中
閉じる矛1のノードと反転入力端子(例えば602)の
間に接続された牙2のスイッチ(例えば82)を含むこ
とを特徴とする装置。 6、特許請求の範囲牙5項記載の装置において、更に 非反転入力端子(例えば606)と基準電圧端子(例え
ば607)の間に接続された矛3のスイッチ(例えば8
5)を含み、該矛3のスイッチは矛1の期間中閉じ、矛
2の期間中開くことを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US33158481A | 1981-12-17 | 1981-12-17 | |
| US331584 | 1981-12-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58111414A true JPS58111414A (ja) | 1983-07-02 |
Family
ID=23294561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57219336A Pending JPS58111414A (ja) | 1981-12-17 | 1982-12-16 | 増幅器システム |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS58111414A (ja) |
| DE (1) | DE3246176A1 (ja) |
| FR (1) | FR2518848A1 (ja) |
| GB (1) | GB2111780A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157606A (ja) * | 1987-08-05 | 1989-06-20 | Brooktree Corp | 比較器におけるオフセット電圧補償方式 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4429282A (en) * | 1982-02-08 | 1984-01-31 | Bell Telephone Laboratories, Incorporated | Offset-nulled sample-and-hold amplifier |
| DE3304814C2 (de) * | 1983-02-11 | 1985-06-27 | SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing | Differenzverstärker |
| DE3435321A1 (de) * | 1984-09-26 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum nullpunktabgleich eines integrierten operationsverstaerkers |
| US4564821A (en) * | 1984-10-01 | 1986-01-14 | Motorola, Inc. | Offset cancelling AC level detector using an oscillator |
| JP2575964B2 (ja) * | 1991-03-27 | 1997-01-29 | 株式会社東芝 | 固体撮像装置 |
| DE19628257C1 (de) * | 1996-07-12 | 1997-12-11 | Siemens Ag | Schaltungsanordnung zur Offset-Kompensation |
| CN102185812A (zh) * | 2011-05-13 | 2011-09-14 | 吉林大学 | 一种直流偏移滤除电路 |
| US10375336B2 (en) * | 2017-08-02 | 2019-08-06 | Semiconductor Components Industries, Llc | Methods and apparatus for a track and hold amplifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4255715A (en) * | 1979-08-27 | 1981-03-10 | Gte Laboratories Incorporated | Offset correction circuit for differential amplifiers |
| US4306196A (en) * | 1980-01-14 | 1981-12-15 | Bell Telephone Laboratories, Incorporated | Operational amplifier with offset compensation |
-
1982
- 1982-12-07 GB GB08234901A patent/GB2111780A/en not_active Withdrawn
- 1982-12-09 FR FR8220642A patent/FR2518848A1/fr not_active Withdrawn
- 1982-12-14 DE DE19823246176 patent/DE3246176A1/de not_active Withdrawn
- 1982-12-16 JP JP57219336A patent/JPS58111414A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157606A (ja) * | 1987-08-05 | 1989-06-20 | Brooktree Corp | 比較器におけるオフセット電圧補償方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3246176A1 (de) | 1983-06-30 |
| FR2518848A1 (fr) | 1983-06-24 |
| GB2111780A (en) | 1983-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888483B2 (en) | High speed analog to digital converter | |
| EP0060026B1 (en) | Gain stage with operational amplifier and switched capacitor resistor equivalent circuit | |
| US6437720B1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
| US5359294A (en) | Charge-balanced switched-capacitor circuit and amplifier circuit using same | |
| US5391999A (en) | Glitchless switched-capacitor biquad low pass filter | |
| US6636084B2 (en) | Sample and hold circuit | |
| EP0591868A2 (en) | Analog-to-digital converter | |
| EP0407859B1 (en) | High speed auto zero comparator | |
| US6850098B2 (en) | Method for nulling charge injection in switched networks | |
| US4710724A (en) | Differential CMOS comparator for switched capacitor applications | |
| US6031480A (en) | Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry | |
| US4400637A (en) | Integrator with sampling stage | |
| US6700417B2 (en) | Sampling and hold circuit | |
| EP0158646B1 (en) | Switched capacitor circuits | |
| JPH02228812A (ja) | 比較器 | |
| JPS58111414A (ja) | 増幅器システム | |
| KR100191097B1 (ko) | 제1의 입력 전압 대 제2의 입력 전압 비교 방법 및 장치 | |
| EP0729223B1 (en) | Voltage offset compensation circuit | |
| US5165058A (en) | Voltage comparator with sample hold circuit | |
| US4403195A (en) | Parasitic insensitive switched capacitor operational amplifier circuit | |
| EP0560815B1 (en) | Method for clockfeedthrough error compensation in switched capacitor circuits | |
| US6404262B1 (en) | Switched capacitor integrator using unity gain buffers | |
| JP2004096324A (ja) | 増幅回路 | |
| JPH0161263B2 (ja) | ||
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit |