JPS58111455A

JPS58111455A - デ−タ伝送方法

Info

Publication number: JPS58111455A
Application number: JP56208180A
Authority: JP
Inventors: Takeshi Onuki; 大貫　健; Hitoshi Fushimi; 伏見　仁志; Seiichi Yasumoto; 精一安元; Masakazu Okada; 政和岡田; Masanao Obayashi; 大林　正直
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-12-24
Filing date: 1981-12-24
Publication date: 1983-07-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、データ伝送方法に関する。

データ伝送のための統一規格であるＨＤＬＣ手順は、ｒ
ＪＩｓｃ−６３６４ハイレベルデ一タリンク制御手順要
素」に示されている。この制御子ａＳ素の記載では、伝
送中断状態が発生した場合の約束事項１、竹に伝送中断
状態を報告する事項に関しては、ＤＭ及びＣＭｆ）Ｒ（
またＦｉＦＲＭＲ）フレームを使用することが記載され
ている。前者のＤＭフレームは、システムの初期状態の
中断を表わし、後者のＣＭＤＲ，（ＦＲＭＲ）−ｙレー
ムは受１６シたフレームの通信番号（以下、通査と略す
）エラー及びコマンド未定義検出による中断を表わして
いる。従って、このフレームによってエラーは回偵不ｉ
ｊＪと判断し且つ通番の一致化を行う通番一致化コマン
トを送信することは実現できるとしても、−腿でエラー
が発生した後は、上位レベルからの回復手順によって回
復をはからねばならなかった。それ故に、複数のロジカ
ル回線を構成している場合は、このエラーが発生した時
に特定の報告先を作らねばならぬ欠点がおった。

本発明の目的は、ＨＤＬＣ手順では上述したように中断
エラー検出要因の中で再送によって回復できない工２−
要因であるコマンド未定義エラーを除けば、全て通番エ
ラーの回復手順になることに着目して、中断報告フレー
ムの一次元をはかつてなるデータ伝送方法を提供するも
のである。

本発明の要旨は、ＨＤＬＣ手順上のＦＲＭＲフト：ｌレームのエラー検出要因に、通番エラー中断と電源断等
による初期化状態中の中断ステータス要因を含ませ、ス
テータスピットとしてＦＲＭＲフレーム中に設定させ、
これによって中断報告フレーを一元化させた点にある。

本発明で、コマンド未定義エラーを削除した連山は、完
成されたシステムには、発生しないからである。また、
これらの硬固のうち１、現実に発生するのはステーショ
ンの＃４萌による中断や、システム停止などによる初期
化中断しかありえないからでおる。この結果、情報フレ
ームは、通番をチェックすることによって、伝送装置間
の情報の確認がとれるため、−断による通番の不一致が
発生した時には、その情報フレームの応答としてＦＲＭ
Ｒフレーフレームデータ几ＭＲを受信した装置が、通番
一致化コマント（ＯＰＥＮ）を父１ｄすることによって
、その応答を受１ｊシた時に、未６１！認の情報フレー
ムを再送することによって、論理回線のデータは回復す
るので、ロジカル１ｕ−のプロトコルにデータリンクエ
ラーの回復手順を狩ち込まないことができる。以下、図
面により本発明を詳述する。

第１図は、本発明の対象となるデータ伏込システムの全
体燐酸を示す図である。中央処理装置（ＣＰＵ）１と主
メモリ（ＭＳ　）２とはシステムバス９を介してインタ
ーフェイスしている。更に、このシステムバス９には、
入出力制御装置（ＩＯＰ）３がインターフェイスしてい
る。主伝送装置（ＭＳＴ）４はｌ０Ｐ３と回線結合装置
５との間に介在し、伝送制御を行う。ループ伝送路６に
は複数個の回線結合装置５が接続されている。この伝送
路６は一方向性伝送路である。回線結合装置５のそれぞ
れには、伝送装置７（ＳＴｌ、・・・。

８Ｔ儂、・・・、８Ｔ、）を接続する。更に、８Ｔ１゜
５Ｔ１ＳＴ−には、各種の入力装置８（ＤＶｌ。

ＤＶｚ−ＤＶｚ−ｔ−ＤＶ慟−ＤＶ−ｔ、ＤＶ−）が接
続する。

かかる構成とすることによって、ＣＰＵ１と入出力装置
８との間に必要なデータ伝送が可能となる。

例えば、ＣＰＵＩの指示によりＭＳ２に格納されている
データを入出力装置ＤＶ、に送出する場合には、次の手
順となる。ＣＰＵＩにより起動されｆｃＩＰＯ３は、Ｍ
Ｓ２に格納されているデータ、即ち＾出力制御情報又は
入出力情報を複数のパケットに分割して、そのパケット
単位に相手伝送装置８Ｔ１を示す伝送装置アドレスと自
伝送装置（ＭＳＴ）アドレスとを付加し、次いでＭＡＴ
４及び結合装置５を介してフレームをループ状の伝送路
６に送出する。

伝送路６はシリアル信号伝送路で一方向にデータから流
れる構成となっておシ、この流れ方向に従って、上記フ
レーム゛は伝達してゆく。伝送路６と送信ＳＴとは必ず
、その送信ＳＴが存在する時には伝送路６を専有する構
成となる。ループ内８Ｔで自アドレスと一致したＳＴ１
は、伝送路６上を伝送してきたフレームデータを受信デ
ータとして一旦、自己の持つバッファ（図示せず）に格
納し、正常に受信した場合はその受信フレームデータに
対する連着を付加した肯定応答フレームをＭＡＴあてに
送１ｄする。ｌ０Ｐ３はこの肯定応答フレームを検出す
ることで送信確認をする。

一方、上記受１ぎしたＳＴ１は、情報フレームの固定部
からロジカル回＃番号である入出力装置アドレスを検出
し、対応入出力１１ｔＤＶ１　にその情報フレームを転
送する。ＳＴ１は、ｆ）Ｖ、へのデータ転送を宮めての
人出力制御が完ｒした場合には、終了ステータス情報を
作成しｌ０Ｐ３に送信する。このフレームの送信手順ニ
、前述のフレーム送１ｇ手ノーと同じである。この終了
ステータスを受信したｌ０Ｐ３はＭＳ２に転送すると同
時に、ＣＰＵＩに割込みをかけ、ＣＰＵのプログラムに
入出力動作完了を報告して一連の入出力動作が完了する
。

以上は、ＣＰＵ１から入出力装置１ｉＤＶへのデータ伝
送の事例でおったが、入出力装置ＤＶからＣＰＵＩ　（
或いはＭＳ）へのデータ伝送もおおよそ同様の手順にて
行われる。次に第２図で、本発明で特に意図している一
時中断時のデータ伝送手Ｉ幀について説明する。

第２図は伝送手順のタイムチャートであシ、簡単のため
、４１１５の８Ｔ　（ＭＳＴ、ＳＴｓ　、ＳＴ　ｌ−８
Ｔ、）としている。但し、ＭＳＴの代りにＩＯＰを開示
している。　　゛　ｊ　′ ｌ０Ｐ３がイニシャル起動されると、ｌ０Ｐ３は全ＳＴ
のＶ理する通番を初期化するフレームＧ・０ＰＥＮを送
出する。このフレームＧ・０ＰＥＮはすべてのＳＴが受
信可能なアドレス、即ち共通アドレスを持ち、便って、
谷ＳＴはこのＧ・０ＰＦＮを受信することによって通番
を初期化する。伺、図でＴＸは送信、ａＸは受信を意味
する。この初期化終了後、任意の時刻でｌ０Ｐ３からＳ
Ｔ、のＤＶ、ヘデータｆｓｆｇする場合には、ｌ０Ｐ３
Ｆｉ送信フレーム■。を作成し、伝送路６に送出する。

このフレームＩ０には送信元８Ｔ＊号、送侶先ＳＴ査号
（ＤＶ、を宮む）が付り口されていることは前述した。

更に、フレーム■。のサフィックスで示す“０″とは通
番が零であることを意味する。

曲番０のフレームＩ０を８Ｔ、は受１ｄシ、その応答フ
レーム）ＬＲＩをＩＯＰに送出する。図で、応答フレー
ム）ｔ）１１はＳＴ、→ＩＯＰへ直接波れるように表示
しているが、これは図面を簡単化するための手段であり
、実際には、８Ｔ、→Ｓ　ｒｌＴＩ→８Ｔ、→ＭＡＴ−
４１１ＯＰの方向に波れてＩＯＰに到達する。他の表示
例（ＦＲ，ＭＲ，０ＰＯＫ）も同様な表示となっている
が、意味する所は同じである。次いで、ＩＯＰは、通番
０のフレームに引き続き通番１のフレームＩ、をＤＶ、
に向けて流す。然るに、通番１のフレームＩ、を送出す
る以前にデバイスが処理後瞬断（電１１＠−ＰＯＷＥｌ
’ＬＯＦＦとなり、間もなく電億回偵−ＰＯＷＥＲＯＮ
−Ｌ＆とする）した場合には、ＳＴ１にはその１Ｍ１ｌ
による中断の状態を記憶させておく。このｄ己憶し良状
態下で、通番１のフレーム■１が送信されてくると、ｓ
’ｒ、　ｔｄ該フレーム■、の応答７レームに代って中
断報告フレームＰＲＭＲを発生し、ＩＯＰに送る。

ＩＯＰは中ｍｓ告フＶ−ＡＦ）ｔ、ＭＲｉ受信すると自
動的に通番初期化用のフレームＳ・０ＰＥＮを発生して
伝送＠６に乗せる。ＳＴ、はＳ・０ＰＥＮフレームを受
信し、その応答フレーム０ＰＯＫをＩＯＰに向けて送信
する。その時、ＳＴ１は通番を０にする。応答フレーム
０ＰＯＫを受けとったＩＯＰは、直前の情報フレームを
通番０のフレーム１．とじて再送する。このＩ０フレー
ムはＳＴ。

に受領され入出力装置ｔＤＶ、に転送され、入出力動作
が完了する。そして、応答７レームＲＲＩをＩＯＰに送
ｐ、ＩＯＰは、ＲＲＩを受１６シフレームの伝送の終了
を０［する。

以上のタイムチャートでは、１ｌＩＩ析という特殊なエ
ラー条件金設定しているが、入出力装置側でもｍｍがあ
ることもありうる。この＠曾は、人出力装ｆＤＶ側の情
報の管理方法によっては再送の１０フレームは処理され
ず、その結果として異常終了ステータスがＩＯＰに送信
されることになる。

第３図はＭＳＴ４側の構成を具体的に示した図である。

図で、ＭＳ２は実際のメモリそのものの他にデータのイ
ンター７エーイス（例えばパス２Ａ）を含ませて開示し
７ている。メモリそのものとしては、Ｏ８を格納する領
域、入出力制御の情報を格納する債城、データバッファ
としての領域（これはＩＣメモリをもって構成した場合
が峡適）とよ構成る。

ｌ０Ｐ３は、マイクロコンピュータ１０．送９信バッフ
ァ１１、回線管理テーブル１２、ＤＶ’＃埋テーブル１
３、内部出力パス９Ａ、内部入力バス９Ｂ、通信制御回
路１４、バス制両回路９Ｃよ構成る。マイクロコンピュ
ータ１０は、通番を初期化する０ＰＥＮフレームを送ｉ
ｔする機能、０ＰＥＮフレームに対する応答フレームを
受信した時の直前の情報を再送する機能、通常のフレー
ムを送受信する機能を持つ。これらの機能はマイクロプ
ログラムによってなされる。

回線管理テーブル１２は、ループ内に接続されているＳ
Ｔ単位に通番を格納しているメモリであり、これが１つ
のデータリンクを構成する単位となる。第４図には、ｓ
’ｒ、用の回線管理テーブルを示している。格納データ
として、１．ＤｖＪ。

０ＰＥＮ、ＲＲ，ＤＶｈ、送信フレーム通信番号、受信
フレーム通信番号等が格納される。ＤＶ’ｌ埋テーブル
１３は、ＳＴＩに接続されている１つの入出力装置ＤＶ
を論理番号化してｌ０Ｐａ内で同時処理するためのＭＢ
２上のアドレス及び転送語数を記憶している。第５図に
：、Ｄ′、■管理テーブル中のＤ　Ｖ　を相当のテーブ
ルを示しておｆｉ、Ｒ，ＥＡＤ／ＷＲＩＴＥ指定、送受
信データアドレス（ＤＡ）、送受信データカウント（Ｄ
Ｃ）等をデータとじて格納している。送受信制御回路１
４は送受信データバッファ１１内のデータをＭＳＴ４と
の転送を行うＤＭＡ制岬回路である。バス制両回路９Ｃ
は、バス９とバフ９Ａとのインターフェイスを行う。

第６図は第３図の構成に基づく中ｌ＃Ｔ喪求フレームの
制御機能をｄ明する図である。この＠ｌｉ′しは、マイ
クロコンピュータ１０によって行われる。先ず、送受信
バッファ１１の内容を取出し、次いで該取出した内容が
Ｆｌ（、ＭＲフレームか否かを判定する。ＦＲＭＲフレ
ームであれば、このフレームの内容から相手ＳＴ着号（
８Ｔｔとか８Ｔ、とか）を取出し、第４図のテーブルを
サーチし、該ＳＴ査号対応の回線管理テーブルから相手
入出力装置Ｄ　Ｖ　ｔを読出し、次いで第５図に示した
ｗ埋テーブルをサーチし、ＤｖＩ対応アドレス内の１）
Ａ。

ＤＣを取込む。このＤＡ、ＤＣによりＤＭＡにてデータ
バッファ１６から送受信バッファ１１へデータを取込む
。次いで、送受バッファ１１のデータニフレームＦ　Ｒ
Ｍ　Ｒを送信してきたＳＴ缶号、ＤＶ査号を付〃口して
再送すべき情報フレームを作成する。作成した再送情報
７レームを送受信制御回路１４を用いて送出する。

Ｍ７図はＢＴ内の構成を示す。ＳＴ７は、マイクロコン
ピュータ１７、送受信バッファ１８、ＦＲＭＲメモリ１
９、管理テーブル２０、送受信回路２１、内部パス７Ａ
、７Ｂよ構成る。マイクロコンピュータ１７は、伝送の
中断を検出する機能中断回復を要求する機能、０ＰＥＮ
フレームに対する通番を初期化する機能、その応答フレ
ームを送信する機能を持つ。これらの各機能はマイクロ
プログラムによって実現している。メモリ１９は中断状
幅を記憶するメモリ、管理テーブル２０はＩＯＰとのデ
ータリンクにおける情報フレームに付加する通番管理テ
ーブルである。送受信回路２１はフレームを作成し、ル
ープ回線との間で送受信する回路、送受信バッファ１８
は送受信データを一時格納するバッファである。

第９図は、中断フレームに対する処理フローでアリ、マ
イクロコンピュータ１７の主たる機能を示している。先
ず、受信プログラム下で、送受信バッフ７１８の内容を
取込み、５−ＯＰＥＮフレームか否かがチェックされ、
５−ＯＰＥＮフレームがあれば、テーブル２ｏ内通信番
号２０−１゜２０−２をセットし、且つ０ＰＯＫ７レー
ムを送信記憶させる。Ｓ・０ＰＥＮ７レームでなければ
、送受バッファ１８の内容が情報フレームか否ががチェ
ックされ、情報フレームであれば、情報フレーム内フレ
ーム通信番号は受信フレーム通信番号（２０−２）と一
致するか否かをチェックする。

一致しなければ、ＦＲＭＲフレームをメモリ１９から続
出し送信記憶させる。一方、送信プログラム下では、フ
レームＦＲＭＲがメモリ１９内にあるか否かがチェック
され、あれば送受バッファ１８内にＦＲＭＲを作成し記
憶させる。次いでＦＲＭＲフレームを送受信回路２１を
用いて回線６へ送出する。一方、ＦＦＬＭＲフレームが
メモリ１９内になければ、０ＰＯＫフレームが送信記憶
されているか否かがチェックされ、記憶されていれば送
受信バッファ１８内に０ＰＯＫフレームを作成し、次い
で、該フレーム０ＰＯＫを送受信回路２１を用いて（ロ
）線６に送出する。

本＊ｍ例によれば、伝送中晒が発生した時、ＩＯＰとＳ
Ｔ間の１本のデータリンク内で中断エラー回復を行わせ
るため、ＣＰＵの処理プログラムの処理性が向上する効
果を持つ。

同、中ｆＷｒ事由を瞬断の事例としたが、電源所以外の
瞬断や、その他の中断も同様に適用できる。

本発明によれば、伝送装置間の複数のロジカル回線の伝
送を１本のデータリンク手順で実現する伝送方式におい
て、伝送中断エラーが発生し死場合に、１本のデータリ
ンク手順内で再送回復するため、ロジカル回線のプロト
コルにデータリンクの回復手段を反映させないので、ロ
ジカル回線のプロトコルが簡単化できる効果がある。

【図面の簡単な説明】

第１図は本発明の対象とするデータ伝送システム図、第
２図は本発明の詳細な説明するためのタイムチャート、
第３図、第７図は本発明の具体実施例を説明するための
図、第４図、第５図、第８図は各テーブル構成図、第θ
図、第９図は処理フロー図である。１・・・中央処理装置ｔ（ＣＰＵ）、２・・・主メモリ
（ＭＳ）、３・・・入出力制御装置（Ｉ　ＯＰ　）、４
・・・伝送装置（Ｉｖ、ｊＳＴ）、７・・・伝送装置（
８Ｔ）、８・・・入出力装置（ＤＶ）。代理人　弁理士　秋本正実第３図弔４図第５図

Claims

【特許請求の範囲】１、複数の伝送装置がループ状の伝送路を経由して互い
に結合され、且つ各伝送装電間の複数のロジカル回線の
伝送を一本のデータリンク手順で行ってなるデータ伝送
方法において、互いに送受信関係とする伝送装置の一方
の伝送装置では伝送の中断が発生した場合その中断を検
出し且つメモリ内記憶させておき、該中断中又は中断後
に上記送受信関係の相手となる他の伝送装置からの情報
フレームを受信し死時に中断報告及び回復を要求する中
断報告フレームを上記他の伝送装置にむけて送信すると
共に、上記他の伝送装置では、その接続相手となる上記
伝送装置からの中断報告７レ一ム受信時に情報７レーム
の通信番号を初期化するフレームを送信させてその接続
相手となる伝送装置の通信番号を初期化し且つ中断報告
フレーム直前の情報フレームをその接続相手となる伝送
装置にむけて伝送路を介して送信させてなるデータ伝送
方法。２、上記送受信関係となる伝送装置の一方は、計算様に
接続され、他方は入出力装置に接続されてなる構成とな
シ、計算機と入出力装置間のデータ伝送は、互いの伝送
装置と該伝送装置に接続されてなるループ状伝送路とを
介して行ってなる特許請求の範囲第１項記載のデータ伝
送方法。