JPS58112122A - 浮動接続チヤネル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　　発明の技術分野 本発明は、本体処理装置と入出力装置群との間をつなぐ
チャネル装置と、入出力装置群との対応関係を浮動にし
、入出力要求に対して動的にチャネル装置を割当て可能
にして効率化を図った浮動接続チャネル装置に関する啄
のである。

（３）技術の背景 一般に、チャネル装置は主記憶装置を含む本体処理装置
と、例えば磁気ディスク装置、磁気テープ装置、回線制
御処理装置等の入出力装置との間のデータ転送および制
御情報の転送等のインタフェースとして用いられるもの
であシ、下位装置である上記入出力装置の制御情報の内
容Ｋまで直接関与するものではないので、例えばブロッ
ク・マルチ魯・拳プレクサ・チャネル装置（ＢＭＣ）等
、本来、入出力装置の種類によらず共通化して使用で事
るものである。

（３）従来技術と問題点 従来、チャネル装置は、人出、力装置群とケーブルで接
続されて、固定的に対応づけられるようにされていた。

そのため、チャネル装置と入出力装置との対応関係に柔
軟性、融通性がなく、システム設計においてチャネル装
置の台数を決定するにあたっても、各チャネル装置側々
の最大負荷を予想して決定しなければならず、無駄が生
じる原因となった。特に、大規模なデータ処理システム
においては、同一種類のチャネル装置を多数設置するに
もかかわらす、サービス時において実際に同時に稼動す
るチャネル装置はあまり多くはない。

具体例に従って説明すると以下の通りである。

第１図は従来方式の例を示す。図中、１は本体処理装置
、２は中央処理装置、３は主配憶装置、４はチャネル制
御装置、５−１ないし５−３はチャネル装置、６−１な
いし６−３は入出力データ７−１ないし７−３は入出力
制御装置を表わす。

第１図において、中央処理装置２は主記憶装置３上に格
納された命令をフェッチして実行し、また入出力装置群
６−１　、６−２　、６−３に対して、、・□ のデータの入出力を行う。入出力データの転送は、チャ
ネル装置５−１等を介して行われるが、例えば入出力装
置群６−１はチャネル装置５−１とだけ固定的に接続さ
れるため、入出力装置群６−１の中に含めることのでき
る入出力装置の数は、チャネル装置５−１の最大負荷に
よって定められることになる。換言すれば、チャネル装
置は、最大負荷を前置して個々に分割された入出力装置
群のそれぞれに対応して必要とされることになる。従っ
て、チャネル装置は、入出力装置全体の負荷合計に比べ
て余分に必要となり、無駄が生じることになる。

（４）発明の目的 本発明は、上記問題点の解決を図９１チャネル装置と入
出力装置群との接続を動的に切替えることができるよう
にし、空きチャネル装置の有効利用を図って、効率よく
チャネル装置を使用できるようにすることを目的として
いる。

（５）　　発明の構成 上記目的達成のため、本発明の浮動接続チャネル装置は
、複数のチャネル装置と、上記複数のチャネル装置のう
ちのいずれかに接続されてデータの入出力を行う複数の
入出力装置群と、本体処理装置とをそなえたデータ処理
システムにおいて、上記各入出力装置群を上記複数のチ
ャネル装置のうちのいずれかに動的に接続する制御を行
う接続制御部と、上記複数のチャネル装置の本体処理装
置−および入出力装置側のそれぞれに接続されて設けら
れ上記接続制御部の制御の下に上記本体処理装置と上記
チャネル装置との接続および上記チャネル装置と上記入
出力装置群との接続を対応して切替える接続切替部とを
そなえ、上記チャネル装置と上記入出力装置群との接続
を浮動にしたことを特徴としている。

（６）発明の実施例 以下図面を参照しつつ説明する。

第２図は本発明の一実施例概要説明図を示す。

図中、符号１．５−１　、５−２　、６−１ないし６−
３は第１図に対応し、８は接続制御部、９は上位接続切
替部、１０は下位接続切替部を表わす。

本体処理装置１および各入出力装置群６−１゜６−２．
６−３間の制御情報の転送または入出力データの転送に
は、予めどのチャネル装置５−１゜５−２が使用される
かは固定化しておらず、本体処理装置１または各入出力
装置群６−１．・・・がらの転送要求があった場合に動
的に決定される。すなわち、例えば本体処理装置１が、
入出力装ｆ群６−２内にある入出力装置にデータ出力の
要求を出したとする。接続制御部８は、その要求を検出
して、物理的に存在するチャネル装＠５−１および５−
２のうち、いずれでもよいがら空いているほうの装置を
選択し、そのチャネル装置５−１または５−２を経由し
て、入出力装置群６−２の入出力装置へデータ出力を行
うことができるよう、上位接続切替部９および下位接続
切替部１０に対し同様な内容を持つ切替えのための制御
信号を出力する。仁の制御信号によって上位接続切替部
９および下位接続切替部９が対になって切替処理を行い
、本体処理装置１と選択されたチャネル装置５−１また
は５−２および骸チャネル装置と入出力装置群６−２と
がそれぞれ接続されて、パスが確立するようにされる〇 なお、上記処理において、本体処理装置１はつ通約なチ
ャネル装置５−１．・・・がシステムに何台存在するか
など伺んら意識する孫賛はなく、入出力装置群６−１　
、６−２　、６−３に対応して、仮想の論理チャネル装
置Ｌ（、：０．ＬＣＩ　、ＬＣ２があるものとして処理
を実行すればよい。従って、第１図に図示した従来の場
合と全く同様に、本体処理装置１０入出力制御部（図示
省略）等何んら変更することなく、そのまま処理するこ
とが可能である。

第３図は本発明の一実施例構成を示す。図中、符号２，
３．５−１．５−２．７−１ないし７−３．８は第１図
および第２図に対応する。また、符号１１は浮動接続チ
ャネル制御装置、■は第２図図示上位接続切替部９に相
当する上位マトリックス拳スイッチ、１３は第２図図示
下位接続切替部１０に相当する下位マトリックス・スイ
ッチ、　１４は接続状態レジスタ、１５−１ないし１５
−３はそれぞれ□ 論理チャネル対応にもうけられるＣＰＵインタフェース
制御部、１６−１ないし１６−３はそれぞれ論理チャネ
ル対応にもうけられるＩ／（Ｊインタフェース制御部を
表わす。

浮動接続チャネル制御装置１１は、実際に存在する物理
的なチャネル装置といくつかの仮想の物理チャネル装置
とを、任意に対応づけて浮動接続チャネル装置を実現す
るものである。第３図図示実施例においては、物理的な
チャネル装置１５−１゜５−２は２佃、また論理チャネ
ル装置１．ＣＯ，ＬＣｌ、Ｌ、０２は３個存在するもの
としている。外部からは、論理チャネル装＠ＬＣＯ、Ｌ
ＣＩ　、ＬＣ２があたかも従来の通常のチャネル装置で
あるかのように見えるが、実際には内部に同一仕様の物
理的なチャネル装置５−１．５−２を２個内蔵してプー
ルしていて、これらが入出力要求の出された時点で上記
論理チャネル装置に動的に対応づけられることになる。

例えば、中央処理装置２からのスター）Ｉｌｏ（８Ｉ（
Ｊ）命令、あるいは入出力制御装置７−１゜７−２．７
−３から、、のデバイス・エンド（１）ＶＥ）信号など
が、チャネル装置接続の契機となる。このとき、中央処
理装置２＠からの要求であれば、ＣＰＵインタフェース
制御部１５−１．１５−２．１５−３が、その論理チャ
ネルに対して物理チャネルを割当ててｉｔ　Ｌい旨の接
続要求信号を接続制御部８に伝える。また、入出力装置
側からの接続要求であればＩ１０インタフェース制御部
１６−１．１６−２．１６−３が、接続要求信号を接続
制御部８に伝える。接続制御部８は接続状態レジスタ１
４に表わされている物理チャネル装置５−１．５−２と
論理チャネル装置ＬＬ、：Ｏ，ＬＣＩ　、ＬＣ２との現
在の対応状態を読取り、空いている物理チャネル装置が
あれば、それを割当てて、接続状態レジスタ１４を変更
する。接続状態レジスタ１４の内容は、２つのマトリッ
クス・スイッチ、すなわち上位マトリックス・スイッチ
１２および下位マトリックス−スイッチ１３を直接制御
している。従って、接続状態レジスタ１４の変更により
、切替信号が送出されて、上位マトリックス・スイッチ
１２および下位マトリックス拳スイッチ１３が対応して
駆動され、今費求のあった論理チャネルと物理チャネル
装置５−１または５−２が接続されて対応づけられるこ
とになる。すなわち、中央処理装置２と入出力制御装置
７−１．・・・との間に、物理チャネル装置５−１また
は５−２が直結されることとなり、データ転送または制
御情報転送の実際のルートが確立される。接続制御部８
は、上記切替えが完了した時点で、その旨を要求をあげ
てきたＣＰＵインタフェース制御部１５−１．１り−２
，１６−３またはｌ・１０インタフエース制御部１６−
１　、１６−２　、１６−３に伝達し、ＣＰυインタフ
ェース制御部１５−１゜・・・等は、選択された物理チ
ャネル装置５−１または５−２に、命令、アドレス、デ
ータ、制御信号等を送９、実行させる。

例えば８ＩＯ命令が実行されて、命令が入出力制御装置
７−１．・・・に伝わったとき、チャネルを切ってよい
状態となる。いわゆる「チャネルエンド状態」を中央処
理装置２への通知することがあるのは、このタイミング
であるが、このようにチャネルの処理が完了した時点で
、物理チャネル装置５−１または５−２は、接続制御部
８へ処理完了信号を送る。接続制御部８はこの処理完了
信号を受信したならば、接続状態レジスタ１４を変更し
切替信号を上位マトリックス・スイッチνおよび下位マ
トリックス・スイッチ１３に送出して、物理チャネル装
置ＩＬ５−１または５−２を切り離す。切り離された物
理チャネル装置５−１または５−２は、空き状態となる
。

物理チャネル装＄１５−１．５−２がすべて使用されて
いるときに、更にもうひとつの論理チャネルからの接続
要求がくると、接続制御部８は接続不可信号を返す。中
央処理装置２または入出力装置群＠７−１．・・・に対
しては、いわゆる「チャネル・ビジー状態」となること
になる。このような、チャネルの空き待ち事象が発生し
たことを、ＣＰＵインタフェース制御部１５−１．１ｆ
）−２，１５−３ま九は１／（Ｊインタフェース制御＠
１６−１．１６−２、Ｔｏ−３のその論理チャネルに対
応するフリップ＠７０ツブ（図示省略）Ｋ記憶し、いず
れかの物理チャネル装置５−１１鷲は５−２の処理が完
了したときに、その完了した旨の信号を送出するように
して、再度接続要求を出す契機を与える。

（７）発明の詳細 な説明した如く、本発明によれば、物理的なチャネル装
置の台数は、入出力装置全体の負狗合計の最大値から決
定でき、効率のよいチャネル装置の利用が可能となる。

ｔｆｃ、経済的であるはかりでなく、チャネル障害時に
もアクセス・バスの障害に直ちにつながることはなく、
システムの筒信頼性を図ることができる。

【図面の簡単な説明】

第１図は従来方式の例、第２図は本発明の一実施例概要
説明図、第３図は本発明の一夾施例桝成を示す。 図中、１は本体処理装置、２は中央処理装置、３は主記
憶装置、４はチャネル制御装置、５−１ないし５−３は
チャネル装置、６−１ないし６−３は入出力装置群、７
−１ないし７−３は入出力制御装置、８は接続制御部、
９は上位接続切替狐１０は下位接続切ｉ゛部、１１は浮
動接続チャネル制御装置、１２は上位マトリックス・ス
イッチ、１３は下位マトリックス・スイッチ、１４は接
続状態レジメタ、１５−１ないし１５−２はＣＰＬＩイ
ンタフェース制御部、１６−１ないし１６−２はＩ１０
インタフェース制御部を表わす。 ：ｉ’Ｚｍ

Claims (1)

【特許請求の範囲】
1. 複数のチャネル装置と、上記複数のチャネル装置のうち
   のいずれかに接続されてデータの入出力を行う複数の入
   出力装置群と、本体処理装置とをそなえたデータ処理シ
   ステムにおいて、上記各入出力装置群を上記複数のチャ
   ネル装置のうちのいずれかに動的に接続する制御を行う
   接続制御部と、上記複数のチャネル装置の本体処理装置
   備および入出力装置側のそれぞれに接続されて設けられ
   上記接続制御部の制御の下に上記本体処理装置と上記チ
   ャネル装置との接続および上記チャネル装置と上記入出
   力装置群との接続を対応して切替える接続切替部とをそ
   なえ、上記チャネル装置と上記入出力装置群との接続を
   浮動にしたことを特徴とする浮動接続チャネル装置。