JPS58114277A - Pattern inspecting device - Google Patents
Pattern inspecting deviceInfo
- Publication number
- JPS58114277A JPS58114277A JP56211204A JP21120481A JPS58114277A JP S58114277 A JPS58114277 A JP S58114277A JP 56211204 A JP56211204 A JP 56211204A JP 21120481 A JP21120481 A JP 21120481A JP S58114277 A JPS58114277 A JP S58114277A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- slice level
- pattern
- comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/28—Quantising the image, e.g. histogram thresholding for discrimination between background and foreground patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
Description
【発明の詳細な説明】
(1)発明の技術分野
本発明はプリント板等のパターンの欠陥検査を行う装置
にかかり、特に2値化回路の最適スライスレベルを自動
的に決定する機能を有するツマターン検査装置に関する
。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a device for inspecting defects in patterns of printed circuit boards, etc., and particularly relates to a device for inspecting defects in patterns of printed circuit boards, etc. Regarding inspection equipment.
(2)技術の背景
近年、工場等では電子回路を形成するプリント板専用の
自動製造装置が用いられている。この自動製造装置には
当然ながら、プリント板を検査するプリント板パターン
検査装置が含まれている。(2) Background of the Technology In recent years, factories have been using automatic manufacturing equipment exclusively for printed boards that form electronic circuits. This automatic manufacturing device naturally includes a printed board pattern inspection device for inspecting printed boards.
この装置はプリント板を製造した後にプリント板上に形
成され起プリントパターンのチェックを行う装置であり
、オーバエ°ツチングやレジスト不良等による配線のカ
ケ等の検出のために必要な装置である。This device is a device that checks the printed pattern formed on the printed board after the printed board is manufactured, and is necessary for detecting cracks in wiring due to overprinting, resist defects, etc.
(3)従来技術と問題点
従来、前述のパターン検査装置には、レーザを用いてプ
リント板パターンを読み取り、2値化を行った後にたと
えばあらかじめ格納されているパターンデータと比較す
る方式がある。しかしながら、この方法はレーザの時間
的な出力低下や受光素子の感度低下さらには基板の反射
率の違い等があるため2値化するときのスライスレベル
を固定することができないという欠点を有していた。そ
のため、前述の方法では、最適なスライスレベルを決定
するため、校正時に計測したレーザパワーと検査時に計
測したレーザパワーとの比を求め、この比に従ってスラ
イスレベルを変更していた。(3) Prior Art and Problems Conventionally, the above-mentioned pattern inspection apparatus has a method of reading a printed board pattern using a laser, binarizing it, and then comparing it with, for example, pre-stored pattern data. However, this method has the disadvantage that it is not possible to fix the slice level during binarization due to the temporal output drop of the laser, the sensitivity drop of the photodetector, and the difference in reflectance of the substrate. Ta. Therefore, in the method described above, in order to determine the optimal slice level, the ratio between the laser power measured during calibration and the laser power measured during inspection is determined, and the slice level is changed according to this ratio.
しかしながら、前述の方法の装置はパワーをモニタする
ためのハーフミラ−や光を切り換えるためのシャッタ等
の光学的部品が必要となり、複雑で高価なものであった
。さらに、スライスレベルの変化マージンを知ることが
できず、最適なスライスレベルの範囲内であるか否か判
断することができなかった。However, the apparatus of the above-mentioned method requires optical parts such as a half mirror for monitoring power and a shutter for switching light, and is complicated and expensive. Furthermore, it was not possible to know the change margin of the slice level, and it was not possible to determine whether the slice level was within the range of the optimum slice level.
(5)発明の目的
本発明の目的は、単純な構成でスライスレベルの変動マ
ージンが最も大きくなる最適スライスレベル値を自動的
に決定する機能の2.値化回路を有するパターン検査装
置を提供することにある。(5) Purpose of the Invention The purpose of the present invention is to provide a function to automatically determine the optimal slice level value that has the largest slice level fluctuation margin with a simple configuration. An object of the present invention is to provide a pattern inspection device having a value converting circuit.
(5)発明の構成
本発明の特徴とするところはラスター走査によりパター
ンを電気信号に変換する手段と、前記電気信号を2値化
する2値化手段と、前記2値化手段によって得られたデ
ータを用いて前記パターンの欠陥を検出する検出手段よ
りなり、前記2値化手段は、パターン幅が既知である試
料をスライスレベルを変化させて2値化し、前記2値化
した値と実際のパターン幅とを比較照合し、最適スライ
スレベルを求める機能を有することにある。(5) Structure of the Invention The features of the present invention include a means for converting a pattern into an electrical signal by raster scanning, a binarizing means for binarizing the electrical signal, and a It consists of a detection means for detecting defects in the pattern using data, and the binarization means binarizes a sample whose pattern width is known by changing the slice level, and compares the binarized value with the actual It has a function to compare and match the pattern width and find the optimum slice level.
(6)発明の実施例 以下、本発明の実施例を用いて、詳細な説明を行う。(6) Examples of the invention Hereinafter, detailed explanation will be given using examples of the present invention.
本発明の原理はパターン幅が既知の直線パターンをレー
ザビームの走査方向に直角に配置し、このパターンを読
み取るときに2値化回路のスライスレベルヲ高い値から
順に下げ、各スライスレベルにおいて2値化されたパタ
ーン信号をカウンタ等により計測し、この値が読み奉り
許容誤差の上限、下限をよぎるスライスレベルを求め、
それらの中心値を最適スライスレベルとするようにした
ものである。The principle of the present invention is to arrange a linear pattern with a known pattern width perpendicular to the scanning direction of the laser beam, and when reading this pattern, the slice level of the binarization circuit is lowered in order from the highest value, and at each slice level, the binary The converted pattern signal is measured using a counter, etc., and the slice level at which this value crosses the upper and lower limits of the reading tolerance is determined.
The center value of these is set as the optimum slice level.
図は本発明の実施例を示す。レーザ1より発したビーム
はハーフミラ−2を通過して回転ミラー3で反射されX
YステージSxY上にあるパターン幅が既知の校正用プ
リント板PS記照射される。The figure shows an embodiment of the invention. The beam emitted from the laser 1 passes through the half mirror 2 and is reflected by the rotating mirror 3.
A calibration printed board PS with a known pattern width on the Y stage SxY is irradiated.
前記プリント板PSに照射されたビームは反射され、回
転ミラー3.ハーフミラ−2°でそれぞれ反射して光検
知器4に入る。回転ミラー3は点Aを中心に矢印Bの方
向に回転する。すなわちビームは校正用プリント板PS
上を矢印Cの方向に走査する。The beam irradiated onto the printed board PS is reflected and rotated by a rotating mirror 3. The light is reflected by the half mirror 2° and enters the photodetector 4. Rotating mirror 3 rotates around point A in the direction of arrow B. In other words, the beam is the calibration printed board PS
Scan the top in the direction of arrow C.
光検知器4によって光が電気信号によって変換されその
出力は増幅回路5を介して2値化回路6に入る。2値化
回路6はコンパレータ7、水晶発振器8.アンド回路9
.パルスカウンタ10.計算8111.デジタル−アナ
ログ変換回路12よりなる。2値化回路6に入った信号
はコンパレータ7の第1の入力に入る。コンパレータ7
の第2の入力すなわち基準入力端にはデジタル−アナロ
グ変換回路の出力が入る。コンパレータ7の出力は2値
化パターンデータとしてパターン検出回路13に入ると
共に、前記2値化回路6内のアンド回路9の第1の入力
に入る。また、アンド回路9の第2の入力には水晶発振
器8の出力が入る。アンド回路9の出力はパルスカウン
タ10の入力に入り、その出力は計算機11に入る。計
算機11の出力はデジタル−アナログ変換回路12のデ
ジタル入力にはいる。Light is converted into an electrical signal by the photodetector 4, and the output thereof is input to the binarization circuit 6 via the amplifier circuit 5. The binarization circuit 6 includes a comparator 7, a crystal oscillator 8. AND circuit 9
.. Pulse counter 10. Calculation 8111. It consists of a digital-to-analog conversion circuit 12. The signal input to the binarization circuit 6 is input to the first input of the comparator 7. Comparator 7
The output of the digital-to-analog conversion circuit is input to the second input, that is, the reference input terminal. The output of the comparator 7 enters the pattern detection circuit 13 as binarized pattern data, and also enters the first input of the AND circuit 9 in the binarization circuit 6. Further, the output of the crystal oscillator 8 is input to the second input of the AND circuit 9. The output of the AND circuit 9 is input to a pulse counter 10, and its output is input to a computer 11. The output of the computer 11 is input to the digital input of the digital-to-analog conversion circuit 12.
プリントパターン検査を行う前にパターン信号を2値化
するためのスライスレベルを最適に設定する必要がある
。これを自動的に行うのが本発明の装置であり、まず試
料プリント板をセットするXYステージの端の検査領域
にパターン幅の既知の校正用プリント板を乗せ、このパ
ターンにレーザビームを走査させる。パターンの2値化
データの最適値を求めるため、まず計算@11より2値
化スライスレベルのイニシャル値を発生し、デジタル−
アナログ変換回路12に入力する。デジタル−アナログ
礎換回路12では前記デジタルデータをアナログ値に変
換して初期スライスレベルをコンパレータ7に出力する
。そして、前述の校正用プリント板PSの反射光を光検
査器4で電気信号に変換し、増幅回路5で増幅してコン
パレータ7に入力する。コンパレータでは前述のスライ
スレベルをを基準として前記信号を2値化する。この2
値化パターンはアンド回路によって1の値に比例したパ
ターンの数となる。このときのクロックは水晶発振器8
の出力を用いている。このパルスの数はパルスカウンタ
lOによって計数され計算機11に格納される。さらに
計算機11よりデジタルデータをプラス1ずつに順次前
記動作が繰り返される。その結果、計算機11にはスラ
イスレベルを変化させたときの2値化パターンの1の値
に比例したデジタルの各値が格納される。計算機11で
は前記データを用いて許容読み取り誤差範囲の上限、下
限をよぎるときのスライスレベルを求め、それらのスラ
イスレベルの中心値を最適スライスレベルとして、デジ
タル−アナログ変換112に出力する。Before inspecting a printed pattern, it is necessary to optimally set the slice level for binarizing the pattern signal. The device of the present invention automatically does this. First, a calibration printed board with a known pattern width is placed on the inspection area at the end of the XY stage where the sample printed board is set, and a laser beam is scanned over this pattern. . In order to find the optimal value of the binarized data of the pattern, first generate the initial value of the binarized slice level from calculation @11, and then digitally
The signal is input to the analog conversion circuit 12. The digital-to-analog conversion circuit 12 converts the digital data into an analog value and outputs an initial slice level to the comparator 7. Then, the reflected light from the aforementioned calibration printed board PS is converted into an electrical signal by the optical inspection device 4, amplified by the amplifier circuit 5, and inputted to the comparator 7. The comparator binarizes the signal using the aforementioned slice level as a reference. This 2
The number of valued patterns becomes proportional to the value of 1 by an AND circuit. The clock at this time is the crystal oscillator 8
The output of is used. The number of pulses is counted by a pulse counter IO and stored in the computer 11. Further, the above operation is repeated sequentially with the digital data added by 1 from the computer 11. As a result, the computer 11 stores each digital value proportional to the value of 1 in the binary pattern when the slice level is changed. The computer 11 uses the data to determine the slice levels at which the upper and lower limits of the allowable reading error range are crossed, and outputs the center value of these slice levels to the digital-to-analog converter 112 as the optimum slice level.
以上の動作により2値化回路6には最適なスライスレベ
ル値がセントされる。次に検査すべきプリント板PS上
を走査することにより、求めるべき2値化パターンが得
られ、その値はパターン検査回路に入り、パターンのカ
ケ等が検査される。By the above operation, the optimal slice level value is sent to the binarization circuit 6. Next, by scanning the printed circuit board PS to be inspected, a binarized pattern to be obtained is obtained, and its value is input to a pattern inspection circuit to inspect for chips and the like in the pattern.
以上の説明ではパターン読み取り−をレーザ走査によっ
ていたが、これはテレビカメラ等で行うことも可能であ
る。In the above explanation, the pattern was read by laser scanning, but this can also be done by using a television camera or the like.
(7)発明の効果
本発明によればスライスレベルマージンの最も大きな点
にスライスレベルを設定でき、誤検出の少ないパターン
検査装置を得ることが可能となる。(7) Effects of the Invention According to the present invention, the slice level can be set at the point with the largest slice level margin, making it possible to obtain a pattern inspection device with fewer false detections.
図面は本発明の実施例を示す回路構成である。
1・・・レーザ、2・・・ハーフミラ−13・・・回転
ミラー、4・・・光検知器、6・・・2値化回路、7・
・・コンパレータ、8日・水晶発振器、9・・・アンド
回路、1o・・・パルスカウンタ、11・・・計算機、
12・・・デジタル−アナログ変換回路、13・・・パ
ターン検査回路。The drawing shows a circuit configuration showing an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Laser, 2... Half mirror 13... Rotating mirror, 4... Photodetector, 6... Binarization circuit, 7...
... Comparator, 8th - Crystal oscillator, 9... AND circuit, 1o... Pulse counter, 11... Calculator,
12... Digital-analog conversion circuit, 13... Pattern inspection circuit.
Claims (1)
段と、前記電気信号を2値化する2値化手段と、前記2
値化手段によって得られたデータを用いて前記パターン
の欠陥を検出する検出手段を有し、前記2値化手段は、
パターン幅が既知である試料をスライスレベルを変化さ
せて2値化し、前記2値化した値と実際のパターン幅と
を比較照合means for converting the pattern into electrical signals by raster scanning; binarization means for binarizing the electrical signals;
It has a detection means for detecting defects in the pattern using the data obtained by the digitization means, and the binarization means includes:
A sample with a known pattern width is binarized by changing the slice level, and the binarized value is compared and verified with the actual pattern width.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211204A JPS58114277A (en) | 1981-12-28 | 1981-12-28 | Pattern inspecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211204A JPS58114277A (en) | 1981-12-28 | 1981-12-28 | Pattern inspecting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114277A true JPS58114277A (en) | 1983-07-07 |
Family
ID=16602074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56211204A Pending JPS58114277A (en) | 1981-12-28 | 1981-12-28 | Pattern inspecting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114277A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4959534A (en) * | 1972-10-05 | 1974-06-10 | ||
| JPS522337A (en) * | 1975-06-24 | 1977-01-10 | Nec Corp | Slice level deciding equipment |
| JPS5259531A (en) * | 1975-11-12 | 1977-05-17 | Hitachi Ltd | Slice level switching system |
-
1981
- 1981-12-28 JP JP56211204A patent/JPS58114277A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4959534A (en) * | 1972-10-05 | 1974-06-10 | ||
| JPS522337A (en) * | 1975-06-24 | 1977-01-10 | Nec Corp | Slice level deciding equipment |
| JPS5259531A (en) * | 1975-11-12 | 1977-05-17 | Hitachi Ltd | Slice level switching system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6347150B1 (en) | Method and system for inspecting a pattern | |
| JPH06118012A (en) | Via hole inspection method | |
| JP2765338B2 (en) | Chip component mounting inspection equipment | |
| JPS6326510A (en) | Inspection device for packaging component | |
| JPS62299705A (en) | Inspecting instrument for package parts | |
| JPS6061604A (en) | Pattern inspecting apparatus | |
| KR820001894B1 (en) | Method for inspecting printed wiring boards | |
| JPS591978B2 (en) | Object condition inspection device | |
| JPS6413442A (en) | Inspection device for soldered part | |
| JPS6168676A (en) | Test method of packaged printed board part | |
| JPH01143940A (en) | Method and device for inspecting defect of sheet-like etching precision component | |
| JP2821047B2 (en) | Setting method of binarization threshold | |
| Ando et al. | Automated optical pattern inspection for high-density printed wiring boards | |
| JPH042952A (en) | Apparatus for through hole inspection | |
| JPS61126405A (en) | Position inspecting device | |
| JPH0758269B2 (en) | Printed circuit board pattern inspection device | |
| JPH05248836A (en) | Pattern inspecting apparatus | |
| JPS63281038A (en) | Flaw detector for circuit board | |
| JPS6147543A (en) | Pattern inspection system | |
| JPS60257137A (en) | Pattern inspecting device | |
| JPH04282438A (en) | Apparatus for inspecting through-hole | |
| JPH11185041A (en) | Transparent part shape inspection device | |
| JPH04348210A (en) | Inspecting apparatus of mounted printed board | |
| JPH03188307A (en) | Apparatus for inspecting viahole | |
| JPH04125453A (en) | Pattern inspection apparatus |