JPS58114552A - Ｆｓｋ復調回路 - Google Patents
Ｆｓｋ復調回路Info
- Publication number
- JPS58114552A JPS58114552A JP56210546A JP21054681A JPS58114552A JP S58114552 A JPS58114552 A JP S58114552A JP 56210546 A JP56210546 A JP 56210546A JP 21054681 A JP21054681 A JP 21054681A JP S58114552 A JPS58114552 A JP S58114552A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- zero
- output
- zero cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はコンピュータから端末装置あるいは端末装置か
らコンピュータへデータを伝送する変復調器に係り、特
に電話回線を通じてデータ伝送を行うデータモデムのＦ
ｒｅｑｕｅｎｃｙ ５ｈｉｆｔ Ｋｅｙｉｎｇ（以下Ｆ
ＳＫと記す） ｆ、ｉｔ調回路に関する。
らコンピュータへデータを伝送する変復調器に係り、特
に電話回線を通じてデータ伝送を行うデータモデムのＦ
ｒｅｑｕｅｎｃｙ ５ｈｉｆｔ Ｋｅｙｉｎｇ（以下Ｆ
ＳＫと記す） ｆ、ｉｔ調回路に関する。
（２）技術の背景
データモデムは一般的には２つの機能を有している。そ
の１つは端末装置より発生する２値符号を回線のアナロ
グ伝送特性に適した信号に変換する変調機能とその逆に
回線から受けた信号を元の２進符号にもどす復調が主要
な機能である。
の１つは端末装置より発生する２値符号を回線のアナロ
グ伝送特性に適した信号に変換する変調機能とその逆に
回線から受けた信号を元の２進符号にもどす復調が主要
な機能である。
毎秒送り得る２進符号数すなわち伝送速度〔ピットレー
） （ｂｉｔ／ｓｅｃ ） ）に応じて各種の変復調方
式があり、特に１２００ ｂｉｔ、’ Ｓｅｃ以下のビ
ットレートのデータモデムでは一般にＦＳＫ方式が採用
されている。この方式は２進データのＯと１に対して２
種類の周波数ｒＬ、ｒＨを割り当てて交互に切り換えて
いく方式である。
） （ｂｉｔ／ｓｅｃ ） ）に応じて各種の変復調方
式があり、特に１２００ ｂｉｔ、’ Ｓｅｃ以下のビ
ットレートのデータモデムでは一般にＦＳＫ方式が採用
されている。この方式は２進データのＯと１に対して２
種類の周波数ｒＬ、ｒＨを割り当てて交互に切り換えて
いく方式である。
（３）従来技術の問題点
前述のＦＳＫ方式の復調方式として、零交叉法。
Ｐ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）
法等があり、それ専用のＬＳＩが用いられている。これ
は、半導体第積回路技術の進歩によるところが多く、装
置は小型回路化し、さらに高信頼化等の特性が向上しか
向上している。しかしながら、このＬＳＩはそれ専用の
ものとなり、少数しか使用されない場合にはコスト高と
なり実現できなかった。この問題を解決する方法として
汎用性のすぐれたマイクロプロセッサを用いることが考
えられる。しかしながら、ＦＳＫ方式に対応したスピー
ドたとえば前述の１２００ ｂｉｔ／ ｓｅｃの伝送ス
ピードには対応できず非常に遅いビットレートにしか用
いることができなかった。これはマイクロプロセッサが
デジタル伝送信号処理用としては演算速度が充分速くな
かった点による。
法等があり、それ専用のＬＳＩが用いられている。これ
は、半導体第積回路技術の進歩によるところが多く、装
置は小型回路化し、さらに高信頼化等の特性が向上しか
向上している。しかしながら、このＬＳＩはそれ専用の
ものとなり、少数しか使用されない場合にはコスト高と
なり実現できなかった。この問題を解決する方法として
汎用性のすぐれたマイクロプロセッサを用いることが考
えられる。しかしながら、ＦＳＫ方式に対応したスピー
ドたとえば前述の１２００ ｂｉｔ／ ｓｅｃの伝送ス
ピードには対応できず非常に遅いビットレートにしか用
いることができなかった。これはマイクロプロセッサが
デジタル伝送信号処理用としては演算速度が充分速くな
かった点による。
（４）発明の目的
本発明はＦＳＫ方式のデータ伝送用の復調器に汎用のマ
イクロプロセッサの使用を可能ならしめたものであり、
その目的とするところは、汎用のマイクロプロセッサを
用いることにより零交叉法やＰＬＬ法の各々の専用ＬＳ
Ｉを設けることを不要とした回線用ＦＳＫ方式モデムの
零交叉法復調方式を提供することにある。
イクロプロセッサの使用を可能ならしめたものであり、
その目的とするところは、汎用のマイクロプロセッサを
用いることにより零交叉法やＰＬＬ法の各々の専用ＬＳ
Ｉを設けることを不要とした回線用ＦＳＫ方式モデムの
零交叉法復調方式を提供することにある。
（５）発明の構成
本発明の特徴とするところはフリーケンシイ・シフト・
キイング方式のデータ変復調装置において、変調信号の
帯域を通過させる帯域通過手段と、前記帯域通過手段の
出力信号の零交叉点を検出する零交叉点検出手段と、前
記零交叉点検出手段によって得られた零交叉点間の時間
を計測する時間計測手段と、前記時間計測手段の出力を
あらかしめ決められている値と比較し、その大小関係に
よってＯあるいは１を出力する比較手段よりなるＦＳＫ
復調回路にある。
キイング方式のデータ変復調装置において、変調信号の
帯域を通過させる帯域通過手段と、前記帯域通過手段の
出力信号の零交叉点を検出する零交叉点検出手段と、前
記零交叉点検出手段によって得られた零交叉点間の時間
を計測する時間計測手段と、前記時間計測手段の出力を
あらかしめ決められている値と比較し、その大小関係に
よってＯあるいは１を出力する比較手段よりなるＦＳＫ
復調回路にある。
（６）発明の実施例
本発明の詳細な説明する前に、一般に専用のＬＳＩによ
って行われているＦＳＫ信号の零交叉復調法について説
明する。
って行われているＦＳＫ信号の零交叉復調法について説
明する。
ＦＳＫ変調信号Ｆ （ｔｌは一般的に次のように表され
る。
る。
Ｆ（ｔｌ＝Ａ ｓｉｎψ（ｔ）・・・・・・・・・（
１）ｄψ／ｄｔ＝２π［Ｈ−３Ｄ（ｔ） ＋２πｆ Ｌ （１−３Ｄ（ｔｌ） ・・（２）こ
こでＡは振幅、ｆＬ、ｆＨは２進すなわち０５＝３− １に割り当てられたキャリヤ周波数、Ｓ Ｄ （ｔｌは
２進送信データすなわち０．１をとる時間の関数である
。第１図はＦＳＸ変調信号と２進送信データを示す、５
Ｄ（ｔｌに対応した周波数にＦＳＸ変調信号は変化して
いる。すなわち５Ｄ（ｔｌが１の時Ｆ （ｔｌの周波数
はｒＨとなり、Ｓ Ｄ （ｔｌがＯの時ｆ１−となって
いる。
１）ｄψ／ｄｔ＝２π［Ｈ−３Ｄ（ｔ） ＋２πｆ Ｌ （１−３Ｄ（ｔｌ） ・・（２）こ
こでＡは振幅、ｆＬ、ｆＨは２進すなわち０５＝３− １に割り当てられたキャリヤ周波数、Ｓ Ｄ （ｔｌは
２進送信データすなわち０．１をとる時間の関数である
。第１図はＦＳＸ変調信号と２進送信データを示す、５
Ｄ（ｔｌに対応した周波数にＦＳＸ変調信号は変化して
いる。すなわち５Ｄ（ｔｌが１の時Ｆ （ｔｌの周波数
はｒＨとなり、Ｓ Ｄ （ｔｌがＯの時ｆ１−となって
いる。
第２図は前記第１図に示したＦＳＫ変調信号の零交叉法
の構成例を示す。受信ＦＳＸ信号が入る人力から２つの
キャリヤ周波数成分を含む部分を受信フィルタ（ＢＰＦ
）１によって取り出す。この出力は不要の帯域の雑音等
を取り除いた信号であり、回線を通る前のＦＳＫ信号Ｆ
（ｔ）とほぼ同じである。ここではその信号をＦ ′
（ｔｌとする。次に零交叉位置を精度よく決めるためフ
ィルタの出力信号Ｆ ’ （１１をリミッタアンプ２に
入力する。すなわちフィルタの信号出力はＦ ′ｆｔ）
イはパルス状の信号口に変換される。次にその出力はモ
ノステプルマルチ回路３に入り、前記パルス状の信号口
の立ち上り、立ち下がり時に一定のパルス幅のパルスを
有する信号ハに変換される。すなわち零交又５− 一 ４〜 時に一定のパルス幅が発止した信号ハとなる。その信号
は一定パルス幅の密度変調信号となるので、復調フィル
タ（ＬＰＦ）４によってパルス密度に対応した低周波信
号二となる。この信号は送信側の２進信号とほぼ同じで
あり、これをある特定のレベルでスライスするスライサ
５に入力して、復調信号ＲＤホを得る。
の構成例を示す。受信ＦＳＸ信号が入る人力から２つの
キャリヤ周波数成分を含む部分を受信フィルタ（ＢＰＦ
）１によって取り出す。この出力は不要の帯域の雑音等
を取り除いた信号であり、回線を通る前のＦＳＫ信号Ｆ
（ｔ）とほぼ同じである。ここではその信号をＦ ′
（ｔｌとする。次に零交叉位置を精度よく決めるためフ
ィルタの出力信号Ｆ ’ （１１をリミッタアンプ２に
入力する。すなわちフィルタの信号出力はＦ ′ｆｔ）
イはパルス状の信号口に変換される。次にその出力はモ
ノステプルマルチ回路３に入り、前記パルス状の信号口
の立ち上り、立ち下がり時に一定のパルス幅のパルスを
有する信号ハに変換される。すなわち零交又５− 一 ４〜 時に一定のパルス幅が発止した信号ハとなる。その信号
は一定パルス幅の密度変調信号となるので、復調フィル
タ（ＬＰＦ）４によってパルス密度に対応した低周波信
号二となる。この信号は送信側の２進信号とほぼ同じで
あり、これをある特定のレベルでスライスするスライサ
５に入力して、復調信号ＲＤホを得る。
本発明は第１図、第２図に示した零交叉法に属し、受信
して、回線上の信号の振幅値が零を横切った（零交叉）
時刻に関する情報のみを利用したものであり、波形的な
性質は使用していない。
して、回線上の信号の振幅値が零を横切った（零交叉）
時刻に関する情報のみを利用したものであり、波形的な
性質は使用していない。
本発明は次に示す方式である。第２図におけるリミッタ
アンプ２の信号口を一定の標本化周期Ｔｓで前標本値と
現標本値とで符号が異なったすなわちＯから１あるいは
１から０に変化した時刻（以下零交叉時刻と呼ぶ）を監
視する。すなわちマイクロプロセッサ回路２０内に零交
叉レジスタＲ１ｃを設け、標本化周期ＴＳ毎に前記レジ
スタの内容に１加算し、標本値が変化した時に前記レジ
スタＲＺＣの内容を読むと同時にリセットあるいはある
定まった値をセットする。この読み出したデ６− −タはリミッタアンプの出力パルスの隣合う零交叉間隔
時間を標本化周期ＴＳで量子化した値を示している。ｆ
ｉｌ式における２値送信データＳｌ］ｔ）が０あるいは
１の区間の時間間隔Ｚ ＣＬ 、 Ｚ ＣＨはそれぞ
れ ＺＣＬ−（１／２ ｆ Ｌ）−（Ｌ／Ｔｓ）−ｆｓ／２
ｆＬ −・−・１ａｌ ＺＣＨ−（１／２ ｆ Ｈ） ・ （１／Ｔｓ）−ｆ
ｓ／２ｆＨ−−−−−−−（４） である。ここでｆｓはｆｓ＝１／Ｔｓすなわち標本化周
波数を意味する。キャリヤ周波数ｆ１−。
アンプ２の信号口を一定の標本化周期Ｔｓで前標本値と
現標本値とで符号が異なったすなわちＯから１あるいは
１から０に変化した時刻（以下零交叉時刻と呼ぶ）を監
視する。すなわちマイクロプロセッサ回路２０内に零交
叉レジスタＲ１ｃを設け、標本化周期ＴＳ毎に前記レジ
スタの内容に１加算し、標本値が変化した時に前記レジ
スタＲＺＣの内容を読むと同時にリセットあるいはある
定まった値をセットする。この読み出したデ６− −タはリミッタアンプの出力パルスの隣合う零交叉間隔
時間を標本化周期ＴＳで量子化した値を示している。ｆ
ｉｌ式における２値送信データＳｌ］ｔ）が０あるいは
１の区間の時間間隔Ｚ ＣＬ 、 Ｚ ＣＨはそれぞ
れ ＺＣＬ−（１／２ ｆ Ｌ）−（Ｌ／Ｔｓ）−ｆｓ／２
ｆＬ −・−・１ａｌ ＺＣＨ−（１／２ ｆ Ｈ） ・ （１／Ｔｓ）−ｆ
ｓ／２ｆＨ−−−−−−−（４） である。ここでｆｓはｆｓ＝１／Ｔｓすなわち標本化周
波数を意味する。キャリヤ周波数ｆ１−。
ｆＨはあらかじめ決定されているので、時間間隔Ｚ Ｃ
Ｌ 、 Ｚ ＣＨと前記量子化した値すなわち読み出
しデータとを比較することにより２値送信データが０か
Ｉかを判別することが可能となる。その結果を２仏僧号
として出力することにより、２値送信データ５Ｄ（ｔ）
を復調した信号すなわら受信データＲＤを得ることがで
きる。
Ｌ 、 Ｚ ＣＨと前記量子化した値すなわち読み出
しデータとを比較することにより２値送信データが０か
Ｉかを判別することが可能となる。その結果を２仏僧号
として出力することにより、２値送信データ５Ｄ（ｔ）
を復調した信号すなわら受信データＲＤを得ることがで
きる。
第３図は本発明の実施例の構成例である。入力端より入
った信号はバッファ１０に入力される。
った信号はバッファ１０に入力される。
バッファでは増幅、インピーダンス変換等の機能を有し
、次段のローパスフィルタ（以下ＬＰＦと呼ぶ）１１に
入力する。ＬＰＦＩＩは帯域外の高域の雑音を低下させ
るためのものであり、パッシブ素子によって作られたフ
ィルタである。ＬＰＦｌｌの出力はバンドパスフィルタ
（以下ＢＰＦと呼ぶ）１２に入り、２つの周波数ｒｌ、
ｒＨを通過させる。ＢＰＦ１２はアクティブ素子より成
るアクティブフィルタである。ＢＰＦ１２の出力すなわ
ち周波数ｆ１−か他の周波数ｒＨを有する信号Ｆ ′（
ｔｌはリミッタアンプ１３を介してコンパレータ１４に
入り、パルス状の信号に変換される。この信号は信号Ｆ
’ ｆｉｌの零交叉情報を有するパルス信号である。
、次段のローパスフィルタ（以下ＬＰＦと呼ぶ）１１に
入力する。ＬＰＦＩＩは帯域外の高域の雑音を低下させ
るためのものであり、パッシブ素子によって作られたフ
ィルタである。ＬＰＦｌｌの出力はバンドパスフィルタ
（以下ＢＰＦと呼ぶ）１２に入り、２つの周波数ｒｌ、
ｒＨを通過させる。ＢＰＦ１２はアクティブ素子より成
るアクティブフィルタである。ＢＰＦ１２の出力すなわ
ち周波数ｆ１−か他の周波数ｒＨを有する信号Ｆ ′（
ｔｌはリミッタアンプ１３を介してコンパレータ１４に
入り、パルス状の信号に変換される。この信号は信号Ｆ
’ ｆｉｌの零交叉情報を有するパルス信号である。
コンパレータ１４の出力すなわち前述の零交叉情報を有
するパルス信号はマイクロプロセッサ回路２０の入出力
ボート２１の端子Ｚｃに入る。人出力ボート２１はマイ
クロプロセッサＭＰＵのパスライン２２に接続されてい
る。また、そのバスイライン２２には時間計測用のプロ
グラムが格納されているリードオンリメモリＲＯＭなら
びに時間副側データを格納するランダムアクセスメモリ
ＲＡＭが接続されている。また、入出力 ７− カボート２１の端子ＲＤは復調出力端子であり、マイク
ロプロセッサＭＰＵによって復調された信号が出力され
る。
するパルス信号はマイクロプロセッサ回路２０の入出力
ボート２１の端子Ｚｃに入る。人出力ボート２１はマイ
クロプロセッサＭＰＵのパスライン２２に接続されてい
る。また、そのバスイライン２２には時間計測用のプロ
グラムが格納されているリードオンリメモリＲＯＭなら
びに時間副側データを格納するランダムアクセスメモリ
ＲＡＭが接続されている。また、入出力 ７− カボート２１の端子ＲＤは復調出力端子であり、マイク
ロプロセッサＭＰＵによって復調された信号が出力され
る。
第４図はマイクロプロセッサ回路２０内のフローチアー
トを示す。監視ループ３０で端子Ｚｃに入るデータの零
クロスすなわち入力信号の符号変化をＺｃの零交叉検出
３１で監視する。符号が変化していない場合にはメモリ
ＲＡＭ内のＺｃカウンタＲＺＣの値をインクリメント３
２して再度入力信号の符号変化をＺｃの零交叉検出３１
で監視する。インクリメント３２．Ｚｃの零クロス検出
３１が監視ループ３０である。入力信号の符号変化を検
出した場合には監視ループ３０から抜けＺｃカウンタＲ
ＺＣの値を用いて出力処理３３を行う。まず出力処理３
３ではＺＣカウンタＲｚｃの値とあらかじめ設定されて
いる定数ＴＨとを比較する。前述の定数ＴＨは（３）、
＋４１式に示した時間間隔Ｚ ＣＬ 、 Ｚ ＣＨ
のどちらにＺｃカウンタＲＺＣの値が近いかを設定する
スレッシュホールドレベルであり、ＺｃカウンタＲｚｃ
の値が時間間隔ＺＣＬに等価的に近ければ受信データＲ
ＤをＯ１時間間隔ＺＣ）ｌに等 ９− ８− 価的に近ければ受信データＲＤを１にする。すなわちＲ
ＸＣ≦ＴＨであるならばＲＤ＝１の出力処理３５ 、
Ｒｚｏ＞Ｔ ＨであるならばＲＤ＝Ｏの出力処理３６
を行う。前述の出力処理を完了した場合には次の受信デ
ータのためのＺｃカウンタＲｚｏの値の設定３７を行う
。監視ループ３０を抜けた直後から次の零交叉までの間
隔の計測を行う必要があるが定数Ｔ Ｈとの比較３４、
受信データＲＤの出力処理３５．３６を行っているため
前述の出力処理３５．３６完了後に監視ループを抜けた
時点から出力処理３５．３６終了時までの時間を考慮し
た値をＺｃカウンタＲ又Ｃに設定した後監視ループの処
理に入る。なお出力処理３３は零交叉時間間隔よりより
十分に速いので出力処理３３中に零交叉を生じることは
ない。前述の監視ループを抜けた時点から出力処理３５
．３６終了時までの時間を考慮した値は出力処理のマシ
ンサイクルＭを監視ループのマシーンサイクルＮで割っ
た値が最適である。また、スレッシュホールドレベルＴ
ＨはＴＨ＝ （ＺＣ）ｌ＋ＺｃＬ）／２Ｎｒとすること
が望ましい。ここでては１マシーンサ１０− イクルの時間である。このようにスレッシュホールドレ
ベルＴＨを設定することすなわち時間間隔ＺＣＬ、ＺＣ
Ｈのちょうど中間の時間間隔にすることにより、ゆらぎ
等が生じていても誤りな（検出することができ゛る。な
おこの時の監視ループのマシーンサイクルＮに１マシン
サイクル時間τをかけた値は前述の標本化周期Ｔｓより
少なくとも小さくする。
トを示す。監視ループ３０で端子Ｚｃに入るデータの零
クロスすなわち入力信号の符号変化をＺｃの零交叉検出
３１で監視する。符号が変化していない場合にはメモリ
ＲＡＭ内のＺｃカウンタＲＺＣの値をインクリメント３
２して再度入力信号の符号変化をＺｃの零交叉検出３１
で監視する。インクリメント３２．Ｚｃの零クロス検出
３１が監視ループ３０である。入力信号の符号変化を検
出した場合には監視ループ３０から抜けＺｃカウンタＲ
ＺＣの値を用いて出力処理３３を行う。まず出力処理３
３ではＺＣカウンタＲｚｃの値とあらかじめ設定されて
いる定数ＴＨとを比較する。前述の定数ＴＨは（３）、
＋４１式に示した時間間隔Ｚ ＣＬ 、 Ｚ ＣＨ
のどちらにＺｃカウンタＲＺＣの値が近いかを設定する
スレッシュホールドレベルであり、ＺｃカウンタＲｚｃ
の値が時間間隔ＺＣＬに等価的に近ければ受信データＲ
ＤをＯ１時間間隔ＺＣ）ｌに等 ９− ８− 価的に近ければ受信データＲＤを１にする。すなわちＲ
ＸＣ≦ＴＨであるならばＲＤ＝１の出力処理３５ 、
Ｒｚｏ＞Ｔ ＨであるならばＲＤ＝Ｏの出力処理３６
を行う。前述の出力処理を完了した場合には次の受信デ
ータのためのＺｃカウンタＲｚｏの値の設定３７を行う
。監視ループ３０を抜けた直後から次の零交叉までの間
隔の計測を行う必要があるが定数Ｔ Ｈとの比較３４、
受信データＲＤの出力処理３５．３６を行っているため
前述の出力処理３５．３６完了後に監視ループを抜けた
時点から出力処理３５．３６終了時までの時間を考慮し
た値をＺｃカウンタＲ又Ｃに設定した後監視ループの処
理に入る。なお出力処理３３は零交叉時間間隔よりより
十分に速いので出力処理３３中に零交叉を生じることは
ない。前述の監視ループを抜けた時点から出力処理３５
．３６終了時までの時間を考慮した値は出力処理のマシ
ンサイクルＭを監視ループのマシーンサイクルＮで割っ
た値が最適である。また、スレッシュホールドレベルＴ
ＨはＴＨ＝ （ＺＣ）ｌ＋ＺｃＬ）／２Ｎｒとすること
が望ましい。ここでては１マシーンサ１０− イクルの時間である。このようにスレッシュホールドレ
ベルＴＨを設定することすなわち時間間隔ＺＣＬ、ＺＣ
Ｈのちょうど中間の時間間隔にすることにより、ゆらぎ
等が生じていても誤りな（検出することができ゛る。な
おこの時の監視ループのマシーンサイクルＮに１マシン
サイクル時間τをかけた値は前述の標本化周期Ｔｓより
少なくとも小さくする。
たとえばｆ Ｌ ＝ １．６５ＫＨｚ 、 ｆ Ｈ＝
１．８５ＫＨｚとすると ＺＣＬ−ＺＣＨ＝ （１／２Ｘ１．６５ＸＴＳ）−（
１／２ｘ１．８５ｘＴｓ） ≧Δ・・（５）より１／
Ｔｓ≧３０．５ＸΔ（ＫＨｚ）となり、Δはゆらぎがま
ったくなければ１で良いが、実際には大きい方が良い。
１．８５ＫＨｚとすると ＺＣＬ−ＺＣＨ＝ （１／２Ｘ１．６５ＸＴＳ）−（
１／２ｘ１．８５ｘＴｓ） ≧Δ・・（５）より１／
Ｔｓ≧３０．５ＸΔ（ＫＨｚ）となり、Δはゆらぎがま
ったくなければ１で良いが、実際には大きい方が良い。
たとえばΔ＝＝３とすると１ ／ Ｔ ｓ＝ １ ／
９０ （ｍ５ｅｃ）となり、この時間内にＮマシーンサ
イクルが完了すれば良い。
９０ （ｍ５ｅｃ）となり、この時間内にＮマシーンサ
イクルが完了すれば良い。
（７）発明の効果
本発明は従来専用のＬＳＩ等を用いたＦＳＫ復調器を、
汎用性を有するマイクロプロセッサによって構成するこ
とを可能ならしめたものであり、本発明を用いることに
より少数でも安価なＦＳＸ復調器を得ることができる。
汎用性を有するマイクロプロセッサによって構成するこ
とを可能ならしめたものであり、本発明を用いることに
より少数でも安価なＦＳＸ復調器を得ることができる。
第１図はＦＳＫ信号の表す信号波形図、第２図は従来例
の構成図、第３図は本発明の構成図、第４図は本発明の
処理フロー図をそれぞれ示す。 工２・・・バンドパスフィルタ、１４・・・コンパレー
タ、２０・・・マイクロプロセッサ回路、３０・・・監
視ループ、３３・・・出方処理。 特許出願人 富士通株式会社 、−Ｄ ” Ｉｔ ←
−
の構成図、第３図は本発明の構成図、第４図は本発明の
処理フロー図をそれぞれ示す。 工２・・・バンドパスフィルタ、１４・・・コンパレー
タ、２０・・・マイクロプロセッサ回路、３０・・・監
視ループ、３３・・・出方処理。 特許出願人 富士通株式会社 、−Ｄ ” Ｉｔ ←
−
Claims (2)
- （１）ＦＳＫ（フリーケンシイ・シフト・キイング）方
式のデータ変復調装置において、変調信号の帯域を通過
させる帯域通過手段と、前記帯域通過手段の出力信号の
零交叉点を検出する零交叉点検出手段と、前記零交叉点
検出手段によって得られた零交叉点間の時間を計測する
時間計測手段と、前記時間計測手段の出力をあらかじめ
決められている値と比較し、その大小関係によってＯあ
るいは１を出力する比較手段よりなることを特徴とした
ＦＳＫ復調回路。 - （２）時間計測手段と比較手段は少なくとも１つのマイ
クロプロセッサ回路よりなることを特徴とす る特許請求の範囲第２項記憶のＦｓＫｉｔＬ調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210546A JPS58114552A (ja) | 1981-12-26 | 1981-12-26 | Ｆｓｋ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210546A JPS58114552A (ja) | 1981-12-26 | 1981-12-26 | Ｆｓｋ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114552A true JPS58114552A (ja) | 1983-07-07 |
Family
ID=16591122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56210546A Pending JPS58114552A (ja) | 1981-12-26 | 1981-12-26 | Ｆｓｋ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114552A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926444A (en) * | 1988-04-29 | 1990-05-15 | Scientific-Atlanta, Inc. | Data transmission method and apparatus by period shift keying (TSK) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4936258A (ja) * | 1972-08-04 | 1974-04-04 |
-
1981
- 1981-12-26 JP JP56210546A patent/JPS58114552A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4936258A (ja) * | 1972-08-04 | 1974-04-04 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926444A (en) * | 1988-04-29 | 1990-05-15 | Scientific-Atlanta, Inc. | Data transmission method and apparatus by period shift keying (TSK) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3696886B2 (ja) | 非バイナリディジタル信号におけるジッタを測定するシステム | |
| US4080589A (en) | Error density detector | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| JP2609752B2 (ja) | 音声／音声帯域内データ識別装置 | |
| US5103463A (en) | Method and system for encoding and decoding frequency shift keying signals | |
| US5197082A (en) | Digital signal regenerator | |
| CA2088057C (en) | Apparatus and method for determining line rates | |
| EP0500263A2 (en) | Method for synchronising a receiver's data clock | |
| JPH0378022B2 (ja) | ||
| US4233565A (en) | Method and apparatus for a PSK signal detector | |
| CA1329643C (en) | Instrument for measuring the phase jitter of analog signals | |
| JPS58114552A (ja) | Ｆｓｋ復調回路 | |
| US3632876A (en) | Binary to pulse waveform converter | |
| JP2702773B2 (ja) | データモニタ装置 | |
| JPS5912844Y2 (ja) | Ｆｓ信号復調装置 | |
| US5111482A (en) | Msk signal detector | |
| US5123032A (en) | Analog "blue" signal detector | |
| JPH0548973B2 (ja) | ||
| JPS58114651A (ja) | Ｆｓｋ復調方式 | |
| JP2734012B2 (ja) | 雑音除去回路 | |
| JPH01265740A (ja) | ビット同期方式 | |
| GB1560698A (en) | Receiving apparatus | |
| JPH01212038A (ja) | ピーク値演算型位相保持方式 | |
| KR880000504B1 (ko) | 고속 주파수 변이 통신장치 | |
| JPH02134035A (ja) | デジタル信号伝送系のエラーレートチェッカ |