JPS58118083A - 多重処理システムにおけるキヤツシユ制御機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、各々が専用のキャッシュを持った複数の中火
プロセッサと、これらの中央プロセッサによって共有さ
れろ主記憶装置とを含む多重処理システムに関する。

〔本発明の背景〕

高性能の中央プロセッサ（ＣＰ）は、主記憶装置（ＭＳ
）の見かけ上のアクセス時間を短くするために、ハード
ウェアによって管理される高速のバッファ・メモリ或い
はキャッシュを備えているのが普通である。キャッシュ
がハードウェアによって管理されているとプログラマか
らは見え々い（アクセスできない）。この状態は「トラ
ンスベ（３） アレント」と呼ばれる。共有のＭＳを有する多重処理（
ＭＰ）システムにおいて（は、各ＣＰが使用するデータ
は最新のものでなければならない。

キャッシュの代表的なアクセス方式としてはストア・ス
ルー（ＳＴ）方式及びストア・イン・キャッシュ（ＳＩ
Ｃ）方式が知ら旭ている。ＳＴキャッシュを有するＣＰ
は、データを変更するときには常にＭ　Ｓをアクセスす
る。ＳＴキャッシュは現在市販されている殆んどの大７
！！ＩＣＰに備えられている。しかしながら、すべての
書込み要求がＭＳへ送られるので、ＳＴキャッシュを備
えたＣＰケ用いてＭＰシステムを構成でる場合にｉｄ、
Ｍ、Ｓへの梵、込みによる性能低下を避けるために、Ｍ
Ｓ帯域幅をかなり大きくする必要がある。ＣＰの台数が
多くなると、帯域幅もそれに伴って大きくしなければな
ら々いが、それには限度がある。

ＭＳ帯域幅をそれ程大きくできない場合には、米国特許
第３７３５３６０号及び同第２７７１１３７号に記載の
如きＳＴＣキャッシュを用いるのが望せしい。ＳＩＣキ
ャッシュ１は書込みも読出しく４） も同じ様に扱う。即ち、書込み又は読出しが行々われる
べきライン（ブロックとも云う）は必ずＳＩＣキャッシ
ュになければならない。これに対して、ＳＴキャッシュ
の場合は、書込みが行なわれるべきラインはＳＴキャッ
シュになくてもよい。

特開昭５７−１０９１８０号公報には、特別のフラグ（
Ｅ　Ｘ／ＲＯフラグ）を用いてＳＩＣキャッシュ中のラ
インの書込み及び読出しを制御する技術が開示さねてい
る。

よく知られているように、要求されたライン或はブロッ
クがキャッシュになければキャッシュ・ミスが生じる。

ＳＩＣキャッシュにおいては、書込み要求及び読出し要
求のいずれによってもキャッシュ・ミスが生じ得るが、
ＳＴキャッシュにおいては、書込み要求によるキャッシ
ュ・ミス即ち書込みミスは生じ力い。いずれにしても、
キャッシュ・ミスが生じた場合には、要求されたライン
をＭＳから取出してキャッシュへ転送する必要がある。

ＳＩＣキャッシュはＣＰからの書込み要求なすべて処理
するので、ＳＴキャッシュの場合に比べてＭＳのアクセ
ス回数が減り、従って帯域幅も小さくてよい。

ＭＰシステムにおいてＳＩＣキャッシュを用いることの
問題は、書込みがＳＩＣキャッシュでのみ行われるため
、ＭＳＫあるデータが必ずしも最新のものではないとい
う点にある。従って、各ＣＰが最新のデータをアクセス
できるようＫするため、成るＣＰＫよって要求されたラ
インがその専用のキャッシュに々いことがわかると、す
べてのキャッシュ・ディレクトリの相互照会が行われ、
要求されたラインが他のＣＰのキャッシュ（リモート・
キャッシュ）Ｋあって変更されているか否かが調べられ
る。要求されたラインがリモート・キャッシュになけれ
ば、それはλ４Ｓから取出されて、要求？出したＣＰの
キャッシュへ転送される。

要求されたラインがリモート・キャッシュにあっても壕
だ変更されていなければ、同様な取出し及び転送が行わ
れる。その際、リモート・キャッシュにおいて当該ライ
ンが無効化される。要求されたラインがリモート・キャ
ッシュにあって変更されていると、１ず該ラインがリモ
ート・キャッシュからＭ　Ｓへ書戻され（この動作を「
吐出し」と云う）、次いでリモート・キャッシュにおい
て無効化される。然る後、要求を出したＣＰは変更され
たラインをＭＳから自身のキャッシュ（ローカル・キャ
ッシュ）へ取出し、それに対して書込み又は読出しを行
う。

上述のように、要求されたラインがリモート・キャッシ
ュにあって変更されていると、リモートキャッシュから
ＭＳへの吐出し及びＭＳからローカル・キャッシュへの
取出しを行わねげなら々いので、かなりのオーバーヘッ
ドが生じ、ＭＰシステムの処理効率が低下する。

〔本発明の概要〕

本発明はＭＰシステムにおいてノ・イブリッド・キャッ
シュ制御を実現させるものである。ノ・イブリッド・キ
ャッシュ制御は、ＳＩＣキャッシュ及びＳＴキャッシュ
の特長を選択的に組合わせ、そ（７） れによりいずれか一方のキャッシュしか使用しないシス
テムよりも性能を向上させる。

本発明においては、各キャッシュ・ディレクトリの各エ
ントリ中に、対応するラインがＳＩＣラインかＳＴライ
ンかを示す共有フラグが設けられる。ハイブリッド・キ
ャッシュ中の各ラインはＳＩＣライン又はＳＴラインと
して働く。普通は、大部分のライン１ｄＳＩＣラインと
して働き、ｓ’ｒラインとして働くのは平均して全体の
１０係乃至２０チに過ぎない。

電源オン、マイクロプログラム・ロード、初期プログラ
ム・ロードなどの初期設定時には、すべての共有フラグ
は非共有状態即ちＳＩＣ状態に設定される。キャッシュ
・ミスが生じたために、新たなラインがＭＳから取出さ
れてキャッシュへ転送された場合にも、対応する共有フ
ラグは非共有状態に設定される。共有フラグは、相互照
会（「ＸＩｊと略称することがある）により次のように
して共有状態即ちＳＴ状態に設定されることかを・る。

（８） まず、いずれかのキャッシュでキャッシュ・ミス（書込
みミス又は読出しミス）が生じると、すべてのリモート
・キャッシュ・ディレクトリの相互照会が開始される。

相互照会の結果、要求されたラインがどのリモート・キ
ャッシュにもないことがわかると（この状態をｒＸＩミ
ス」という）、ローカル・キャッシュ中の対応する共有
フラグは非共有状態に保たれ、ラインはＳＩＣラインと
して扱われる。

要求されたラインがいずれかのリモート・キャッシュに
をると（この状態を「Ｘ■ヒツト」という）、そのリモ
ート・キャッシュ中の対応するライフ１１丁「競合ライ
ン」として識別される。競合ラインは、もし変更されて
いれば、リモート・キャッシュからＭＳへ吐出さなけれ
ばならない。リモート・キャッシュ・ディレクトリにお
ける対応する共有フラグの設定は、ローカル・キャッシ
ュでのキャッシュ・ミスが書込みミスであったか読出し
ミスであったかに依存する。

ローカル・キャッシュで書込みミスが生じていれば、書
込み要求を出したＣＰは要求したラインをローカル・キ
ャッシュに受取った後に該ラインへの書込みを行うので
あるから、そねによりラインが変更されることになるた
め、リモート・キャッシュ中の競合ラインは常に無効化
される。これは、同じラインについて各々異なったデー
タが２つのキャッシュに存在するのを避けるためでおる
。

リモート・キャッシュ中の競合ラインが変更されている
か否かは変更フラグによって示される。対応する変更フ
ラグがオンであれば、競合ラインは変更されており、従
ってＭＳへ吐出される。この吐出しは、上述の無効化の
前に実行される。

ローカル・キャッシュでのキャッシュ・ミスが読出しミ
スであった場合には、要求されたラインがローカル・キ
ャッシュに持ってこられても、それが変更されることは
ないから、１）モート・キャッシュ中の競合ラインに対
応する共有フラグは共有状態に設定され、競合ラインは
無効化されない。

２以上のキャッシュに同じラインが々・つて、それらの
共有フラグが共有状態に設定されていると、もしいずれ
かのＣＰが自身のキャッシュにあるそのラインへの書込
みを要求した場合には、要求したＣＰのローカル・キャ
ッシュ及びＭＳへの書込みが直ちに実行される。ライン
がローカル・キャッシュになければ、書込みミスが生じ
て該ラインがローカル・キャッシュへ転送され、然る後
ローカル・キャッシュ及びＭＳへの書込みが実行される
。書込みミスが生じたときの相互照会においては、他の
キャッシュにある競合ラインはすべて無効化される。ロ
ーカル・キャッシュへ転送されたライン（ローカル・ラ
イン）の共有フラグは例え七のラインがローカル・キャ
ッシュにしかなくても、共有状態にされる。これは、Ｍ
Ｓ中の対応するラインがローカル・ラインと同時に更新
され得ろ事を意味する。従って、他のＣＰがこのライン
を要求した場合、ＭＳへの吐出しは不要である。

共有フラグの設定は・・−ドウエアによって自動的に制
御され、従ってＭＰシステムのユーザに対してはトラン
スペアレントである。

共有フラグは、〔本発明の背景〕の項で説明したＥＸ／
ＲＯフラグに代って使用され得るが、両者の間には次の
如き相違点がある。

従来のＥＸ／ＲＯフラグはＩＥ指令によってＥＸ状態又
はＲＯ状態に設定されるが、本発明における共有フラグ
は、２以上のキャッシュに同じラインがあるときにハー
ドウェアによって自動的に共有状態に設定される。

共有状轢け、共有可曲な読出し専用状態７表わすＲＯ状
態と同じではない。というのは、共有状態に象るライン
を自身のキャッシュに持っているＣＰは該ラインへの書
込みを直ちに開始できる力へ従来のＥ　Ｘ／ＲＯフラグ
を用い１こ場合には、そのラインをＭＳから再び取出す
ことによってＲＯ状悪からＥＸ状態への切換え乞行つ１
こ後でなければ、書込みを開始できないからである。

ローカル・キャッシュに関する限りは、本発明における
非共有状態は従来のＥＸ状態と同じように機能する。即
ち、非共有状態にあるラインな自身のキャッシュに持っ
ているＣＰは、該ラインを排他的に支配して、ＳＩＣ方
式で読出し又は曹込みを行う。ただし、従来のＥＸ／Ｒ
Ｏフラグを用いた場合には、ラインがＥＸ状態にあると
きにしか書込みを行えないが、本発明に従えば、ライン
が共有状態及び非共有状態のいずれであっても書込みを
行える。

以上のように、本発明の共有フラグによるキャッシュ制
御は、従来のＥＸ／ＲＯフラグによるものとは明らかに
異なっており、例えば共有状態は読出し専用ではなく、
書込みも行える。また、読出し要求だけか出されている
限り、同じラインが複数のキャッシュにあってもよい。

いずれかのＣＰかこのラインに対する最初の書込み要求
乞出すと、他のＣＰのキャッシュにある同じラインがす
べて無効化され、書込み要求２出したＣＰのローカル・
キャッシュだけがこのラインを排他的に保持する。書込
み要求の結果としてキャッシュ・ミスが生じることはな
く、また共有状態が変更されることもない。従来は、Ｒ
Ｏ状態にあるラインに対して書込み要求が出されると、
キャッシュ・ミスが生じ、ＭＳからのライン取出しが行
われていた。本発明に従えば、共有フラグが共有状態に
設定されていても、キャッシュの動作速度で（例工ば１
マシン・サイクルで）書込み乞行うことができ、キャッ
シュ・ミスによって書込みが中断されることは〃い。

一例として、２台のＣＰが共有状態にある同じラインに
対して交互に書込みを繰返す場合を考えてみる。本発明
においては、最初の書込み要求時にリモート・キャッシ
ュからＭＳへの吐出しか１回行われるだけＴあるが、Ｅ
Ｘ／ＲＯフラグを用いた場合には、書込み要求の度に吐
出しを行う必要がある。本発明において吐出しか１回で
よいのは、共有状態にあるラインに関しては、ＭＳにも
薔込みが行われるためである。書込み要求に基〈相互照
会の度に各ＣＰで交互に実行されろのは、リモート・キ
ャッシュにある競合ラインの無効化及びｌＶｉ’　Ｓか
らローカル・キャッシュへのライン取出したけてあり、
リモート・キャッシュからＭ、Ｓへの吐出しか交互に実
行されることはない。

本発明に従うハイブリッド・キャッシュ制御は、ＳＴキ
ャッシュを用いた場合に比べて、書込み要求がＭＳへ送
られる頻度は少ないから（例えば従来の約２５係にしか
過ぎない）、ＭＳ帯域幅を小さくできる。

オた、ＳＩＣキャッシュを用いた場合と比べてみても、
上述のように吐出しによるオーバーヘッドがかなり減少
されるので、本発明の方が優れている。

以上から明らか々ように、本発明の基礎となる考え方は
、ＭＳにあるラインは、特別の場合即ち該ラインか共有
さね且つ変更される場合を除いて、必らずしも最新のも
のでなくてもよいという点にある。これら２つの条件の
うちのいずれ〃・が欠けていると、ＭＳＫあるラインを
継続的に更新する必要はない。ＭＳにあるラインに対し
てストア・スル一方式での書込みが行われるのは、該ラ
インか共有状態にあり且つ書込みが要求された場合だけ
である。

〔実施例の説明〕

第１図は４台のＣＰを含むＭＰシステムの一構成例を示
したものであるが、ＣＰの台数は妥当な範囲内で変える
ことができる。各ｃｐば、命令を解読して実行する命令
要素（ＩＥ）と、専用のキャッシュ、ディレクトリおよ
びそれらの制御回路を含むバッファ制御要素＜　ＢＣＥ
）とを具備しており、更ニジステム・コントローラ（Ｓ
、Ｃ）を介して共有のＭＳをアクセスする。ＭＳは、複
数のＭ　本記憶モジュール・コントローラ（ＢＳ、Ｃ）
および各ＥＳＣに２台ずつ接続された基本記憶モジュー
ル（ＢＳＭ）で構成されている。本発明に関する限り、
ＭＳはすべてのＣＰによって共有される第２レベルのキ
ャッシュであってもよい。その場合は、第２レベルのキ
ャッシュがＭＳをアクセスすることになる。システム全
体の監視はサービス・プロセッサ（ＳｖＰ）が受持つ。

ＢＣＥは、第２図に示したように４ウエイのセット・ア
ソシアティブ式のキャッシュ１０、ディレクトリ１１、
並びに置換アレイ１２及び更新／置換論理回路１６を含
む周知の置換選択回路を含んでいる。この構成は特開昭
５７−１０９１８０号公報のものと大体同じであるが、
ディレクトリ１１の各エントリがＥ　Ｘ／ＲＯフラグの
代りに共有フラグ（ＳＨ）を含んでいる点が異なってい
る（第１１図参照）。また、上記公開公報の発明と同じ
く、各ＳＣには刀しディレクトリが設けられているが、
ここでもＥＸ／ＲＯフラグに代って共有フラグ（ＳＨ）
が使用される（第１２図参照）。

勿論、各ディレクトリの制御方式も上記公開公報のもの
とは異なっている。々お、第２図中のディレクトリ１１
をＳＣにおける対応する写しディレクトリから区別する
ため、前者を「ＣＰディレクトリ」と呼ぶことにする。

本発明の根本は共有フラグ（ＳＨ）及び変更フラグ（Ｃ
Ｈ）の制御にある。この制御は、キャッシュ・ミスを生
ぜしめた読出し／書込み要求、リモート・キャッシュの
写しディレクトリでの相互照会、リモート・キャッシュ
の写しディレクトリ及びＣＰディレクトリにおけるエン
トリ無効化、並びにキャッシュ又ｉｄＭｓへの書込み、
に関係している。

従来のＳＴキャッシュにおいては、書込み要求ｕ−ｔへ
てＭＳＫ送られ、リモート・キャッシュへの相互照会は
無効化のときにのみなされる（吐出しがないため）。書
込み要求を出したＣＰのＳＴキャッシュに対して書込み
が行われるのは、要求ラインがＳＴキャッシュにあると
きだけである。

従って、ＳＴキャッシュでは書込みミスは起こり得ない
。米ぼ１特許第ｄ　１４２２３４号には、ＳＴキャッシ
ュを用いたＭＰシステムにおける相互無効化技術が開示
されている。

特開昭５７−１０９１８０号公報に記載の如き従来のＳ
ＩＣキャッシュにおいては、読出しミスの他に書込みミ
スも生じることかあり、またＣＰからの書込み要求によ
ってＭＳへの直接菩込みが行われることはない。ＳＩＣ
キャッシュからｋｒ’　Ｓへの書込みが行われるのは吐
出しのときだけである。

前述のように、ローカルＳＩＣキャッシュでキャッシュ
・ミスが生じると、リモー）ＳＩＣキャッシュに対して
相互照会が行われる。そのとき、リモー）ＳＩＣキャッ
シュに競合ラインがあり（Ｘ■ヒツト）且つそのライン
が変更されていると、（ＣＨ＝１）ローカルＳＩＣキャ
ッシュに最新のライン・データを転送し得るようにする
ため、競合ラインの変更された内容がリモー）ＳＩＣキ
ャッシュからＭＳへ吐出され、然る後リモー）ＳＩＣキ
ャッシュにおいて競合ラインが無効化される。

本発明のハイブリッド・キャッシュ制御においては、書
込みミスによる相互照会の結果、どのリモート・キャッ
シュにも競合ラインがないことがワカると、従来のＳＩ
Ｃキャッシュの場合と同じく、ライン取出し後にローカ
ル・キャッシュへの書込みが行われる。しかしながら、
いずれかのリモート・キャッシュに競合ラインがあった
場合（では、その競合ライン即ちリモート・ラインはＭ
　Ｓへの吐出し後に無効化され（吐出しか行われるのは
リモート・ラインが変更されていた場合だけである）、
ＭＳからローカル・キャッシュへ取出されたラインに共
有状態（ＳＨ−１）に設定される。

この結果、当該ラインに対する現書込み要求及び後続の
書込み要求は、ＭＳ及びローカル・キャッシュの双方へ
送られ、従ってローカル・キャッシュ中のラインは常に
ＭＳ中の対応するラインと同じ内容に々る。このライン
に対して別のＣＰが書込みを要求した場合、後者のｃｐ
は関連するＳＣ中の写しディレクトリで相互照会を行わ
せ、要求したラインを持っている他のＣＰのキャッシュ
においてそのライン乞無効化させる。このように、共有
状ｍ（ＳＨ＝１）Ｋあるラインへの書込みを要求したＣ
Ｐは相互照会７行い、リモート・キャッシュ１である当
該ラインの写しケ無効化する。

本発明のハイブリッド・キャッシュ制御においては、最
初の書込み要求が出される寸では、ＳＴキャッシュと同
様に複数のキャッシュが同じラインを保持し得るが、こ
の特長はり数の０２間で命令を共有する場合に特に重要
である。命令ラインへの書込み＆″ｉ捷れであり、また
オペランド要求の約１５チは書込み要求である。

成るＣＰでキャッシュ・ミスが生じた場合には、要求さ
れたラインがＭＳからキャッシュへ取出されるが、その
とき置換選択回路によってキャッシュ中の置換えられる
べきライン（普通は最も長い間使用されていないライン
）が選択される。置換選択回路は、選択したラインに対
応するＣＰディレクトリ・エントリ中の有効フラグ（ロ
）を無効状ａ（Ｖ＝０）ＫＬ、、変更フラグ（ＣＨ）を
未変更状態（ＣＨ＝Ｏ）にし、共有フラグ（Ｓ　Ｈ）を
非共有状態（ＳＨ−〇）にする。次いで、新しいライン
がＭＳから取出されて、キャッシュ中の選択された記憶
位置に置かれる。このときＣＰディレクトリ中の対応す
る有効フラグは有効状態（Ｖ−１）に切換えられる。Ｘ
Ｉヒツトが生じていなければ、競合ラインが存在してい
ないので、ローカル・キャッシュのディレクトリ中の共
有フラグは非共有状態（ＳＨ＝０）に保たれ、また変更
フラグは未変更状態（ＣＵ＝Ｏ）に保たれる。勿論、こ
れらのフラグはあとで反対の状態に切換えられることが
ある。

本発明において、もし読出しミスに基く相互照会の結果
ＸＩヒツトが生じ且つ競合ラインがリモート・キャッシ
ュで変更されていた場合には、競合ラインはＭＳへ吐出
され、更に読出し要求を出したＣＰのキャッシュへ取出
されるが、書込み要求のときとは異なり、リモート・キ
ャッシュにおいて無効化されることはない。その代りに
、当該ラインのための共有フラグが、ローカル・キャッ
シュ及びリモート・キャッシュの双方のディレクトリに
おいてターン・オン（ＳＨ＝１）される。

かくして、いずれかのキャッシュでこのラインへの書込
みが行われるまで、同じラインが２つのキャッシュに存
在している。最初の書込み要求が出されたときの動作は
既に述べたとおりである。即ち、ローカル・キャッシュ
及びＭＳの双方に書込みが行われ、更ＫＸＩヒツトによ
ってリモート・キャッシュ中の競合ラインが無効化され
る。

同様に、ローカル・キャッシュで書込みミスが生じ且つ
リモート・キャッシュでＸＩヒツトが生じた場合にも、
競合ラインはリモート・キャッシュで無効化され且つ対
応する共有フラグはローカル・キャッシュのディレクト
リで共有状態（ＳＨ＝１）に設定されろ。ただし、リモ
ート・キャッシュ中の競合ラインが変更されていると、
無効化の前にＭＳへの吐出しを行う必要がある。キーポ
イントは、このラインが共有状態にある限り、ＭＳ及び
ローカル・キャッシュの双方で書込みが行われろため、
ローカル・キャッシュからＭＳへの吐出しか不要な点に
ある。

下記の表は、すべての場合における共有フラグ（Ｓ　Ｈ
）及び変更フラグ（ＣＨ）の設定の様子をまとめたもの
である。表中のノ・イフン「−」は、相互照会の間フラ
グの状態乞無視できることを示す。

第３図及び第４図は、成るＣＰで読出し要求及び書込み
要求が出されたときのノ・イブリッド・キャッシュ制御
の流れを示したものであるが、これらの流れ図の内容に
ついては、これまでの説明から明らかであろう。

第１図に示されているＳＣは、各ＣＰからの相互照会要
求を処理し、要求されたラインが他のＣＰのキャッシュ
にあるかどうか乞調べる。これは、各ＳＣに備えられて
いる他のＣＰ用の写しディレクトリを相互照会すること
によって行われる。第５図に示したように、各ＳＣは、
接続されている２台のｃｐ（以下、ＣＰ−Ａ及びＣＰ−
Ｂという）のための写しブイレフ）　！Ｊ　３１　Ａ及
び３１　Ｂｙｃ持っている。ＣＰ−Ａでのキャッシュ・
ミスはＣＰ−Ｂ用の写しディレクトリ３１Ｂ′ｆ！０：
相互照会し、ＣＰ−Ｂでのキャッシュ・ミスはＣＰ−Ａ
用の写しディレクトリろ１Ａ乞相互照会する。相互照会
要求（はＸＩ母線を介して他方のＳＣにも送られ（第１
図参照）、各々の写しディレクトリが相互照会される。

（２５） 写しディレクトリ３１Ａ及び３１Ｂの各エントリの形式
は第１２図のようになっている。ＣＰディレクトリのエ
ントリ（第１１図）とは異なり、変更フラグ（ＣＨ）は
含まれていない。

第５図において、優先順位回路３６は、ｃｐ−Ａからの
要求（線４１）、ＣＰ−Ｂからの要求（線４２）及びリ
モートＳＣからの要求（線４０）のうちのどれか次のＳ
Ｃサイクルで処理されるかを決めるもので、例えは特開
昭５７−１０９１８０号公報のものと同じでもよい。優
先順位回路３６は、どの要求を選択したかに応じて線４
６（ＣＰ−Ａ）、線４４（ＣＰ−Ｂ）及び線４５（リモ
−１ＳＣ）のうちの１本だけを付勢する。第５図にけ線
４５の接続先が示されていないが、リモー−）ＳＣから
の要求（ＸＩ要求）が選択されると、写しディレクトリ
３１Ａ及び３１Ｂが両方共調べられ、もしＸＩヒツトが
見つかると、その旨がリモー）ＳＣに知らされろ。競合
ライン７持っているＣＰ−Ａ又はＣＰ−Ｈにも信号が送
られる。

ＣＰ−Ａが読出しのために自身のキャッシュなアクスス
しようとしたとき眞読出しミスが生じたとする。ＣＰ−
ＡのＢＣＥは、関連するｓｃのアンド・ゲート３７に接
続されたＣＰ−Ａ　　ＭＳアドレス入力母線５１にミス
信号を出力し、更に線４１に要求信号を出力する。この
とき優先順位回路ろ口ＶＣよってＣＰ−Ａの要求が選択
されると、線４ろ上のＣＰ−Ａ選択信号によりアンド・
ゲート６７が条件付けられ、ＣＰ−Ａがらの要求アドレ
スが母線５６を介してＭＳ、写しディレクトリ３１Ｂ及
びアンド・ゲート６８へ供給される。

要求アドレスに対応するエン１１がＣＰ−Ｂ用の写しデ
ィレクトリ３１ＢＫなければ、Ｘ■ミスであるから、線
５７は付勢されず、アンド・ゲートろ８は条件付けられ
々い。

これに対し、要求アドレスが写しディレクトリ３１ＢＫ
あれば、線５７にＸＩヒツト信号が発生され、それによ
りアンド・ゲート６８が条件付けられて、母線５６上の
要求アドレス即ちＣＰ−Ｂのキャッシュにある競合ライ
ンのアドレスヲＣＰ−Ｂ　　ＭＳアドレス出力母線５２
へ通過させる。

線５７上のＸＩヒツト信号は、アンド・ゲート５５及び
第８図のＳＣ指令回路にも供給される。アンド・ゲート
５５はｍ５７の他に線４１にも接続されており、従って
ＸＩヒツト信号及びＣＰ−Ａ要求信号の双方が発生され
た場合にのみ条件付けられて、ＳＨ設定信号をＣＰ−Ａ
のＢＣＥへ送る。

このＳＨ設定信号は、ＣＰ−Ａによって要求されたライ
ンに対応するディレクトリ・エントリ中の共有フラグを
ターン・オン（ＳＨ二１）するのに用いられる。アンド
・ゲー）６０はＣＰ−Ｂに対して同様々動作を行う。

第６図はＳＣを介するデータの流れを概略的に示してい
る。ＣＰ−Ａは線６１ヘアドレスを供給し、線６２ヘデ
ータを供給し、また線６２からデータを受は取る。紛６
１に接続されたアドレス論理回路６６はＭＳアドレス母
線６７ヘアドレス信号を供給する。データ・ゲート制御
回路６４は、線６８上のアドレス・ゲート情報に応答し
て、線６２とＭＳデータ母線７０との間でのデータの授
受を制御する。

ＣＰ−ＢＫ対しても同様なアドレス論理回路７６及びデ
ータ・ゲート制御回路７４が設けられている。ＣＰ−Ｂ
は母線７１ヘアドレスン供給し、母線７２ヘデータを供
給し、また母線７２からデータを受取る。

第７図は、各コングルエンス・クラスに４つのエントリ
Ａ−Ｄが含まれているＣＰディレクトリの出力側の詳細
を示したものである。ＣＰディレクトリの選択されたコ
ングルエンス・クラスから読出された４つのエントリＡ
〜Ｄは出力レジスタ８１ヘロードされる。々お第７図に
おいては、各エントリの内容は本発明に関係するものし
Ｚ・示されていない。排他的オア回路８ろＡ〜８６ＤＫ
、よって構成されているアドレス比較回路は、出力レジ
スタ８１中の絶対アドレスとＩＥから母線８２へ供給さ
れた要求アドレスとを比較し、もし一致すれば対応する
アンド・ゲート８４Ａ〜ｅ、ａＤ＊条件付ける。アンド
・ゲート８４Ａ〜Ｂ４ｒｎｒｓ各エントリ中の有効フラ
グ（Ｖ）”ａ’受取り、従ってアドレスが一致し且つエ
ントリが有効（Ｖ＝１）であれば出力信号を発生する。

これはキャッシュ・ヒツトを表わし、オア回路８６を介
してキャッシュ・ヒツト信号として線８７へ出力される
。アンド・ゲート８４Ａ〜８４Ｄのいずれもが出力信号
を発生し々ければ、オア回路８６の出力側に接続された
反転器８９の働きにより線８８が付勢される。こればキ
ャッシュ・ミスを表わす。

ＣＰ−Ａ及びＣＰ−ＢのＢＣＥ！である各ＣＰデイレク
）　ＩＪの構成及び制御方式は同一である。ＳＣにある
写しディレクトリろ１Ａ及び６１Ｂの構成も大体ＣＰデ
ィレクトリと同じであるが、既に述べたように、変更フ
ラグ（Ｃ）Ｉ）を含んでいない点が異なっている。ＳＣ
は相互照会によって、どの写しディレクトリに’ｌ求さ
ねたラインに対応するエントリがあるかを調べることが
できる。ＸＩミスであれば、ＳＣはどのＣＰにも信号ケ
送ら々い。しかし々がらＸＩヒツトの場合は、ＳＣは関
連するｃｐディレクトリへ無効化指令及び競合ラインの
アドレスを送る。無効化指令を受取ったＣＰディレクト
１１は才ず競合ラインの変更フラグを調べる。もし変更
フラグがオン（ＣＨ＝１）であれば、無効化の前に競合
ラインをＭＳへ吐出さなければならない。変更フラグが
オフ（ＣＨ＝０）であれば、有効フラグをオフ（Ｖ＝Ｏ
）Ｋすることによって競合ラインが無効化される。

第９図は、各ＢＣＥにおいて、関連するＩＥからのキャ
ッシュ要求、即ち誓込み要求又は読出し要求眞応答して
、その要求が自身のキャッシュで処理できるか、又はラ
イン取出し要求をＳＣへ送らねばなら々いかを決定する
論理回路を示している。書込み要求がきたときに線８７
上にキャッシュ・ヒツト信号が発生されると、アンド・
ゲート２０６が条件付けられ、このとき共有フラグがオ
ン（ＳＲ＝１）であればアンド・ゲート２０６が条件付
けられる。この結果、ローカル・キャッシュへの書込み
′！！ｌｌ−要求するキャッシュ書込み要求信号が線２
１６に発生され、ＭＳへの書込みを要求するＭＳ書込み
要求信号が線２１４に発生される。

ＣＰディレクトリ中の変更フラグ（ＣＨ）は線２１２上
の信号如よってターン・オンされる。ローカル・キャッ
シュからの読出しは線２１１上の読出しヒツト信号によ
って制御される。アンド・ゲート２０７及び２０８は、
キャッシュ・ミスが生じたときに、ライン取出しくＬＦ
）のための要求を各々線２１６及び２１７を介してＳＣ
へ送る。

線２１４．２１６及び２１７上の各要求信号は、第８図
に示したＳＣ指令回路へ供給される。第８図のＳＣ指令
回路は、ＣＰ−Ａ又はＣＰ−Ｂからのライン取出しくＬ
Ｆ）要求又はＭＳ書込み要求に応答して、適切な競合信
号を第１０図のＢＣＥ指令応答回路へ供給する。

後で述べる様に、後者の回路は、必要に応じて競合ライ
ンの吐出しを行わせた後、競合ラインを無効化する。第
８図の回路はＳＣ中の写しブイレフ）　ｌ）毎に設けら
れる。例えは、ＣＰ−ＢのＢＣＥが線２１６Ｂ上に書込
みライン取出しくＬＦ）要求を出し、このときＣＰ−Ａ
用の写しディレクトリ６１Ａ（第５図）でＸＩヒツトが
生じたことを示す信号が線５９に発生されると、アンド
・ゲート２６２が条件付けられて、線２４２を付勢する
。これは、ＣＰ−Ｂの書込み要求に係る競合ラインがＣ
Ｐ−Ａのキャッシュにあることを示す。

どのＳＣでもＸＩヒツトが生じなければ、ＣＰ−Ｂから
の書込みライン取出し要求は第６図の回路によってＭＳ
へ送られる。このとき各ＣＰはどのような競合信号も受
取らない。第８図をみれば、種々の競合信号が如何にし
て線２４１〜２４７に発生されるかは明らかである。う
。

線２４１〜２４６はＣＰ−ＡのＢＣＥ指令応答回路に接
続され、線２４４〜２４７はＣＰ−ＢのＢＣＥ指令応答
回路に接続される。第１０図はＣｐ−ＡのＢＣＥ指令応
答回路を示したものであるが、他のＣＰのＢＣＥ指令応
答回路もこれと同じである。

ＳＣから特定のＢＣＥ、例えばＣＰ−ＡのＢＣＥへ競合
信号が送られてくると、該ＢＣＥは自身のＣＰディレク
トリをアクセスし、競合ラインの変更フラグ（ＣＨ）及
び共有フラグ（ＳＨ）の状況を指令応答回路のアンド・
ゲート２５１及び２５２で調べる。ＣＰディレクトリの
アクセスは、線２４１〜２４６に接続されたオア回路２
５８から線２６８へ出力される信号によって行われる。

例えば、ＣＰ−Ｂからの読出し要求に係る競合ラインが
ＣＰ−Ａのキャッシュにあることを示すＣＰ−Ａ読出し
競合信号が線２４１に発生され、且つＣＰ−ＡのＣＰデ
ィレクトリにある競合ラインの共有フラグがオフ（ＳＨ
＝０）であることを示す信号が線９２に発生されると、
アンド・ゲート２５１が条件付けられ、その共有フラグ
をターンオンして競合ラインを共有状態にするための信
号を線２６１に発生する。このとき線９３上の信号によ
って競合ラインの変更フラグがオン（ＣＨ＝１）である
ことが示されていると、アンド・ゲ−）　２５２が条件
付けられ、その結果オア回路２５６は競合ラインをキャ
ッシュからＭＳへ吐出すための信号を線２６６に発生す
る。線２４２及び２４３が共に付勢されていないので、
オア回路２５４は線２６４に有効フラグ（Ｖ）をターン
オフする信号を発生せず、従って、競合ラインは吐出し
後も有効な１才に保たれる。かくして、読出し要求を出
したＣＰ−Ｈのキャッシュは、ＭＳへ吐出された競合ラ
インを取出すことができろ。その際、ｃｐ−’にのＣＰ
ディレクトリにおいては、第５図に示されているアンド
・ゲート６０からの信号によって、関連する共有フラグ
がターンオンされる。

書込み要求に関する競合があって線２４２又は２４３が
付勢されると、オア回路２５４は競合ラインを無効化す
るために、有効フラグ（Ｖ）ターンオフ信号を＠２６ｄ
に発生する。この信号はＣＰディレクトリへ送られる。

埼２４２が付勢され且つ競合ラインの変更フラグがオン
（ＣＨ＝１）であれば、アンド・ゲート２５６が条件付
けられ、それにより競合ラインをＭＳへ吐出すだめの信
号がオア回路２５ろから線２６３に発生される。

任意の書込み要求についてＸＩヒツトが生じた場合には
、競合ラインは常に線２６４上の信号によって無効化さ
れる。

ＭＳ書込み要求は、ＣＰが共有状態（ＳＨ＝１）にある
ラインへの貞：込みを要求したときに、第９図のアンド
・ゲート２ｏ６から発生され、第８図のアンド・ゲート
２３ろ又は２６７へ供給される。

このとき他方のＣＰのキャッシュに競合ラインがあれけ
線５７又け５９が付勢され、ＭＳ書込み競合信号が線２
４３又は２４７を介して他方のＣＰへ供給される。第１
０図において、線２４３上のＭＳ書込み競合信号はオア
回路２５４を通って、ＣＰ　−Ａ１７）キャッシュにあ
る競合ラインの有効フラグをターン・オフさせる。捷だ
第５図に示されているアンド・ゲート６ｏは、ＣＰ−Ｈ
のキャッシュ姥ある要求ラインの共有フラグをターンオ
ンさせる。

共有フラグがオンのときには変更フラグは常にオフ（Ｃ
Ｈ＝０）でなければなら々い。従って、例えば線２４６
にＭＳ書込み競合信号が発生されたときに変更フラグが
オン（ＣＨ＝１　）であれば、アンド・ゲート２５７は
線２６７を介して関連するＣＰへマシン・チェックを知
らせる。

競合ラインに関するＸＩ動作が完了すると、ＣＰはその
旨をＳＣＫ知らせる。

【図面の簡単な説明】

第１図は本発明を実施し得るＭＰシステムの一例を示す
ブロック図、第２図は各ＢＣＥに含まれるキャッシュ及
びＣＰディレクトリを示すブロック図、第３図は読出し
要求時の動作の流れを示す流れ図、第４図は書込み要求
時の動作の流れを示す流れ図、第５図は各ＳＣに含まれ
ろ写しディレクトリを示すブロック図、第６図はＳＣを
介するアドレス及びデータの流れを示すブロック図、第
７図はＣＰディレクトリの出力部を示すブロック図、第
８図はＳＣのＸＩ制御回路を示す論理回路図、第９図及
び第１０図はＢＣＥ制御回路を示す論理回路図、第１１
図はＣＰディレクトリのエントリの形式を示すブロック
図、第１２図は写しディレクトリのエントリの形式を示
すブロック図である。

Claims (1)

1. 【特許請求の範囲】 各々が専用のキャッシュ及び該キャッシュをアクセスす
   るためのディレクトリを有する複数のプロセッサと、該
   複数のプロセッサによって共有される主記憶装置とを具
   備し、いずれかのプロセッサでキャッシュ・ミスが生じ
   ると前記主記憶装置から該プロセッサのキャッシュへの
   ライン取出し後に書込み又は読出しが行われる多重処理
   システムにおいて、 各プロセッサのキャッシュに含まれるラインが共有状態
   にあるか非共有状態にあるかを示す共有フラグをディレ
   クトリの各エントリに設けておき、成るプロセッサから
   の書込み要求に応答して核プロセッサのキャッシュ中の
   選択されたラインに書込みを行い、該ラインに対応する
   ディレクトリ・エン）　ＩＪ中の共有フラグが前記共有
   状態に設定されていると、前記主記憶装置にもストア、
   スル一方式で書込みを行つ書込み手段と、 いずれかのプロセッサでキャッシュ・ミスが生じるか又
   は前記ストア・スル一方式での書込みが行われる場合に
   、要求されたラインが他のプロセッサのキャッシュにあ
   るか否かを調べ、もしあればＸＩヒツト信号を発生する
   相互照会手段と、前記ＸＩヒツト信号が発生されると前
   記ラインを要求したプロセッサのディレクトリにおいて
   対応する共有フラグを前記共有状態に設定すると共に、
   読出し要求によって前記キャッシュ・ミスが生じた場合
   には前記他のプロセッサのディレクトリにおいても対応
   する共有フラグ？前記共有状態に設定し、前記キャッシ
   ュ・ミスが生じても前記ＸＩヒツト信号が発生されなけ
   れば前記ラインを要求したプロセッサのディレクトリに
   おいて対応する共有フラグを前記非共有状態に設定する
   共有フラグ設定手段と、 書込み要求によって前記キャッシュ・ミスか生じるか又
   は前記ストア・スル一方式での書込みが行われる場合に
   、前記側のプロセッサのキャッシュにおいて前記要求さ
   れたラインを無効化する無効化手段と、 を具備するキャッシュ制御機構。