JPH09167116A - コンピュータキャッシュシステム - Google Patents

Abstract

(57)【要約】 【課題】従来のシステムの問題点を最小限にし、低コス
ト、効率および自由度の間の適当な妥協点を提供する外
部キャッシュ構成を提供する。 【解決手段】本発明は、プロセッサ１０と、データブロ
ックを記憶するための大量記憶サブシステム１６と、そ
の一部が前記のデータブロックのうちの選択されたもの
を一時記憶するためのアドレス指定可能な位置を有する
キャッシュメモリとして構成されるシステムメモリ１１
と、キャッシュマネージャ３０と、プロセッサが接続さ
れているローカルバス１２と、システムメモリが接続さ
れているメモリバス１３と、キャッシュマネージャと大
量記憶サブシステムが接続されている周辺装置バス１５
と、ローカルバス、メモリバス、周辺装置バスを相互接
続するバス間インターフェース１４を備えたバスシステ
ム、とを備えるコンピュータを提供する

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータのキャッシ
ュシステムに関する。

【０００２】

【従来の技術】大量記憶周辺機器（通常ハードディス
ク）に記憶されたデータへの有効アクセス時間を低減す
ることによってシステム性能を向上させるためにコンピ
ュータのプロセッサユニットの外部にキャッシュを設け
ることは周知である。

【０００３】キャッシュの基本的な考え方は大量記憶装
置のデータの一部をはるかに高速なメモリ（キャッシュ
メモリ）に記憶するというものである。必要なデータが
すでにキャッシュにあれば（キャッシュヒット）、アク
セス時間が低減され、システム性能が向上する。データ
がキャッシュメモリにない場合（キャッシュ“ミ
ス”）、この時点では効果はないが、キャッシュメモリ
が新しいデータで更新され次にそのデータが要求された
ときキャッシュ“ヒット”が発生する。

【０００４】一例として、１データブロック（１Ｋバイ
ト）に対するアクセス時間が１０ミリ秒である５１２メ
ガバイトの大量記憶装置と１データブロックに対するア
クセス時間が１０マイクロ秒である４メガバイトのキャ
ッシュメモリとを有するコンピュータの場合について考
察する。要求されるデータが常にキャッシュメモリにあ
る（キャッシュヒット率＝１００％）場合、キャッシュ
メモリによってアクセス性能は１０００倍向上する。よ
り現実的には、キャッシュヒット率は５０％程度であ
り、この場合性能は２倍に向上する。

【０００５】以下の例はキャッシュサブシステムの効果
を明らかに示すものであるが、かかる効果の程度を見積
もることはそれが次のような多くのパラメータによって
決まるため非常に困難である。 １．オペレーティングシステム ２．ソフトウエアアプリケーション ３．大量記憶ディスク上のファイルの割り当て ４．キャッシュのサイズとアーキテクチャ ５．各種バスの帯域幅 ６．キャッシュ管理によるオーバヘッド 一般的には、キャッシュヒット率はパラメータ１〜４に
よって決まり、ある特定のヒット率におけるキャッシュ
効率はパラメータ５および６によって決まる。

【０００６】システム性能の改善のために内部プロセッ
サキャッシュ等の他の種類のキャッシングも用いられ
る。しかし、本発明はプロセッサユニットの外部に設け
られるキャッシュサブシステムに関する。添付の図１お
よび図２を参照して外部キャッシュシステムの２つの既
知の形態について簡単に説明する。

【０００７】図１にはワーキングメモリすなわちシステ
ムメモリ１１を有するシステムプロセッサ１０を有する
既知のコンピュータシステムを示し、プロセッサ１０は
システムメモリ１１に記憶されたそのオペレーティング
システム１８を含むプログラムを実行する。プロセッサ
１０はプロセッサローカルバス１２およびメモリバス１
３を介してシステムメモリ１１に接続され、これらのバ
スはバス間インターフェース１４を介して相互接続され
ている。また、インターフェース１４には周辺装置バス
１５が他のバスとの通信が可能な態様で接続されてい
る。大量記憶周辺装置１６が周辺装置コントローラ１７
を介して周辺装置バス１５に接続されている。

【０００８】図１のシステムにはソフトウエアに基づく
キャッシュサブシステムが設けられている。より詳細に
は、システムメモリ１１の部分１９がキャッシュメモリ
として用いられ、システムメモリに永久的にロードされ
たキャッシュ管理ソフトウエア２０を用いてキャッシュ
メモリの制御および管理が行なわれる。キャッシュメモ
リ１１のサイズはハードウエアの変更を行なうことなく
変更することができ、実際にキャッシュサイズは動的に
変更することができる。

【０００９】キャッシュ管理ソフトウエアはオペレーテ
ィングシステム１８がデータブロックの読み出しあるい
は書き込みを行ないたい場合にオペレーティングシステ
ム１８によって呼び出され、プロセッサ１０が実際にキ
ャッシュ管理ソフトウエア２０を実行する。図１のキャ
ッシュサブシステムの基本的な動作は次の通りである。

【００１０】ａ）読み出しアクセス オペレーティングシステム１８がキャッシュ管理ソフト
ウエア２０に１つのデータブロックの読み出しを行ない
たいことを示す要求を送る。キャッシュマネージャ２０
は要求されたブロックがキャッシュメモリ１９に存在す
るかどうかをチェックする。 −存在しない場合（読み出しミス）、要求は周辺装置コ
ントローラ１７に伝えられ、周辺装置コントローラ１７
は要求されたブロックを大量記憶周辺装置１６からキャ
ッシュメモリに返す。キャッシュマネージャ２０はこの
データブロックをオペレーティングシステムによって指
定されたシステムメモリ内の位置にコピーする。 −存在する場合（読み出しヒット）、要求は周辺装置コ
ントローラ１７には送られず、キャッシュマネージャ２
０がこのデータブロックをキャッシュメモリ１９からシ
ステムメモリ内の指定された位置にコピーする。

【００１１】ｂ）書き込みアクセス オペレーティングシステム１８がキャッシュ管理ソフト
ウエア２０に１つのデータブロックの書き込みを行ない
たいことを示す要求を送る。キャッシュマネージャ２０
は要求されたブロックがキャッシュメモリ１９に存在す
るかどうかをチェックする。 −存在しない場合（書き込みミス）、要求は周辺装置コ
ントローラ１７に伝えられ、その後そのデータブロック
が大量記憶周辺装置１６に送られる。 −存在する場合（書き込みヒット）、要求は周辺装置コ
ントローラ１７には送られず、キャッシュメモリ１９内
のそのデータブロックが更新される。

【００１２】したがって、データフローはキャッシュヒ
ットの場合はシステムメモリからシステムメモリへと向
かい、またキャッシュミスの場合は周辺装置とシステム
メモリの間で流れる。システムメモリバスが最も高い帯
域幅を持つことが多いため、キャッシュヒット転送が最
も高い性能を持つことになる。周辺装置コントローラ１
７がＤＭＡ（ＭＡＳＴＥＲ）機能を有する場合、周辺装
置とシステムメモリの間での転送はこのコントローラに
よって行なうことができ、それによってプロセッサはこ
のタスクを免除されるが、プロセッサは依然としてキャ
ッシュ管理を実行することに注意されたい。

【００１３】図１のキャッシング構成には、システムの
ハードウエアに影響を与えず、コストのかからない方法
であり（ハードウエアの追加がない）、キャッシュサイ
ズが自由であり、キャッシュ管理ソフトウエアは通常オ
ペレーティングシステムとともに供給されるという利点
がある。問題点としては、キャッシュ管理を実行するた
めのソフトウエアが性能に影響を与えること、またヒッ
ト率が最高となるアーキテクチャ（たとえば多数のキャ
ッシュエントリを持つ完全な連想性を有するキャッシ
ュ）の中には過大な管理オーバーヘッドを生じるものが
あるという点がある。

【００１４】図２には図１と同様なコンピュータシステ
ムに適用された他の既知のキャッシュ構成を示す。図２
の構成では、キャッシュ管理はシステムプロセッサ１０
によってではなく、周辺装置コントローラの一部である
専用のハードウエアキャッシュコントローラ２６によっ
て実行される。キャッシュメモリ２５もキャッシュ動作
専用のものであり、システムメモリ１１とは物理的に別
に設けられている。図２のキャッシュ構成の基本的な動
作は次の通りである。

【００１５】ａ）読み出しアクセス オペレーティングシステム１８が周辺装置コントローラ
１７に１つのデータブロックの読み出しを行ないたいこ
とを示す要求を送る。キャッシュコントローラ２６は要
求されたブロックがキャッシュメモリ２５に存在するか
どうかをチェックする。 −存在しない場合（読み出しミス）、要求されたデータ
ブロックは大量記憶周辺装置１６からキャッシュメモリ
２５およびシステムメモリ１１に転送される。 −存在する場合（読み出しヒット）、キャッシュコント
ローラ２６はこのデータブロックをキャッシュメモリ２
５からシステムメモリ１１に送る。

【００１６】ｂ）書き込みアクセス オペレーティングシステム１８が周辺装置コントローラ
１７に１つのデータブロックの書き込みを行ないたいこ
とを示す要求を送る。キャッシュコントローラ２６は要
求されたブロックがキャッシュメモリ２５に存在するか
どうかをチェックする。 −存在しない場合（書き込みミス）、そのデータブロッ
クがシステムメモリ１１から周辺装置１６に送られる。 −存在する場合（書き込みヒット）、キャッシュメモリ
内のそのデータブロックがシステムメモリ１１から更新
される。

【００１７】したがって、いずれの場合にも、データフ
ローは周辺装置バスを通り、このバスは（ＰＣＩバスの
ように）高い帯域幅を有するものであっても、他の周辺
装置に共用されることが多い（たとえば、通常のシステ
ムは同じバス上にＶＩＤＥＯ、ＩＤＥ、ＳＣＳＩおよび
ＬＡＮの各インターフェースを有する）ためネックにな
ることがある。

【００１８】図２のキャッシュ構成には、システムソフ
トウエアのオーバーヘッドがないこと（キャッシュ管理
は専用ハードウエアで行なわれる）、キャッシュ効率が
高いこと（図１の構成と異なり、キャッシュ構成に制限
がない）、駆動装置の必要がなくこの構成のオペレーテ
ィングシステムを独立したものとすることができる、と
いった利点がある。問題点としては、キャッシュサイズ
に自由度がないこと、高コストであること（専用ＤＲＡ
ＭおよびＤＲＡＭコントローラ）、すべてのキャッシュ
転送に周辺装置バスが用いられ同じバスを共用する他の
装置に問題を生じさせる可能性があること等がある。

【００１９】

【発明が解決しようとする課題】本発明の目的は、従来
のシステムの問題点を最小限にし、低コスト、効率およ
び自由度の間の適当な妥協点を提供する外部キャッシュ
構成を提供することである。

【００２０】

【課題を解決するための手段】本発明は、プロセッサ
と、データブロックを記憶するための大量記憶サブシス
テム（一般的には大量記憶周辺装置および周辺装置コン
トローラ）と、その一部が前記のデータブロックのうち
の選択されたものを一時記憶するためのアドレス指定可
能な位置を有するキャッシュメモリとして構成されるシ
ステムメモリと、キャッシュマネージャと、プロセッサ
が接続されているローカルバスと、システムメモリが接
続されているメモリバスと、キャッシュマネージャと大
量記憶サブシステムが接続されている周辺装置バスと、
ローカルバス、メモリバス、周辺装置バスを相互接続す
るバス間インターフェースを備えたバスシステム、とを
備えるコンピュータを提供するものである。ここで、プ
ロセッサはバスシステム上に送出される要求によってキ
ャッシュマネージャに特定のデータブロックが現在キャ
ッシュメモリにあるかどうかを質問するプログラムを実
行する動作をし、キャッシュマネージャは、 −識別子によってそれぞれ同定されるキャッシュメモリ
のアドレス指定可能な位置を現在そこに記憶されている
任意のデータブロックに対応付ける対応付け手段と、 −対応付け手段に対するチェック要求に応じて前記の特
定のデータブロックが現在キャッシュメモリに存在する
かどうかを調べるチェック手段と、 −チェック手段が前記の特定のデータブロックがキャッ
シュメモリに存在することを発見したとき、バスシステ
ムを介してプログラムに“キャッシュ内にあり”標識を
返す動作をする報告手段、とを備える。

【００２１】この構成によって、システムメモリをキャ
ッシュメモリに用いることができ、キャッシュサイズの
自由度を得ることができ、同時にキャッシュ効率が上が
り、またプロセッサは多くのキャッシュ管理タスクを免
除される。

【００２２】キャッシュマネージャは好適には自己のバ
スインターフェースあるいは大量記憶サブシステムと同
じインターフェースを介して周辺装置バスに接続され
る。

【００２３】キャッシュが任意のデータブロックを１つ
所定のキャッシュ位置に記憶することのできる直接マッ
プされた構成で動作する場合、このプログラムはこの位
置を自ら判定するように構成することができる。データ
ブロックを２つあるいはそれ以上の可能なキャッシュ位
置のうちの任意の１つに記憶することのできる他のキャ
ッシュ構成の場合、報告手段は一般的にはさらに、チェ
ック手段によって前記の特定のデータブロックがキャッ
シュメモリに存在することが判明した場合前記の特定の
データブロックが現在記憶されているキャッシュ位置の
識別子をプログラムに返す動作をする。

【００２４】さらに、一実施例では読み出すべきある特
定のデータブロックに対する要求に応じてチェック手段
がこの特定のデータブロックがキャッシュメモリに存在
しないことを発見すると、報告手段は“キャッシュ内に
なし”標識を前記の特定のデータブロックの記憶に用い
るべきキャッシュ位置の識別子とともにプログラムに返
す動作をする。報告手段からのこの“キャッシュ内にな
し”標識と識別子を受け取ると、プログラムはこの特定
のデータブロックを大量記憶サブシステムからこの識別
子によって同定されるキャッシュ位置に転送させる。

【００２５】他の実施例では、大量記憶サブシステムが
バスシステム上のデータブロックの転送を制御するため
のブロック転送制御手段を有し、キャッシュマネージャ
と大量記憶サブシステムが動作可能に直接相互接続さ
れ、前記のバスシステムへの共通のインターフェースを
共用する。この場合、読み出すべきある特定のデータブ
ロックに対する要求に応じてチェック手段がこの特定の
データブロックがキャッシュメモリに存在しないことを
発見すると、キャッシュマネージャが大量記憶サブシス
テムのブロック転送手段に対してこの特定のデータブロ
ックをある所定のキャッシュ位置に転送するように直接
命令するように構成される。すると、報告手段はプログ
ラムにその所定のキャッシュ位置に対応する識別子を返
す。

【００２６】

【実施例】図３には本発明を実施したキャッシュアーキ
テクチャの一般的構成を図１および図２に示すものと同
様のコンピュータシステムにおいて説明する。図３のコ
ンピュータシステムはしたがってシステムプロセッサ１
０と、システムメモリ１１と、コントローラ１７によっ
て制御される大量記憶周辺装置１６からなる大量記憶サ
ブシステムと、プロセッサローカルバス１２、メモリバ
ス１３、周辺装置バス１５（ＰＣＩバス等）およびバス
間インターフェース１４から構成されるバスシステムと
からなる。プロセッサ１０はそのオペレーティングシス
テム１８をシステムメモリ１１から実行する。

【００２７】プロセッサの外にあるキャッシュ構成は、
キャッシュメモリとして構成されたシステムメモリ１１
の一部分１９、プロセッサあるいはシステムメモリをバ
スシステムに接続するものとは異なるインターフェース
を介してバスシステムに接続された専用キャッシュマネ
ージャ回路３０、およびオペレーティングシステム固有
の駆動装置３１の形態で設けられる。キャッシュマネー
ジャ３０は好適には（図３に示すような）自己のインタ
ーフェースを介して周辺装置バスに接続されるか、ある
いは周辺装置コントローラ１７に一体化されてコントロ
ーラ１７と同じインターフェースを介して周辺装置バス
にインターフェースする。キャッシュマネージャ３０は
異なるバスに接続することもできる。

【００２８】図３のキャッシュ構成の基本的動作は次の
通りである。

【００２９】ａ）読み出しアクセス オペレーティングシステム１８が（駆動装置３１を介し
て）ある特定のデータブロックへの読み出しアクセスを
要求する。この要求は常にキャッシュマネージャ３０に
送られ、キャッシュマネージャ３０は内部ルックアップ
テーブルをチェックしてこのブロックがキャッシュメモ
リ１９に存在するかどうかを調べる。 −存在しない場合（読み出しミス）、要求されたデータ
ブロックが（オペレーティングシステムあるいは周辺装
置コントローラの制御のもとに）大量記憶周辺装置１６
からキャッシュメモリ１９に転送され、オペレーティン
グシステムはキャッシュメモリ１９からこのデータブロ
ックを必要な位置にコピーする。 −存在する場合（読み出しヒット）、キャッシュマネー
ジャはキャッシュメモリ内のこのデータブロックが記憶
された位置を報告し、オペレーティングシステムはそれ
を必要な位置にコピーする。

【００３０】ｂ）書き込みアクセス オペレーティングシステム１８が（駆動装置３１を介し
て）ある特定のデータブロックへの書き込みアクセスを
要求する。この要求は常にキャッシュマネージャ３０に
送られ、キャッシュマネージャ３０はその内部ルックア
ップテーブルを用いてこのブロックがキャッシュメモリ
１１に存在するかどうかをチェックする。 −存在しない場合（書き込みミス）、このデータブロッ
クがオペレーティングシステムあるいは周辺装置コント
ローラ１７の制御のもとにシステムメモリから大量記憶
周辺装置に送られる。 −存在する場合（書き込みヒット）、キャッシュマネー
ジャ３０はキャッシュメモリ内のこのデータブロックの
存在する位置を報告し、オペレーティングシステムはキ
ャッシュメモリ内のそのブロックを更新する。

【００３１】このように、キャッシュヒットの場合、デ
ータフローはシステムメモリのある部分から他の部分へ
と向かい、この転送はプロセッサ１０によって行なわれ
る。キャッシュミスの場合、データフローは周辺装置バ
ス上で発生し、（オペレーティングシステムの制御のも
とに）プロセッサによって行なわれるか、あるいは周辺
装置コントローラによって行なわれる（後者はＤＭＡあ
るいはＭＡＳＴＥＲが可能なものである）。

【００３２】図３のキャッシュ構成を図４〜図６を参照
してより詳細に説明する。

【００３３】大量記憶周辺装置１６はＭ個のデータブロ
ックを含む（ここで、例えば１ブロックは１０２４バイ
ト、Ｍは１０２４ Ｋである）。キャッシュメモリ１９
は最大でＮ個のブロックを保持するように構成される
（Ｎは４Ｋ）。大量記憶周辺装置１６内のＭ個のブロッ
クのそれぞれは独自のＩＤ番号を持ち、図４にはかかる
番号を用いてシステムメモリ１１のキャッシュメモリ領
域１９内の最初の３つのアドレス位置４０（番号（＃）
“１”、“２”および“３”）の配置態様を示す。した
がって、キャッシュアドレス“１”にはブロック“２
３”、アドレス“２”にはブロック“１００”、アドレ
ス“３”にはブロック“６７”が保持される。

【００３４】本実施例では、キャッシュ構成は“完全な
連想性”を有する。これは、大量記憶周辺装置からの任
意のデータブロックを任意のキャッシュ位置に記憶でき
ることを意味する。

【００３５】図５にはキャッシュマネージャ回路３０の
主要機能ブロックを示す。より詳細には、キャッシュマ
ネージャ３０はキャッシュマネージャ３０を周辺装置バ
ス１５、キャッシュマネージャコントローラ５１、およ
びキャッシュテーブルサブシステム５２にインターフェ
ースするバスインターフェース５０を有する。

【００３６】キャッシュマネージャの中核はサブシステ
ム５２の一部を成すキャッシュテーブル５３であり、図
５の下部にこれを詳細に示す。テーブル５３はアドレス
で同定されるキャッシュメモリのアドレス指定可能な各
位置に対するエントリを含む。各エントリはその位置ア
ドレスを含むと共に、そのアドレスに最後に保持されて
いたデータブロックのＩＤ番号と次のようなそのブロッ
クの現状を示す状態フラグを含む。 Ｖ＝キャッシュ内のそのブロックは有効である。 Ｕ＝キャッシュ内のそのブロックは無効である。 Ｃ＝キャッシュ内のそのブロックは大量記憶周辺装置内
の対応するブロックと一致する。 Ｍ＝キャッシュ内のそのブロックは大量記憶周辺装置内
の対応するブロックに対して変更されている。

【００３７】状態フラグＣおよびＭは、本実施例のよう
に、データブロックの書き込みが、そのブロックがキャ
ッシュにある場合に、オペレーティングシステムがブロ
ック書き込みを実行する際にキャッシュ内のそのブロッ
クのコピーのみが変更されるという態様で実行されると
きに必要なものである。その結果、キャッシュに記憶さ
れたブロックと大量記憶周辺装置１６に記憶されたブロ
ックの間に、そのブロックがキャッシュから周辺装置に
書き込まれるまでの間不一致が生じる。この動作態様は
“ライトバック”として知られている。オペレーティン
グシステムのブロック書き込みが実行されるとき常にキ
ャッシュと大量記憶周辺装置の両方への書き込みを実行
するこれに代わる構成としては、“ライトスルー”動作
として知られるものがある。この動作態様は、キャッシ
ュと大量記憶周辺装置との間の一致を保証するものでは
あるが、書き込み中のシステム性能を高速化することは
ない（ただし、更新されたブロックがキャッシュ内で読
み出し可能となることはもちろんである）。

【００３８】図５のキャッシュテーブル５３のエントリ
の各例は次のように解釈される。 アドレス“１”エントリ − アドレス位置“１”は有
効で周辺装置１６と一致するブロック２３を保持する。 アドレス“２”エントリ − アドレス位置“２”は有
効であるが周辺装置１６に対して変更されているブロッ
ク１００を保持する。 アドレス“３”エントリ − アドレス位置“３”は無
効なブロック６７を保持する。

【００３９】キャッシュテーブル５３に加えて、キャッ
シュテーブルサブシステム５２は読み出し／書き込み要
求に応じてこのテーブルをチェックして、ある特定のデ
ータブロックがキャッシュに存在するかどうか、また存
在する場合それが有効であるかどうか、またその位置を
確認するためのテーブルチェックブロック５４と、キャ
ッシュテーブル５３に変更を加えるためのテーブル更新
ブロック５６と、キャッシュ位置使用状況モニター５５
とを有する。このモニターはキャッシュマネージャコン
トローラがキャッシュに新たなブロックを入れるべきと
の判定をしたとき次に使用すべきアドレスを供給するは
たらきをする。モニター５５はまず無効ブロックを有す
るアドレス位置を探し、それがなければ、アクセスされ
なかった時間の最も長いブロックを有するキャッシュ位
置のアドレスを供給する（他の位置を再使用する方法も
可能であることは理解されよう）。モニター５５の動作
を容易にするために、テーブル中の各エントリに最終使
用時タイムスタンプのためのフィールドをさらに持たせ
ることも可能である。

【００４０】キャッシュマネージャコントローラ５１に
ついては、その機能は以下に図６のフローチャートを参
照して行なうキャッシュマネージャの動作の説明から最
良の理解が得られるであろう。しかし、以下の機能ブロ
ックには特に注意すべきであろう。すなわち。入ってき
た要求が読み出し動作の要求であるか書き込み動作の要
求であるかを判定するパーサブロック５７とオペレーテ
ィングシステムに要求の結果をフラグ場合によってはキ
ャッシュアドレスの形で返す報告ブロック５８である。

【００４１】図６のフローチャートにおいて、キャッシ
ュマネージャがオペレーティングシステム１８からブロ
ック要求を受け取ると（ステップ６０）、パーサ５７が
それが読み出し要求であるか書き込み要求であるかを判
定する（ステップ６１）。読み出し要求である場合、コ
ントローラ５１がテーブルチェックブロック５４にテー
ブル５３を参照して要求されたブロックがキャッシュに
存在するかどうかをチェックさせる（ステップ６２およ
び６３）。キャッシュテーブルがこのブロックに対する
有効エントリを有する場合、コントローラ５１に対して
その旨を表示し、それを関係するキャッシュアドレスに
送り、報告ブロック５８がこのキャッシュアドレスを
“キャッシュ内にあり”フラグとともにオペレーティン
グシステムに出力する（ステップ６７）。同時に、コン
トローラ５１は位置モニター５５を要求されたブロック
が直前に使用されたものとして更新する。オペレーティ
ングシステムはキャッシュアドレスを受け取るとキャッ
シュから要求されたブロックを読み出す。

【００４２】ステップ６３におけるテーブルチェックの
結果要求されたブロックがキャッシュに存在しない（あ
るいは有効ではない）場合、コントローラ５１はモニタ
ー５５にこのブロックの記憶に使用できるキャッシュア
ドレスの供給を要求する（ステップ６４）。モニター５
５はテーブル５３をチェックして無効ブロックを発見す
ると、それに対応するアドレスを報告ブロック５８に渡
し（ステップ６５、６８）、このアドレスがオペレーテ
ィングシステムに返される。同時に、報告ブロック５８
は要求されたブロックは大量記憶周辺装置１６から読み
出すべきことを示す“キャッシュ内になし”フラグをオ
ペレーティングシステムに返す。オペレーティングシス
テム（駆動装置３１）はこのブロック自体を受け取った
キャッシュアドレスに転送するか、あるいは、周辺装置
コントローラがＤＭＡ（ＭＡＳＴＥＲ）の可能なもので
ある場合、周辺装置コントローラにこのタスクの実行を
命令する。次に、オペレーティングシステムはキャッシ
ュからこのブロックを読み出す。一方、キャッシュマネ
ージャコントローラ５１はテーブル更新ブロック５６に
キャッシュテーブルをこの新たなブロックのＩＤと
“Ｖ、Ｃ”の状態フラグを反映するように更新させる
（ステップ６９）。さらに、位置使用状況モニターはこ
の新たなブロックの使用状況を記録する（ステップ７
０）。

【００４３】位置使用状況モニターは ステップ６５に
おいて無効ブロックを発見できなかった場合、最も長い
時間使用されなかったブロックを有するキャッシュ位置
を選択する。このブロックに対応する状態フラグがこの
ブロックが変更されていない（したがって周辺装置１６
内の対応するブロックと一致している）ことを示してい
る場合、処理は無効ブロックのエントリの場合について
の上の説明と同様に進められる（ステップ６８、６９、
７０）。しかし、状態フラグがこのブロックに変更が加
えられていることを示している場合、対応するキャッシ
ュ位置を再使用する前にこれを周辺装置１６に書き戻さ
ねばならない。したがって、キャッシュマネージャコン
トローラ５１が使用状況モニターから使用すべき新たな
アドレスおよびそのアドレスが現在有効な変更されたブ
ロックを有することを知らせられると、報告ブロック５
８はそのアドレスを“キャッシュ内になし”フラグおよ
び“ライトバック”フラグとともにオペレーティングシ
ステムに出力する。これらのフラグは要求されたブロッ
クを周辺装置からこの与えられたキャッシュ位置に転送
すべきことだけではなく、この動作に先だってこの与え
られたキャッシュアドレスの既存の内容の周辺装置への
書き戻しを行なわなければならないことを示す（ステッ
プ６６）。オペレーティングシステム（駆動装置３１）
は必要な転送を自ら制御するかあるいは周辺装置コント
ローラ１７の任意のＤＭＡ（ＭＡＳＴＥＲ）機能を用い
て実行しなければならない。一方、キャッシュマネージ
ャコントローラ５１はテーブル５３と位置使用状況モニ
ターを適宜更新する。

【００４４】パーサ５７が最初の要求が書き込み要求で
あると判定すると、処理は図６の右側に示すように進行
する。したがって、やはりテーブル５３がまずチェック
され、要求されたブロックがキャッシュに存在し有効で
あるかどうかが確認される（ステップ７１）。このブロ
ックが存在しないかあるいは無効である場合（ステップ
７２）、報告ブロック５８が、そのブロックを大量記憶
周辺装置に直接書き込むべきことを示す“キャッシュ内
になし”フラグを返す（ステップ７３）。次に、オペレ
ーティングシステムはこの書き込みを自ら制御するか、
あるいは周辺装置コントローラ１７がＤＭＡ（ＭＡＳＴ
ＥＲ）機能を有する場合これにこの転送を実行させる。

【００４５】ステップ７２でこの要求されたブロックが
キャッシュメモリに存在し有効であることがわかった場
合、報告ブロック５８はオペレーティングシステムに対
応するキャッシュアドレスと“キャッシュ内にあり”フ
ラグを返し（ステップ７４）、オペレーティングシステ
ムは周辺装置への書き込みを行なうことなくキャッシュ
内のこのブロックを更新する。キャッシュマネージャコ
ントローラ５１はキャッシュテーブルをこのブロックが
変更されたことを示すように更新する（ステップ７
５）。

【００４６】たとえば、ブロック“２３”に対する読み
出し要求がある場合、アドレス“１”でキャッシュヒッ
トが起こり、このアドレスが返され、このブロックの状
態は変化しない。同じブロックに対する書き込み要求が
ある場合、やはりこのアドレスが返されるが、この場
合、このブロックの状態は“Ｖ、Ｍ”に変わり、このブ
ロックが変更されたことを示す。

【００４７】［変更態様］図３のキャッシュ構成には多
くの変更態様が可能である。たとえば、キャッシュマネ
ージャは“ライトスルー”モードで動作するように構成
することができる。このモードは上述したように常に書
き込み要求のブロック主体の周辺装置１６への書き戻し
を行なうものである。また、キャッシュマネージャは、
書き込みミスが発生したとき問題のブロックが周辺装置
に書き込まれるだけでなくキャッシュ内の新たに割り当
てられた位置にも書き込まれる“書き込み時割り当て”
原理に基づいて動作することができる。“書き込み時割
り当て”は通常“読み出し時割り当て”に替わるものと
してではなくそれに加えて実行されるものである（図３
の実施例には“読み出し時割り当て”が用いられている
ことが理解されよう）。

【００４８】他に、“先読み”機能を実行することも可
能である。これは、読み出しミスが発生すると、問題の
ブロックだけではなくそれに続く隣接ブロック（複数の
ブロックである場合もある）をキャッシュに移動するも
のである。

【００４９】前述したように、キャッシュマネージャ３
０を周辺装置コントローラ１７の一部として、周辺装置
コントローラ１７と同じインターフェースを介してバス
１５とインターフェースするようにすることができる。
この場合、コントローラ１７がＤＭＡ（ＭＡＳＴＥＲ）
機能を有する場合、キャッシュマネージャはキャッシュ
メモリとの間のブロック転送が必要である場合にその実
行をコントローラ１７に直接命令することができる。

【００５０】また別の構成では、バス間インターフェー
ス１４にＤＭＡ（ＭＡＳＴＥＲ）機能を持たせてプロセ
ッサ１０を、キャッシュメモリ１９と大量記憶周辺装置
１６との間およびキャッシュメモリ１９とシステムメモ
リ１１の他の部分との間の（双方向の）転送を実行する
タスクから解放することができる。

【００５１】上記の実施例は完全な連想性を有するキャ
ッシュ構成を前提としたものであるが、他の構成もまた
可能である。たとえば、直接マップされた構成を用いる
ことができ、この構成では大量記憶周辺装置のあるデー
タブロックは１つの特定のキャッシュ位置にしか転送す
ることができない（各キャッシュ位置と周辺装置のデー
タブロックの間には複数対１のマッピングが存在す
る）。かかる構成を用いると、キャッシュマネージャは
オペレーティングシステム駆動装置にアドレスを返す必
要がない。これは駆動装置をある所望のブロックがキャ
ッシュのどこにあるかがわかるように設定することがで
きるためである。キャッシュマネージャは依然としてこ
の所望のブロックが有効であり、キャッシュメモリに存
在することを示さなければならないことはいうまでもな
い。完全な連想性を有するキャッシュ構成と直接マップ
されたキャッシュ構成を両極端とすると、その中間で、
データブロックを２つの所定のキャッシュ位置のいずれ
かに入れることのできる２ウェイ連想性キャッシュ等の
他の方法が可能である。この場合、キャッシュマネージ
ャはやはりオペレーティングシステムに完全なキャッシ
ュアドレスを返す必要がなく、単にそのブロックがキャ
ッシュに存在するかどうか、存在する場合２つの可能な
位置のうちのどちらに存在するかを示す標識を返すだけ
でよい。

【００５２】キャッシュマネージャ３０の詳細な実施態
様については、当業者には完全に専用とされるハードウ
エアを用いる方法あるいはＡＳＩＣ設計等の多数の方法
でこれを実施することが可能であることは明らかであろ
う。また、マイクロコントローラによる方法を用いるこ
ともできる。キャッシュアドレスとブロックＩＤとの対
応付けは（通常ＲＡＭに保持される）ルックアップテー
ブルによって行なわれるものとして説明したが、他の任
意の適当なデータ構造を用いることができる。さらに、
各キャッシュ位置の同定は必ずしもそのアドレスによっ
て行なう必要はなく、（操作あるいはなんらかの検索構
成によって）キャッシュ位置アドレスを得られるもので
あれば他のなんらかの識別子を用いることも可能であ
る。

【００５３】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００５４】(実施態様１）プロセッサと、データブロ
ックを記憶するための大量記憶サブシステムと、前記の
データブロックのうちの選択されたものを一時記憶する
ためのアドレス指定可能な位置を備えるキャッシュメモ
リとして構成されるシステムメモリと、前記のプロセッ
サが接続されるローカルバス、前記のシステムメモリが
接続されるメモリバス、前記のキャッシュマネージャと
大量記憶サブシステムが接続される周辺装置バス、およ
び前記のローカルバス、メモリバス、周辺装置バスを相
互接続するバス間インターフェースを備えるバスシステ
ムを有するコンピュータであって、前記のプロセッサは
前記のバスシステム上に送出される要求によって前記の
キャッシュマネージャに特定のデータブロックが現在前
記のキャッシュメモリにあるかどうかを質問するプログ
ラムを実行する動作をし、前記のキャッシュマネージャ
は、 −識別子によってそれぞれ同定される前記のキャッシュ
メモリのアドレス指定可能な位置を現在そこに記憶され
ている任意の前記のデータブロックに対応付ける対応付
け手段と、 −前記の対応付け手段に対するチェック要求に応じて前
記の特定のデータブロックが現在前記のキャッシュメモ
リに存在するかどうかを調べるチェック手段と、 −前記のチェック手段が前記の特定のデータブロックが
キャッシュメモリに存在することを発見したとき、前記
のバスシステムを介して前記のプログラムに“キャッシ
ュ内にあり”標識を返す動作をする報告手段を有するこ
とを特徴とするコンピュータ。

【００５５】(実施態様２）前記のキャッシュマネージ
ャおよび大量記憶サブシステムは前記の周辺装置バスへ
の同じインターフェースを共用することを特徴とする実
施態様１に記載のコンピュータ。

【００５６】(実施態様３）前記のキャッシュマネージ
ャおよび大量記憶サブシステムは前記の周辺装置バスへ
のそれぞれのインターフェースを有することを特徴とす
る実施態様１に記載のコンピュータ。

【００５７】(実施態様４）前記の報告手段はさらに、
前記のチェック手段が前記の特定のデータブロックが前
記のキャッシュメモリに存在することを発見したとき、
前記の特定のデータブロックが現在記憶されているキャ
ッシュ位置の識別子を前記のプログラムに返す動作をす
ることを特徴とする実施態様１に記載のコンピュータ。

【００５８】(実施態様５）読み出すべきある特定のデ
ータブロックに対する要求に応じて前記のチェック手段
が前記の特定のデータブロックが前記のキャッシュメモ
リに存在しないことを発見すると、前記の報告手段は
“キャッシュ内になし”標識を前記の特定のデータブロ
ックの記憶に用いるべきキャッシュ位置の識別子ととも
に前記のプログラムに返す動作をし、前記の報告手段か
らの前記の“キャッシュ内になし”標識と前記の識別子
を受け取ると、前記のプログラムは前記の特定のデータ
ブロックを前記の大量記憶サブシステムから前記の識別
子によって同定されるキャッシュ位置に転送させること
を特徴とする実施態様１に記載のコンピュータ。

【００５９】(実施態様６）前記の大量記憶サブシステ
ムが前記のバスシステム上のデータブロックの転送を制
御するためのブロック転送制御手段を有し、前記のキャ
ッシュマネージャと大量記憶サブシステムが動作可能に
直接相互接続され、前記のバスシステムへの共通のイン
ターフェースを共用し、前記のキャッシュマネージャ
は、読み出すべきある特定のデータブロックに対する要
求に応じて前記のチェック手段が前記の特定のデータブ
ロックが前記のキャッシュメモリに存在しないことを発
見すると、前記の大量記憶サブシステムの前記のブロッ
ク転送手段に対して前記の特定のデータブロックを転送
開始手段によって指定されるある所定のキャッシュ位置
に転送するように直接命令する動作をする転送開始手段
を有し、前記の報告手段はさらに前記のプログラムに前
記の所定のキャッシュ位置に対応する前記の識別子を返
す動作をすることを特徴とする実施態様１に記載のコン
ピュータ。

【００６０】

【発明の効果】以上のように、本発明を用いると、従来
のシステムの問題点を最小限にし、低コスト、効率およ
び自由度の間の適当な妥協点を提供する外部キャッシュ
構成を提供することができる。

【００６１】すなわち、本発明の構成により、システム
メモリをキャッシュメモリに用いることができ、キャッ
シュサイズの自由度を得ることができ、同時にキャッシ
ュ効率が上がり、またプロセッサは多くのキャッシュ管
理タスクを免除される。

【図面の簡単な説明】

【図１】第１の従来のコンピュータキャッシュシステム
のブロック図である。

【図２】第２の従来のコンピュータキャッシュシステム
のブロック図である。

【図３】本発明によるコンピュータキャッシュシステム
のブロック図である。

【図４】図３のコンピュータキャッシュシステムにおけ
るキャッシュメモリ位置へのデータブロックの割り当て
を示す図である。

【図５】図３のシステムのキャッシュマネージャの機能
ブロック図である。

【図６】図５のキャッシュマネージャの動作を示すフロ
ー図である。

【符号の説明】

１０：システムプロセッサ １１：システムメモリ １２：プロセッサローカルバス １３：メモリバス １４：バス間インターフェース １５：周辺装置バス １６：大量記憶周辺装置 １７：周辺装置コントローラ １８：オペレーティングシステム １９：システムメモリ１１の部分 ２０：キャッシュ管理ソフトウエア ２３、６７、１００：データブロック ２５：キャッシュメモリ ２６：ハードウエアキャッシュコントローラ ３０：キャッシュマネージャ回路 ３１：駆動装置 ４０：キャッシュメモリ領域１９内の最初の３つのアド
レス位置 ５０：バスインターフェース ５１：キャッシュマネージャコントローラ ５２：キャッシュテーブルサブシステム ５３：キャッシュテーブル ５４：テーブルチェックブロック ５５：キャッシュ位置使用状況モニター ５６：テーブル更新ブロック ５７：パーサブロック ５８：報告ブロック ６０、６１、６２、６３、６４、６５、６６、６７、６
８、６９、７０、７１、７２、７３、７４、７５：キャ
ッシュマネージャ動作ステップ Ｃ、Ｍ、Ｕ、Ｖ：状態フラグ

Claims (1)

【特許請求の範囲】
1. 【請求項１】プロセッサと、 データブロックを記憶するための大量記憶サブシステム
   と、 前記のデータブロックのうちの選択されたものを一時記
   憶するためのアドレス指定可能な位置を備えるキャッシ
   ュメモリとして構成されるシステムメモリと、 前記のプロセッサが接続されるローカルバス、前記のシ
   ステムメモリが接続されるメモリバス、前記のキャッシ
   ュマネージャと大量記憶サブシステムが接続される周辺
   装置バス、および前記のローカルバス、メモリバス、周
   辺装置バスを相互接続するバス間インターフェースを備
   えるバスシステムを有するコンピュータであって、 前記のプロセッサは前記のバスシステム上に送出される
   要求によって前記のキャッシュマネージャに特定のデー
   タブロックが現在前記のキャッシュメモリにあるかどう
   かを質問するプログラムを実行する動作をし、前記のキ
   ャッシュマネージャは、 −識別子によってそれぞれ同定される前記のキャッシュ
   メモリのアドレス指定可能な位置を現在そこに記憶され
   ている任意の前記のデータブロックに対応付ける対応付
   け手段と、 −前記の対応付け手段に対するチェック要求に応じて前
   記の特定のデータブロックが現在前記のキャッシュメモ
   リに存在するかどうかを調べるチェック手段と、 −前記のチェック手段が前記の特定のデータブロックが
   キャッシュメモリに存在することを発見したとき、前記
   のバスシステムを介して前記のプログラムに“キャッシ
   ュ内にあり”標識を返す動作をする報告手段を有するこ
   とを特徴とするコンピュータ。