JPS58120319A - パルス幅伸張回路 - Google Patents
パルス幅伸張回路Info
- Publication number
- JPS58120319A JPS58120319A JP371182A JP371182A JPS58120319A JP S58120319 A JPS58120319 A JP S58120319A JP 371182 A JP371182 A JP 371182A JP 371182 A JP371182 A JP 371182A JP S58120319 A JPS58120319 A JP S58120319A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse
- flop circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ＠＠ｔ）属する技術分野〕
本発明はデジタル論理回路の一つで、入力パルスが与え
られた時点からあらかじめ定められた時間だけ持続する
出力パルスを送出する回路に関する。特に％持続する時
間が、例えば１分間以上であるような長い時間の回路と
して適するパルス嘱伸長回路に関するものである。
られた時点からあらかじめ定められた時間だけ持続する
出力パルスを送出する回路に関する。特に％持続する時
間が、例えば１分間以上であるような長い時間の回路と
して適するパルス嘱伸長回路に関するものである。
第１図に従来例回路のブロック構成図を示す。
入力端子ＩＫ与えられる入力パルス社、双安定フリップ
フロップ回路２０セツト入力８に加えられ、その出力ｑ
Ｆｉ出力端子３に導れるとともに、積分回路４０人力に
与えられる。この積分回路４の出力は閾値回路５に与え
られ、その出力がフリツプフロツプ回路２のリセット入
力ＲＫ帰還される。
フロップ回路２０セツト入力８に加えられ、その出力ｑ
Ｆｉ出力端子３に導れるとともに、積分回路４０人力に
与えられる。この積分回路４の出力は閾値回路５に与え
られ、その出力がフリツプフロツプ回路２のリセット入
力ＲＫ帰還される。
このような構成の回路で杜、入力端子ＩＫ）リガとなる
入力パルスが到来すると、フリップフロップ１路２が立
上り、同時に積分回路４がフリップフロップ回路２の出
力電圧の積分を開始する。
入力パルスが到来すると、フリップフロップ１路２が立
上り、同時に積分回路４がフリップフロップ回路２の出
力電圧の積分を開始する。
その積分出力が所定の閾値に達すると、閾値回路５が出
力を送出し、フリップフロップ回路２がすセットされる
。フリップフロップ回路２が立上っていた時間だけ、出
力端子３ＫＩｆｉハイレベルの信号が送出される。
力を送出し、フリップフロップ回路２がすセットされる
。フリップフロップ回路２が立上っていた時間だけ、出
力端子３ＫＩｆｉハイレベルの信号が送出される。
この従来例回路によりパルス幅を伸張させる仁とができ
るが、出力パルスの持続時間は、積分回路４０時定数と
閾値回路５に設定する閾値により定まる。したがって持
続時間が短い場合はよいが、持続時間がかなり長いもの
が必要であるときＫは、積分回路４の抵抗器の値および
コンデンサの値は大きくなり、回路が大型化する。さら
にアナログ電圧の闇値は精度が悪く雑音に影響されやす
いなど、その持続時間が正確に定まらない欠点がある。
るが、出力パルスの持続時間は、積分回路４０時定数と
閾値回路５に設定する閾値により定まる。したがって持
続時間が短い場合はよいが、持続時間がかなり長いもの
が必要であるときＫは、積分回路４の抵抗器の値および
コンデンサの値は大きくなり、回路が大型化する。さら
にアナログ電圧の闇値は精度が悪く雑音に影響されやす
いなど、その持続時間が正確に定まらない欠点がある。
これらはいずれも実用上の限界があり、持続時間が１分
を越えるものについては、実用的な定数で集積回路とし
て実現することができない。
を越えるものについては、実用的な定数で集積回路とし
て実現することができない。
本発明は、持続時間が長い場合にも正確にこの持続時間
を定めることができるパルス幅伸張回路を提供すること
を目的とする。
を定めることができるパルス幅伸張回路を提供すること
を目的とする。
〔本発明の要点〕
本発明はこれを改良するもので、入力パルスにより一方
の安定状態となる双安定フリップフロップ回路と、この
フリップフロップ回ＩＮＫ制御されこのフリップフロッ
プ回路が上記一方の安定状態にある時間だけ一定周波数
の信号を発生する発振回路と、この発振回路の出力信号
を所定の分周比で分周しその分周出力が上記フリップフ
ロップ回路に帰還されこの分周出力が送出されたときに
上記フリップフロップ回路が他方の安定状＠になるよう
に構成された分周回路とを備え、上記フリッププロップ
回路の出力信号が出力端子に導かれたことを特徴とする
。
の安定状態となる双安定フリップフロップ回路と、この
フリップフロップ回ＩＮＫ制御されこのフリップフロッ
プ回路が上記一方の安定状態にある時間だけ一定周波数
の信号を発生する発振回路と、この発振回路の出力信号
を所定の分周比で分周しその分周出力が上記フリップフ
ロップ回路に帰還されこの分周出力が送出されたときに
上記フリップフロップ回路が他方の安定状＠になるよう
に構成された分周回路とを備え、上記フリッププロップ
回路の出力信号が出力端子に導かれたことを特徴とする
。
第２図は本発明実施例回路のブロック構成図である。入
力端子ＩＫ与えられる入力パルスは、双安定アリツブフ
ロップ回路２０セツト入力８に与えられ、その出力ｑは
出力端子３に導くとと４Ｋ、分岐して発振回路６を制御
する。この例ではフリップフロップ回路２の出力ｑがノ
・イレベルのとき、発振回路６はバイアス電圧が動作状
態となって一定周波数の出力を送出する。この出力は分
周回路７に加えられてｙ分周され、その分周出力はフリ
ップフロップ回路２のリセット人力に帰還される。
力端子ＩＫ与えられる入力パルスは、双安定アリツブフ
ロップ回路２０セツト入力８に与えられ、その出力ｑは
出力端子３に導くとと４Ｋ、分岐して発振回路６を制御
する。この例ではフリップフロップ回路２の出力ｑがノ
・イレベルのとき、発振回路６はバイアス電圧が動作状
態となって一定周波数の出力を送出する。この出力は分
周回路７に加えられてｙ分周され、その分周出力はフリ
ップフロップ回路２のリセット人力に帰還される。
第３ＩｌＩＫこの回路の動作を説明するタイムチャート
を示す、すなわち、入力端子ＩＫ入力パルスムが到来す
ると、これｋより７リツプフ一ツプ回路２がセットされ
て、その出力ＱＫは信号１が送出湯れる。これと同時に
発振回路６は動作状態となって、一定周波数の繰返しパ
ルス０を送出する。
を示す、すなわち、入力端子ＩＫ入力パルスムが到来す
ると、これｋより７リツプフ一ツプ回路２がセットされ
て、その出力ＱＫは信号１が送出湯れる。これと同時に
発振回路６は動作状態となって、一定周波数の繰返しパ
ルス０を送出する。
これが分周回路７でＭ回計数されると、その出力Ｋ１１
ｍのパルスＤが送出され、フリップフロップ回路２がリ
セットされる。これにより入力端子１に与えられた短い
入力パルスムは、出力端子２に伸長されて出力パルス１
として送出される。
ｍのパルスＤが送出され、フリップフロップ回路２がリ
セットされる。これにより入力端子１に与えられた短い
入力パルスムは、出力端子２に伸長されて出力パルス１
として送出される。
この回路は全てデジタル回路で構成され、出力パルスの
持続時間社、発振回路６の発振周波数と分周回路７０分
周比で定まる０発振周波数はその必要な精ｆＫ応じて安
価な構成（例えばＯＲ回路）から、精度の高い高価な構
成（水晶振動子中恒温槽使用）まで、任意に選択設計す
ることができる０分周比は必要に応じてデジタル的にい
くつＫでも設定することができる。
持続時間社、発振回路６の発振周波数と分周回路７０分
周比で定まる０発振周波数はその必要な精ｆＫ応じて安
価な構成（例えばＯＲ回路）から、精度の高い高価な構
成（水晶振動子中恒温槽使用）まで、任意に選択設計す
ることができる０分周比は必要に応じてデジタル的にい
くつＫでも設定することができる。
発振回路６の動作制御は、必ずしも発振および停止を制
御しなくとも、制御信号により出力ゲートを制御するよ
うに構成することができる。この場合には発振回路６を
連続的に動作させることができるので、発振回路６０安
定度および精度は高くなる。
御しなくとも、制御信号により出力ゲートを制御するよ
うに構成することができる。この場合には発振回路６を
連続的に動作させることができるので、発振回路６０安
定度および精度は高くなる。
以上述べたように１本発明によれば、出力パルスの持続
時間は、短いものから龜わめて長いものまで、任意Ｋか
つ正確に設定することのできる回路が得られる。この回
路は大型のコンデンサ等を必要としないので小ｍに構成
することができる。
時間は、短いものから龜わめて長いものまで、任意Ｋか
つ正確に設定することのできる回路が得られる。この回
路は大型のコンデンサ等を必要としないので小ｍに構成
することができる。
第１図は従来例回路のブロック構成図。
第２図は本発明実施例回路のブロック構成図。
第５図は動作説明用のタイムチャート。ム〜Ｄは第２Ｉ
ｉｌＫＸ印で示すム〜Ｄの点の波形を示す。 １−・・入力端子、２・・・双安定フリップフロップ回
路、３・・・出力端子、４−・・積分回路、５・・・閾
値回路、６・・・発振回路（フリップフロップ回路の出
力で発振および停止が制御される）、７・・・分周回路
。 Ｍ１図 ｙｌ ２ 図 Ｄ□８−一一丁し −【
ｉｌＫＸ印で示すム〜Ｄの点の波形を示す。 １−・・入力端子、２・・・双安定フリップフロップ回
路、３・・・出力端子、４−・・積分回路、５・・・閾
値回路、６・・・発振回路（フリップフロップ回路の出
力で発振および停止が制御される）、７・・・分周回路
。 Ｍ１図 ｙｌ ２ 図 Ｄ□８−一一丁し −【
Claims (1)
- （１） 入力端子に与えられる入力パルスにより一方
の安定状態となる双安定アリツブフロップ−路と、この
７リツプフロツプ回路に制御されこのツリツブフロップ
回路が上記一方の安定状態にある時間だけ一定周波数の
信号を発生する発振回路と、この−振回路の出力信号を
所定の分周比で分周しその分周出力が上記ツリツブフロ
ップ回路に帰還されζＯ分周出力が送出されたとき上記
ツリツブフロップ回路が他方の安定状態になるように構
成された分周回路とを備え、上記フリップフロップ回路
の出力信号が出力端子に導かれたパルス幅伸張回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP371182A JPS58120319A (ja) | 1982-01-12 | 1982-01-12 | パルス幅伸張回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP371182A JPS58120319A (ja) | 1982-01-12 | 1982-01-12 | パルス幅伸張回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58120319A true JPS58120319A (ja) | 1983-07-18 |
Family
ID=11564911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP371182A Pending JPS58120319A (ja) | 1982-01-12 | 1982-01-12 | パルス幅伸張回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58120319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2197110A1 (de) * | 2008-12-08 | 2010-06-16 | Krohne Messtechnik GmbH | Schaltungsanordnung zur Erzeugung kurzer elektrischer Impulse |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168161A (ja) * | 1974-12-10 | 1976-06-12 | Matsushita Electric Industrial Co Ltd |
-
1982
- 1982-01-12 JP JP371182A patent/JPS58120319A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168161A (ja) * | 1974-12-10 | 1976-06-12 | Matsushita Electric Industrial Co Ltd |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2197110A1 (de) * | 2008-12-08 | 2010-06-16 | Krohne Messtechnik GmbH | Schaltungsanordnung zur Erzeugung kurzer elektrischer Impulse |
| US8253439B2 (en) | 2008-12-08 | 2012-08-28 | Krohne Messtechnik Gmbh | Circuit arrangement for producing short electrical pulses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100218975B1 (ko) | 정밀한 rc발진기 | |
| US4754163A (en) | Pulse generator with adjustable pulse frequency, pulse width and pulse delay | |
| KR890017866A (ko) | 필터회로 | |
| US3646370A (en) | Stabilized monostable delay multivibrator or one-shot apparatus | |
| US4207539A (en) | Frequency synthesizer | |
| US4011516A (en) | Frequency correction arrangement | |
| US3708757A (en) | Oscillator loop including two double valued mosfet delay networks | |
| US2903605A (en) | Extended gate generating circuit | |
| JPS58120319A (ja) | パルス幅伸張回路 | |
| JPS5935218B2 (ja) | Ｐｌｌ回路 | |
| US3818251A (en) | Monolithic integrated master-slave flip-flop circuit | |
| US3517326A (en) | Gate relaxation oscillator | |
| US4054847A (en) | Pulse oscillator circuit | |
| US3846647A (en) | Trigger circuit for use with multivibrators | |
| US3965431A (en) | Circuitry for producing pulses with precise predetermined widths | |
| US3566301A (en) | Multivibrator with linearly variable voltage controlled duty cycle | |
| US4728816A (en) | Error and calibration pulse generator | |
| US3461404A (en) | Disconnectable pulse generator | |
| US3452219A (en) | Voltage controlled digital circuits | |
| US3946209A (en) | High frequency counter having signal level sensitivity | |
| US4507624A (en) | Voltage-to-frequency converters | |
| US3023363A (en) | Rate divider circuit | |
| US3537033A (en) | Astable multivibrator | |
| US6133771A (en) | Device for generating pulses of high-precision programmable duration | |
| KR940002744B1 (ko) | 수동 리셋 스위치에 의한 고정밀 미세 단일 펄스 발생회로 |