JPS5812045A - ストアデ−タプロセツサ - Google Patents
ストアデ−タプロセツサInfo
- Publication number
- JPS5812045A JPS5812045A JP56111172A JP11117281A JPS5812045A JP S5812045 A JPS5812045 A JP S5812045A JP 56111172 A JP56111172 A JP 56111172A JP 11117281 A JP11117281 A JP 11117281A JP S5812045 A JPS5812045 A JP S5812045A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- control circuit
- circuit
- terminal devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Cash Registers Or Receiving Machines (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ｐｏｓ （販売時点情報管理）方式等にお
いて、端末装置との間でデータの送受信を行いかつデー
タの処理を行うストアデータプロセッサに関するもので
ある。
いて、端末装置との間でデータの送受信を行いかつデー
タの処理を行うストアデータプロセッサに関するもので
ある。
従来この種の装置として第１図に示すものがあり九。第
１図において（１ｍ） 、 （ｌｂ） 、・・・はそれ
ぞれ端末装置、（２）ハスドアデータプロセッサ、（３
）は回線インタフェース回路、（４）は中央処理ユニッ
ト（以下ＣＰＵと略記する）％（５）はサービス要求検
出回路、（６）はデータ変換回路、（７）はリアルタイ
ム回線制御回路である。
１図において（１ｍ） 、 （ｌｂ） 、・・・はそれ
ぞれ端末装置、（２）ハスドアデータプロセッサ、（３
）は回線インタフェース回路、（４）は中央処理ユニッ
ト（以下ＣＰＵと略記する）％（５）はサービス要求検
出回路、（６）はデータ変換回路、（７）はリアルタイ
ム回線制御回路である。
回線インタフェース回路（３）は各端末装置（１ｍ）。
（ｌｂ）、−＆ストアデータプロセッサ（２）との接続
のための回路で、サービス要求検出回路（５）は各端末
装置（１ｍ）、（ｌｂ）・・・から回線インタフェース
回路（３）へ送られてくる信号の中からＣＰＵ （４）
でのサービスを要求するものを検出し、ＣＰＵ（４）は
各端末装置（１ｍ）、（ｔｂ）・・・から送られてくる
データに適当な処理を施して格納し、各端末装置（１ｍ
）、（ｌｂ）・−・へ送出すべきデータを出力する。ま
た格端末装置（１ｍ）。
のための回路で、サービス要求検出回路（５）は各端末
装置（１ｍ）、（ｌｂ）・・・から回線インタフェース
回路（３）へ送られてくる信号の中からＣＰＵ （４）
でのサービスを要求するものを検出し、ＣＰＵ（４）は
各端末装置（１ｍ）、（ｔｂ）・・・から送られてくる
データに適当な処理を施して格納し、各端末装置（１ｍ
）、（ｌｂ）・−・へ送出すべきデータを出力する。ま
た格端末装置（１ｍ）。
（１ｂ）・−に入出力されるときのデータの形態とＣＰ
Ｕ（４）内で処理され格納されるデータの形態とは互に
異なっているので、同一データの両形態間の変換はデー
タ変換回路（６）において行われる。リアルタイム回線
制御回路（７）は各端末装置とストアデータプロセッサ
（２）との間のデータの入出力のため各端末装置とスト
アデータプロセッサ（２）との間の接続を制御し、ＣＰ
Ｕ （４）との間で応答を繰返しながらデータ変換回路
（６）を制御し回線インタフェース回路（３）とＣＰＵ
（４）との間のデータの相互変換をともなう入出力を
制御する。
Ｕ（４）内で処理され格納されるデータの形態とは互に
異なっているので、同一データの両形態間の変換はデー
タ変換回路（６）において行われる。リアルタイム回線
制御回路（７）は各端末装置とストアデータプロセッサ
（２）との間のデータの入出力のため各端末装置とスト
アデータプロセッサ（２）との間の接続を制御し、ＣＰ
Ｕ （４）との間で応答を繰返しながらデータ変換回路
（６）を制御し回線インタフェース回路（３）とＣＰＵ
（４）との間のデータの相互変換をともなう入出力を
制御する。
次に第１図の回路の動作を説明する。端末装置（ｌａ）
、 （ｌｂ）・・・からデータが入力されると、回線イ
ンタフェース（３）を介してサービス要求がサービス要
求検出回路（５）で検出される。一方、リアルタイム回
線制御回路（７）は常時、サービス要求検出回路（５）
の出力を調査しており、サービス要求を検出しかつその
サービス要求が有効であることを確認した場合、当該サ
ービス要求を発した端末装置（例えば端末装置（１ａ）
とする）とデータ変換回路（６）、リアルタイム回線制
御回路（７）の間の回線を接続し、当該端末装置（１＆
）からのデータを受信する。このデータ受信を完了する
と、リアルタイム回線制御回路（７）はＣＰＵ （４）
に対しサービス要求を行い、ＣＰＵ （４）が要求され
たサービスを行ってデータ処理を完了すると、データ処
理の完了したことを当該端末装置（１ａ）に通知し、端
末装置（１ａ）との回線を切断した後、再びサービス要
求検出回路（５）の出力の調査（すなわち次のサービス
要求の検出）にうつる。
、 （ｌｂ）・・・からデータが入力されると、回線イ
ンタフェース（３）を介してサービス要求がサービス要
求検出回路（５）で検出される。一方、リアルタイム回
線制御回路（７）は常時、サービス要求検出回路（５）
の出力を調査しており、サービス要求を検出しかつその
サービス要求が有効であることを確認した場合、当該サ
ービス要求を発した端末装置（例えば端末装置（１ａ）
とする）とデータ変換回路（６）、リアルタイム回線制
御回路（７）の間の回線を接続し、当該端末装置（１＆
）からのデータを受信する。このデータ受信を完了する
と、リアルタイム回線制御回路（７）はＣＰＵ （４）
に対しサービス要求を行い、ＣＰＵ （４）が要求され
たサービスを行ってデータ処理を完了すると、データ処
理の完了したことを当該端末装置（１ａ）に通知し、端
末装置（１ａ）との回線を切断した後、再びサービス要
求検出回路（５）の出力の調査（すなわち次のサービス
要求の検出）にうつる。
従来のストアデータプロセッサは以上のように構成され
ているので、リアルタイム処理の必要がない端末装置を
接続する場合においてもリアルタイム処理を必要・とす
る端末装置と同様リアルタイム回線制御回路（７）によ
って処理しなければならぬ点において無駄があった。リ
アルタイム回線制御回路（７）で処理できる端末装置の
総数には制限があるので、リアルタイム処理の不必要な
端末装置をリアルタイム回線制御回路（７）で処理する
と、実際にリアルタイム処理を必要とする端末装置の処
理可能台数が減少するという欠点があった。
ているので、リアルタイム処理の必要がない端末装置を
接続する場合においてもリアルタイム処理を必要・とす
る端末装置と同様リアルタイム回線制御回路（７）によ
って処理しなければならぬ点において無駄があった。リ
アルタイム回線制御回路（７）で処理できる端末装置の
総数には制限があるので、リアルタイム処理の不必要な
端末装置をリアルタイム回線制御回路（７）で処理する
と、実際にリアルタイム処理を必要とする端末装置の処
理可能台数が減少するという欠点があった。
この発明上上記のような従来のものの欠点を除去するた
めＫなされたもので、リアルタイム回線制御回路の他に
さらにバッチ回線制御回路を併設し、リアルタイム処理
の不必要な多数の端末装置からのデータはＣＰＵからの
指令によってノ（ツチ回線制御回路によって処理し、リ
アルタイム処理の必要な端末装置からのデータの処理に
影響を与えないようＫしたストアデータプロセッサを提
供することを目的としている。
めＫなされたもので、リアルタイム回線制御回路の他に
さらにバッチ回線制御回路を併設し、リアルタイム処理
の不必要な多数の端末装置からのデータはＣＰＵからの
指令によってノ（ツチ回線制御回路によって処理し、リ
アルタイム処理の必要な端末装置からのデータの処理に
影響を与えないようＫしたストアデータプロセッサを提
供することを目的としている。
以下、この発明の実施例を図について説明する。
第２図はこの発明の一実施例を示すブロック図でｔ第２
図において第１図と同一符号は同一部分を示し、ただ第
１図における端末装置（ｌａ）、（ｌｂ）・・・の中に
はリアルタイム処理の必要な端末装置とリアルタイム処
理を必要としない端末装置とが含まれる場合があったが
、第２図においては（ｔａ）、（ｉｂ）・・・はリアル
タイム処理の必要な端末装置を示し、（ｌｅ）、（ｌｄ
）・・・はリアルタイム処理の不必要な端末装置を示す
。（８）はバッチ回線制御回路で、ノ（ツチ回線制御回
路（８）はＣＰＵ （４）により起動された後データ変
換回路（６）を制御する。（９）は集線装置であってリ
アルタイム処理の不必要な端末装置（ＩＣ）・（１ｄ）
・・・の回線を一括する。
図において第１図と同一符号は同一部分を示し、ただ第
１図における端末装置（ｌａ）、（ｌｂ）・・・の中に
はリアルタイム処理の必要な端末装置とリアルタイム処
理を必要としない端末装置とが含まれる場合があったが
、第２図においては（ｔａ）、（ｉｂ）・・・はリアル
タイム処理の必要な端末装置を示し、（ｌｅ）、（ｌｄ
）・・・はリアルタイム処理の不必要な端末装置を示す
。（８）はバッチ回線制御回路で、ノ（ツチ回線制御回
路（８）はＣＰＵ （４）により起動された後データ変
換回路（６）を制御する。（９）は集線装置であってリ
アルタイム処理の不必要な端末装置（ＩＣ）・（１ｄ）
・・・の回線を一括する。
次に第２図の回路の動作だついて説明するが、端末装置
（１１）、（ｌｂ）・・・とストアデータプロセッサ（
２）との間の動作は第１図について説明した動作と同様
であるので重複した説明は省略する。
（１１）、（ｌｂ）・・・とストアデータプロセッサ（
２）との間の動作は第１図について説明した動作と同様
であるので重複した説明は省略する。
ＣＰＵ （４）において必要が生じた場合、ＣＰＵ （
４）はノ（ツチ回線制御回路（８）を起動し、データ変
換回路（６）の制御をバッチ回線制御回路（８）へ移す
。バッチ回線制御回路（８） ＦｉＣＰＵ （４）から
起動されると、集線装置（９） Ｋ対しデータ送信を要
求する。集線装置（９）は端末装置（ｌｃ）、（１ｄ）
からデータを収集し回線インタフェース回路（３）に送
る。バッチ回線制御回路（８）は回線インタフェース回
路（３）を経たこのデータをデータ変換回路（６）によ
って変換しＣＰＵ （４）へ入力する。集線装置（９）
からのデータ受信が完了すると、ＣＰＵ （４）はデー
タ変換回路（６）の制御をバッチ回線制御回路（８）か
らリアルタイム回線制御回路（７）へ移す。
４）はノ（ツチ回線制御回路（８）を起動し、データ変
換回路（６）の制御をバッチ回線制御回路（８）へ移す
。バッチ回線制御回路（８） ＦｉＣＰＵ （４）から
起動されると、集線装置（９） Ｋ対しデータ送信を要
求する。集線装置（９）は端末装置（ｌｃ）、（１ｄ）
からデータを収集し回線インタフェース回路（３）に送
る。バッチ回線制御回路（８）は回線インタフェース回
路（３）を経たこのデータをデータ変換回路（６）によ
って変換しＣＰＵ （４）へ入力する。集線装置（９）
からのデータ受信が完了すると、ＣＰＵ （４）はデー
タ変換回路（６）の制御をバッチ回線制御回路（８）か
らリアルタイム回線制御回路（７）へ移す。
バッチ回線制御回路（８）が動作中でも、リアルタイム
回線制御回路（７）はリアルタイム処理の必要な端末装
置（１ｍ）、（ｌｂ）・・・からのサービス要求検出を
継続的に行い、サービス要求を検出し、かつ有効な要求
であることを確認するとＣＰＵ （４） Ｋ対しサービ
ス要求を行う。ＣＰＵ （４）はこの要求を受付けて、
データ変換回路（６）の制御をバッチ回線制御回路（８
）からリアルタイム回線制御回路（７）へ移す。
回線制御回路（７）はリアルタイム処理の必要な端末装
置（１ｍ）、（ｌｂ）・・・からのサービス要求検出を
継続的に行い、サービス要求を検出し、かつ有効な要求
であることを確認するとＣＰＵ （４） Ｋ対しサービ
ス要求を行う。ＣＰＵ （４）はこの要求を受付けて、
データ変換回路（６）の制御をバッチ回線制御回路（８
）からリアルタイム回線制御回路（７）へ移す。
以上のように、この発明によれば端末装置とのデータ伝
送に用いる回線をリアルタイム処理回線とバッチ処理回
線により構成したので、リアルタイム処理の不必要な多
数の端末装置とリアルタイム処理め必要な端末装置と倉
、回線効率を低下させずに、同時に制御できるという効
果がある。
送に用いる回線をリアルタイム処理回線とバッチ処理回
線により構成したので、リアルタイム処理の不必要な多
数の端末装置とリアルタイム処理め必要な端末装置と倉
、回線効率を低下させずに、同時に制御できるという効
果がある。
第１図は従来の装置を示すブロック図、第２図はこの発
明の一実施例を示すブロック図である。 （１ｍ）、（ｌｂ）−＝リアルタイム処理の必要な端末
装置、（ｌｅ）、（ｌｄ） −’Ｊアルタイム処理の不
必要な端末装置、（２）・・・ストアデータプロセッサ
、（３）・・・回線インタフェース回路、（４）・・・
中央処理ユニット（ＣＰＵ）、（５）−・・サービス要
求検出回路、（６）・・・データ変換回路、（７）・・
・リアルタイム回線制御回路、（８）・・・ノ（ツチ回
線制御回路、α傷・・・集線装置。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − ： −−−一一一一−Ｊ
明の一実施例を示すブロック図である。 （１ｍ）、（ｌｂ）−＝リアルタイム処理の必要な端末
装置、（ｌｅ）、（ｌｄ） −’Ｊアルタイム処理の不
必要な端末装置、（２）・・・ストアデータプロセッサ
、（３）・・・回線インタフェース回路、（４）・・・
中央処理ユニット（ＣＰＵ）、（５）−・・サービス要
求検出回路、（６）・・・データ変換回路、（７）・・
・リアルタイム回線制御回路、（８）・・・ノ（ツチ回
線制御回路、α傷・・・集線装置。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − ： −−−一一一一−Ｊ
Claims (1)
- 複数の端末装置からのデータを収集処理しかつ上記端末
装置へデータの送信を行うストアデータプロセッサにお
いて、データの処理を行う中央処理ユニットと、この中
央処理ユニット内におけるデータの形態と上記端末装置
内圧おけるデータの形態との間で相互変換を行うデータ
変換回路と、上記端末装置のうちリアルタイム処理を必
要とする端末装置から発せられる有効なサービス要求を
検出し当該端末装置のサービス要求を受けつけ当該端末
装置との間で回線を接続し上記データ変換回路を介して
データを受信しかつ上記中央処理ユニットに対しデータ
処理のサービスを要求し中央処理ユニットにおけるデー
タ処理のサービスが終了すると上記サービス要求を受け
つけた端末装置に通知して回線の切断を行うリアルタイ
ム回線制御回路と、上記中央処理ユニットからの指令に
より上記端末装置のうちリアルタイム処理を必要としな
い端末装置の回線を一括する集線装置に対しデータの送
信を要求しこの要求忙よって送出されたデータを上記デ
ータ変換回路を介して入力するパッチ回線制御回路とを
備えたことを特徴とするストアデータプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111172A JPS5812045A (ja) | 1981-07-14 | 1981-07-14 | ストアデ−タプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111172A JPS5812045A (ja) | 1981-07-14 | 1981-07-14 | ストアデ−タプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5812045A true JPS5812045A (ja) | 1983-01-24 |
Family
ID=14554301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111172A Pending JPS5812045A (ja) | 1981-07-14 | 1981-07-14 | ストアデ−タプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812045A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0478000A (ja) * | 1990-07-20 | 1992-03-12 | Tokyo Electric Co Ltd | 販売データ送信装置 |
-
1981
- 1981-07-14 JP JP56111172A patent/JPS5812045A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0478000A (ja) * | 1990-07-20 | 1992-03-12 | Tokyo Electric Co Ltd | 販売データ送信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745733A (en) | Computer system including a portable portion and a stationary portion providing both uni-processing and multiprocessing capabilities | |
| JPS5812045A (ja) | ストアデ−タプロセツサ | |
| US6564277B1 (en) | Method and system for handling interrupts in a node controller without attached processors | |
| JPH08242254A (ja) | マルチメディアサーバー | |
| JP3832543B2 (ja) | 結合装置のポーリング方法および結合装置 | |
| JPS5927647A (ja) | デ−タ送信装置 | |
| JPH01217659A (ja) | Ｉ／ｏ割り込み制御方式 | |
| JP2502850B2 (ja) | Ｓｃｓｉシステムのコミュニケ―ション方法 | |
| JPH05324545A (ja) | バス制御装置 | |
| JPH0478249A (ja) | 通信制御方法 | |
| JPS6063674A (ja) | ローカル・エリア・ネツトワーク・システムにおけるフアイル検索方式 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JP2564499B2 (ja) | 送信データのフロー制御方法 | |
| JPH0256149A (ja) | 通信処理装置 | |
| JPH02105739A (ja) | Ｉｓｄｎ端末アダプタ装置 | |
| JP2925049B2 (ja) | 入力バッファ制御方式 | |
| JPH03255564A (ja) | 仮想端末制御方式 | |
| JPH0311848A (ja) | 通信制御装置 | |
| JPH03278262A (ja) | 情報処理装置 | |
| JPS61224756A (ja) | フラグ同期手順による伝送方式 | |
| JP2002360519A (ja) | 医用画像通信方法およびそのシステム | |
| JPS63141134A (ja) | 割込制御装置 | |
| JPH03108930A (ja) | 非同期通信方式 | |
| JPS6337453A (ja) | バススイツチ装置 | |
| JPH01272346A (ja) | 診断通信方式 |