JPS58120B2 - 集積回路およびその製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は多数の集積回路を、異なる組の回路は特定の蓄
積された情報を表す異なる相互接続をされるように形成
する工程から成るプログラム可能な集積回路製造法に係
るものである。

使用者により指定された具体的な多数のワード表示を形
成するため、製造中（異なるマスクを用いて、）たとえ
ばリードオンリーメモリーのような一般用途の集積回路
アレイをプログラムすることは周知である。

実際そのような一般用途のアレイはそれぞれ数百の異な
る表示を蓄積するため、数百の異なる種類又はコードに
作られる。

製造工程中そのようなほとんど見ただけでは区別がつか
ず、しかし電気的には異なる多数の集積回路チップを固
定し分離することは負担と時間のかかる仕事である。

従って、マスク−プログラムアレイのコードを、アレイ
が試験できかつその後全製造工程中コードが同一である
か否かを記録することなく、製造のため分離できるよう
決定する容易な方法の必要性が生じた。

先の問題は本発明に従い解決される。

本発明は以下の点を特徴とする。

すなわち、バイアス電圧導電体は基準電位又はあらかじ
め決められたバイアス電圧に選択的に接続される。

識別回路が該導電体に接続され、該バイアス電圧導電体
が基準電位に接続されたのに応答する。

また、該入力信号導電体への具体的な極性の質問信号に
応答する。

この信号は該入力信号導電体に、該識別回路の形態によ
り決る複数ディジットの二値表示を与えるためのもので
ある。

また、該バイアス電圧導電体があらかじめ決められたバ
イアス電圧に接続されるのに応答し、該入力信号導電体
に該特定極性の印加信号と同一の電圧を与える。

本発明の一例に従うと、識別回路網が多種構成可能な回
路アレイの製造中、集積回路チップ上に形成される。

回路網の接続パターンは、次にアレイに具体化される具
体的な構成を、他と区別して表すよう形成される。

続いて、たとえば複数の異なるコードチップの試験及び
分類中、チップはアレイの入力リードに質問電気信号を
印加することにより、識別される。

そのような信号に応答して、チップコードを表わす独特
な電圧パターンが入力（及び出力の一方又は両方）リー
ドに現れる。

しかし、回路アレイの実際の動作中、チップに電力が印
加されると、回路はアレイの入力リードから自動的に分
離される。

従って、識別回路はアレイの使用者には“透明”である
。

すなわち、識別回路がチップ上に存在するということは
、使用者にはわからない。

しかし、本発明の他の面に従うと、他の識別法を用い、
そのうちのいくつかは使用者にもわかるものである。

いずれにしても、そのような方法は物理的にマークをつ
けるか又は全製造工程中チップコードの記録を維持する
必要性を取り除く。

物理的な表示形成がチップをパッケージに入れる時及び
誤りがないと決定される時まで延ばされることは有利で
ある。

本発明の原理は各種の多数の形態がとれる回路アレイに
応用できる。

具体的な例を示すため、そのようなアレイの一例１０を
、第１図中の破線内に概略的に表した。

この周知のアレイはいわゆるリードオンリー（ＲＯＭ）
メモリユニットである。

ユニット１０は非接触交差する多数の水平及び垂直導電
体を含む。

周知のように、これらの交差は多数の複数ビットワード
を表すよう、グループにけても良い。

各ワードの構造は、たとえばトランジスタ又はダイオー
ドのような素子が、各交差点を規定する直交する導電体
間に、結合されているか否かによって決る。

従って、素子が交差点に存在すれば“１“を表し、素子
が存在しなければ”０”を表すかその逆である。

いずれかの方式を用いることにより、使用者が指定した
多数の複数ビットワードが、ここに示したユニット中に
実現される。

具体的な実施例として、ＲＯＭユニット１０のマトリク
スアレイ１２は、通常の方法で２０４８の８ビツトワー
ドを表すよう構成された１６３８４の交差点を含むと仮
定する。

従って、ユニット１０は非運用途に設計された１６ＫＲ
ＯＭに設計されている。

当業者には周知のように、第１図のマトリクスアレイ１
２中に蓄積された２０４８ワードのうちの任意の具体的
な１つは、ユニット１０に対応する１１ビツトアドレス
ワードを加えることにより、アドレスを指定しても良い
。

そのようなアドレスの各ディジットは、入力導電体１４
，１５………Ｎに加えられる。

そのように加えられたワードに応答して、通常のバッフ
ァ・デコーダ及びドライバから成る入力回路１６は、マ
トリクスアレイ１２中に蓄積された具体的な８ビツトワ
ードを選択する。

すると、選択されたワードのビットは、標準の出力回路
１８を経て、それぞれ出力導電体２０．２１………Ｍに
加えられる。

特定のＲＯＭユニットをいくつかのそのようなユニット
から選択するため、チップ選択入力として知られる追加
入力（第１図には示されていない）を設けても良い。

これらの追加入力は、回路識別のためのアドレス人力１
４，１５………Ｎと正確に同じく扱われる。

（あるいはチップ選択は出力回路１８に選択可能にする
信号を印加することにより実現できる。

）第１図のユニット１０の微細部分は、トランジスター
トランジスタ論理（ＴＴＬ）と呼ばれる周知の集積回路
技術を用いて、集積回路構造にすることができる。

そのようなＴＴＬの実施例においては、ふつうクランプ
ダイオードが、各入力導電体と（接地のような）基準電
位点の間に接続される。

そのような３個の入力ダイオード２２，２４及び２６が
第１図に示されている。

これらのダイオードは典型的な場合、それぞれベース及
びコレクタ端子を接続したトランジスタの構造をとる。

２個の入力導電体２Ｂ及び２９は、ユニット１０への電
力供給リードとして働き、第１図に示されている。

導電体２９は（接地のような）基準電位点へ、接続され
るように設計され、導電体２８は（たとえば＋５ボルト
といった）接地に対する特定の値をもった電圧に接続さ
れるように設計されている。

第１図に１例示されているようなＲＯＭユニット１０は
、各種のシステム中の基本要素として使用できる一般用
構造をもつ。

実際使用者は数百の異なるメモリ形態をそれぞれユニッ
トのマトリクスアレイ中に蓄積するため構成する。

典型的な場合、そのような形態のそれぞれは、ユニット
中にその製造の間で、トランジスタあるいはダイオード
のような素子を、マトリクスアレイの規定の交差点で接
続するかしないかによって具体化される。

もし、そのようなユニットが集積回路の形に作られる場
合には、使用者が指定したマトリクスアレイ中の蓄積形
態を規定する符号化されたマスクが準備される。

マスクを用いて半導体ウェハは、次にその上に通常の方
法により、多数のチップが加工される。

チップはそれぞれそのマトリクスアレイの多数の交差点
において、特定の素子パターンをもつ。

先に述べた符号化マスクを形成するのに特に有利な装置
については、１９７５年１０月１９日アール・ジエイ・
コリア及びディー・アール・ヘリオツドに承認された、
“電子ビーム露出システム”と題する米国特許第３９０
０７３７号に述べられている。

そのような計算機制御システムを用いると、複数の異な
る符号化マスクを含んだ単一のマスタマスク構造を形成
することが容易である。

それぞれがＲＯＭユニットを含んだ多数のチップを製造
するため、そのようなマスタマスクを用いてそれに伴う
ウェハを加工する際、異なるメモリコードが単一の量産
工程中チップ中に具体化される。

あるいは、そのような計算機制御システムは、多数の同
一のあるいは異なるＲＯＭユニットを製造するため、ウ
ェハの加工に直接用いても良い。

従って、あるウェハは多数の同一のＲＯＭユニットかあ
るいは多数の異なる符号化されたＲＯＭユニットを含ん
で良い。

多数のウェハが加工される実際の生産工程では、特定の
チップとその指示コードの対応を完全にする記録を維持
する仕事は、単調で過酷で費用がかかる。

（それらの製造の初期の段階で微細構造のチップに、物
理的にマークをつけることは、典型的な場合容易ではな
い。

）本発明の原理の一視点に従うと、上に述べた型の各回
路アレイは、製造中識別用回路網を含むように構成され
る。

各回路アレイ中の回路網は、ＲＯＭユニットのマトリク
スアレイ中に実現される特定のメモリ形態を一義的に表
すよう設計、構成される。

第２図は本発明の原理に従って作られた具体的な識別回
路網を含む一般用の回路アレイ３０を示す。

具体例を孝子目的のため、やはりアレイ３０はＲＯＭユ
ニットであると仮定する。

加えて、ユニット３０中に含まれた入力及び出力回路、
マトリクスアレイは第１図に示されたユニット１０中に
含まれる対応する要素と同一であると仮定する。

従って、第１図でこれらの要素につけた表示用の数字は
、第２図でも用いられている。

更に、すべての入力及び出力導電体は、第１図及び第２
図中で示されたものと同一である。

第２図のユニット３０はまたクランプダイオード含み、
これらはまた第１図中で用いたものと同じ表示用数字が
つけられている。

第１図中のように、第２図のクランプダイオード２２，
２４及び２６のそれぞれの一方の電極（たとえば陰極）
は、入力導電体１４，１５………Ｎのそれぞれの電極に
、直接接続されている。

しかし、本発明の原理の一視点に従えば、ダイオード２
２．２４及び２６のそれぞれのもう一方の電極は、ユニ
ット３０の製造中、接地又は付随したトランジスタのエ
ミッタに直接接続するよう、プログラムされる。

（接地に直接接続する）第１の型の接続はたとえばＯ″
を表すと考えられ、一方策２の型の接続は１″を表すと
考えられる。

この具体的な慣例を用いれば、第２図のダイオード２２
．２４及び２６は、それぞれ“１”、“０”及び“１”
を表すよう接続されていることが明らかである。

そして、もしユニット３０が１１個のそのようなダイオ
ードクランプ入力導電体を含むなら、ユニット３０の製
造中、各ダイオードを接地又はそれに付随した識別回路
網のいずれかに、選択的に接続することにより、１１ビ
ツトの識別ワードが形成される。

第２図において、ダイオード２２の陽極電極は、リンク
３２を経由して、トランジスタ３４のエミッタ電極に電
気的に接続されている。

リンク３２は半導体ウェハの製造中、集積回路チップを
作る金属接続路を表すように示しである。

たとえば、このリンクは半導体ウェハの金属相互接続層
上に、選択的にプログラムしても良く、より一般的には
リンクへの電気的接続は、標準的な金属パッドと適当な
回路要素の間に、選択的に電極用窓開けを行うことによ
り、プログラムしても良い。

リンク３６及び３８は同様に製造される。

上に述べた１１の選択接続を有する方式では、各チップ
上に含まれる入力回路網中に、１１ビツトの識別ワード
が形成できる。

識別ワードの構成は、チップの製造中生ずるように設計
され、マトリクスアレイ３０中に形成される特定のメモ
リ形態を一義的に表すよう制御される。

アレイ３０中に具体化される６異なるメモリ構造は、そ
れが異なる識別ワードを有するように設計される。

このワードを計算機マスク作成の道具として、マスクマ
スクが形成され、これは次にマスクを使って作られる各
ウェハテップの入力識別回路網中に、特定の接続パター
ンを課するのに使用される。

先に述べたように、トランジスタ３４のエミッタ電極は
、リンク３２を経て、ダイオード２２の陽極に接続され
ている。

トランジスタ３４のベース電極は、ダイオード４０を経
て接地に、かつ抵抗４２を経てトランジスタのコレクタ
電極にも接続されている。

加えて、コレクタ電極はリード４４により、電力供給入
力導電体２８に直接接続されている。

たとえば、第２図中に示された各トランジスタの配置は
、入力導電体１４に付随した先に述べたものと同一であ
る。

第２図において、各トランジスタの配置は入力導電体１
４，１５………Ｎのそれぞれに付随しているように、示
されている。

あるいは、ある種の実施例においては、単一のそのよう
なトランジスタ装置が本発明の原理に従って作成された
識別回路網として十分働く。

その場合、単一トランジスタのエミッタ電極は、入力ク
ランプダイオードの選択された１個の陽極に接続されて
いる。

あるいは、第２図中に示されるように、個々のトランジ
スタはそれぞれ入力導電体に付随しても良いが、そのよ
うなトランジスタのベース及びコレクタ電極は、たとえ
ばダイオード４０及び抵抗４２のような要素の一対に接
続しても良い。

それぞれが第２図に示されるような形を有する多数のユ
ニットが、単一の半導体ウェハ上に製造されたと仮定す
る。

更に、そのようなユニットは多数の異なるメモリ形態の
マトリクスアレイに具体化され、本発明の原理に従って
作られた識別回路網は、各ユニット上に、対応するメモ
リ形態を一義的に表すよう形成されたと仮定する。

通常のウェハプローブ法でこれらのユニットを試験する
には、各チップに具体化された形態又はコードを識別す
ることが第１に必要である。

本発明に従うと、この識別は何ら記録維持を必要とせず
、簡単で信頼性のある方法で行われる。

第２図の形の各ユニットの形態を電気的に識別するため
には、ユニットの入力電力供給リード２８を、まず接地
に接続する。

その結果、図示されたコレクタ接地トランジスタ装置の
各々は、実効的にベース−エミッタ接合ダイオードとし
て、接続される。

従ってトランジスタのエミッタ電極がそれに付随したク
ランプダイオードの陽極に接続されているそれらの場合
には、２個の直列ダイオードが接地と対応する入力導電
体の間に接続される。

従って、もし質問信号がそれぞれ入力導電体に加わり、
その中を右から左へ電流を流せば、２個のダイオード降
下にほぼ等しい電圧（約−１，４ボルト）が、各入力導
電体に発生し、入力導電体にはそのような直列ダイオー
ドが接続されている。

クランプダイオードが付随したトランジスタ装置に接続
されていない入力導電体（たとえば第２図中の導電体１
５の場合、単一のダイオード降下に等しい電圧（約−０
，７ボルト）がかかる。

従って、もし−１，４ボルトが“１”を表し、−０，７
ボルトが“０”を表すならば、質問動作中入力導電体に
検出される多数ビットの信号は、ユニットの製造中識別
回路網中に形成される特定の表示に対応することが明ら
かである。

第２図に示された形のユニットの試験中（又は後の実際
の動作中）電力供給リード２８は、接地に対し特定の値
（たとえば＋５ボルト）をもった電圧に接続される。

従って、第２図に示された識別回路網中に含まれる各ト
ランジスタのコレクタ電極もまた、＋５ボルトに接続さ
れる。

その結果、各トランジスタのベース接続ダイオード（た
とえばダイオード４０）は、ベース電極に接地より１ダ
イオ一ド降下分だけの電圧を印加する。

従って、クランプダイオード２２とトランジスタ３４が
導電性であるとぎは常に、トランジスタのエミッタ電極
は実効的に接地電位になる。

（トランジスタ３４のエミッタ電極からダイオード４０
の接地された陰極までたどると、トランジスタ３４のベ
ース−エミッタ接合ダイオードとダイオード４０は直列
に反対の向きにあることがわかる。

）その結果、陽極が付随したトランジスタ装置に接続さ
れている各ダイオードのクランプ動作は、その陽極が直
接接地されているダイオードの動作と本質的に同じであ
る。

いずれの場合も、動作しているクランプダイオードは、
それに付随した入力導電体をほぼ−０，７ボルトにする
。

従って、試験中もまた実際の動作中も、ユニットの動作
はここで考えた識別回路の存在に影響されない。

第２図に示されたユニット３０の一実施例においては、
内部基準電玉鎖は、直列に接続された抵抗及びダイオー
ドを含む。

これらの同じ直列接続要素は、第２図に示されたトラン
ジスタ装置に含まれる抵抗−ダイオード回路（たとえば
要素４０及び４２）を形成するために用いると有利であ
る。

加えて、第２図に示されるコレクタリード（たとえばリ
ード４４は、ユニット３０中のいずれかの使用できる基
準電圧に接続しても良く、その基準電圧の値は通常１ダ
イオ一ド降下分より大きく、入力リード２８に印加され
た電圧が接地電位になった時は常に接地電位になる。

自動試験装置において、先に述べた電気的な質問動作は
、ユニット中に具体化される特定の形態を識別するのに
有効である。

そのため、たとえばこれはプログラムライブラリから、
ユニット中の特定の形態を表す真理値表を呼び出すこと
を基本として働くこともできる。

試験は順次それに入力ワードを印加することにより、ユ
ニットに体系的にアドレスを指定する。

それによりユニットから実際に得られる各出力ワードは
、真理値表中の対応する記載と比較される。

それらの間の相違は試験中のユニットが誤った条件にあ
ることを示す。

続いて、誤りのないユニットがウェハから分離され、そ
れぞれパッケージされる。

これらの工程中、ユニットに物理的に符号をつけること
も、各種ユニットのそれぞれを識別する記録を書き込む
必要もない。

実際このことは製造工程全体におけるこの部分を、著し
く簡単化する。

パッケージされた後、本発明の原理に従って作られた各
ユニットは、その中に具体化された特定のコード形態を
識別するため、先に述べたように電気的に質問される。

次に特定のコードを表す標準の真理値表を基準にして、
パッケージされたユニットが再び試験される。

その時点において、誤りがないと決定された各ユニット
は、初めて物理的にコードの表示をつける。

このようにして本発明の原理の一視点に従うと、多数の
形態をとりうる回路アレイは、電気的に質問され、アレ
イ中で実現されている特定の形態を識別できる特定の回
路網を含む。

製造工程中具なるコードがつけられたアレイを追跡する
仕事は、これにより著しく軽減される。

通常の動作状態の間は、上で具体的になった特定の識別
回路網は、アレイの使用者には透明である。

しかし、ここでは電気的に質問を行うための、回路アレ
イ中に含まれる特定の透明な回路網について基本として
強調したが、アレイの実際の動作中も実効的に接続を切
らない他の回路網も、識別の目的のために使用できるこ
とを理解すべきである。

従って、たとえばアレイの各入力（又は出力）リードに
付随した１ないし２個のダイオードから成る、クランプ
回路を設けても良い。

そのようなりランプ回路網のパターンは、電気的な質問
信号に応答し、アレイの形態又はコードを一義的に識別
するように設計できる。

あるいは、クランプ回路網（たとえば信号ダイオード）
をアレイの各入力（又は出力）リードに単に接続するか
接続しないかで、電気的な質問により、アレイの一義的
な識別用の基本が形成できる。

もちろん、この技術もまたアレイの使用者に透明ではな
い。

更に、識別のためＲＯＭユニットの内部蓄積容量のいく
らかを、単に留保することもできることを認識する必要
がある。

言いかえると、ユニットの蓄積アレイ中の正規のアドレ
スのいくつかを、与えられたコードの識別用に使用でき
る。

この識別方法ももちろんユニットの使用者に透明ではな
いが、実際的な興味のある別の一方法である。

更に、ある程度プログラミングの努力を必要とするが、
回路を追加する必要がなく、使用者に全て透明な識別過
程を作ることができる。

異なるＲＯＭユニットは実際に異なる。

従って、もしそのようなユニットの与えられたひとまと
めの真理値表中で探すソフトウェアを作るならば、一群
のユニットの中で、個々のユニットに一義的な情報を含
む限られた数のアドレスを固定できる。

従って、それらの選択されたアドレスを読み出すと、第
１に個々のコードを一義的に識別するデータパターンが
得られる。

このように本発明の原理のもう一つの観点に従えば、先
に述べた識別方法又はそれに関連した方法は、それらが
透明であってもなくても、物理的に印をつける必要性を
とり除く。

もしそうでなければ、全製造工程中チップコードの追跡
をする必要がある。

物理的に印をつけることが、チップが最終的にパッケー
ジされ、誤りがないと決定されるまで延ばせることは有
利である。

以上本発明を要約すると、次のようになる。

１、見ることによってはほとんど区別ができず、しかし
電気的には異なる集積回路チップの、多数のコード群の
製造工程において、最初にチップに物理的な印をつける
こと、あるいは各チップコードを識別する記録を維持す
る必要性をとり除くため用いるのに適した方法で、次の
過程から成る。

物理的にマークのつけられていないチップの各々に、そ
のコードを決定するため、電気的な質問信号を印加する
過程。

チップの識別コードにそれぞれ対応した一義的な試験プ
ログラムに従って、各チップに電気的な試験信号を印加
する過程、及び 該試験信号に応答して各チップから得られる出力信号を
、出力信号の基準の組合せと比較し、チップが誤りか否
かを決定する過程である。

２、前記第１項に記載された方法において、更に次の工
程が含まれる。

誤りがないと決定された各チップをパッケージする工程
、 物理的にマークのつけられていないパッケージされたチ
ップのそれぞれに、そのコードを決定するため、電気的
な質問信号を印加する過程、パッケージされたチップの
識別コードにそれぞれ対応する一義的な試験プログラム
に従い、各パッケージされたチップに、電気的な試験信
号を印加する過程、 該試験信号に応答して各パッケージされたチップから得
られる出力信号を、出力信号の基準のセットと比較し、
パッケージされたチップが誤りか否かを決定する過程、
及び 製造工程で初めて、誤りのない各パッケージされたチッ
プに、各コード表示を物理的に印す工程である。

３、多数の形態をとりうる集積回路チップにおいて、 複数の入力信号導電体及びバイアス電圧導電体が含まれ
る。

また、接続パターンに従い、該バイアス電圧導電体と該
入力信号導電体の選択された一つに接続された識別回路
手段が含まれる。

接続パターンは該集積回路中に実現される形態を一義的
に表す。

該回路手段はチップの製造工程中その上に形成される。

該回路手段は基準電位点に接続された該バイアス電圧導
電体に応答し、該−義的な接続パターンに接続された該
入力信号導電体に印加された信号を表し、かつ特定のバ
イアス電圧に接続された該バイアス電流電体に応答し、
該入力信号導電体に印加された信号を表して、実効的に
各選択されなかった入力信号導電体と該基準電位点との
間に接続された回路形態と同じ回路形態を、各選択され
た入力信号導電体と該基準電位の間に構成する。

４、次のものから成る多用途回路。

複数の入力信号導電体及びバイアス電圧導電体、 形態の変えられるアレイ、 該アレイに信号を印加するため、該導電体に接続された
手段、 該回路の製造中、該アレイの形態を一義的に表すための
識別手段。

識別手段は該導電体に接続され、基準電位点に接続され
た該バイアス電圧導電体に応答し、また該入力信号導電
体に対する特定の極性の質問信号が印加されるのに応答
し、該入力信号導電体に、該識別手段の形態により決定
される複数ディジットの二値表示を与え、かつあらかじ
め決められたバイアス電圧に接続された該バイアス電圧
導電体に応答し、該入力信号導電体に、該特定極性の印
加信号に応答して、同一電圧を印加する。

５、前記第４項に記載された回路において、該アレイは
プログラム可能なリードオンリー・メモリユニットであ
る。

６、前記第５項に記載された回路において、該供給手段
は複数のクランプダイオードを含み、その各々は該入力
導電体の異なる一つに接続された一電極を有する。

また、該識別手段は該ダイオードの選択された一つの他
方の電極に接続された回路を含み、該回路は該バイアス
電圧導電体に接続され、該導電体にあらかじめ決められ
た該バイアス電圧が印加されるのに応答し、選択された
該ダイオードの他の電極を該基準点の電位にし、また該
バイアス電圧導電体に該基準電位が印加されるのに応答
し、ダイオードを選択された各ダイオードと直列に補強
し合うように接続する。

また、手段は該ダイオードの選択されなかったものの他
の電極を、該基準電位に直接接続する。

７、微細構造のチップ状に製造される多用途ｎ入力集積
回路アレイ。

これは製造中プログラムされ、多数の異なる回路形態の
特定の一つをとる。

該アレイはまた電力供給入力リードを含み、それは該回
路アレイの実際の動作中、基準電位点に対し、あらかじ
め決められた値をもつ特定のの電圧に接続されるように
なっている。

該アレイは以下のものを含む。

該チップ上のｎクランプダイオード。

各ダイオードは該アレイのｎ入力の異なる一つに接続さ
れた一電極を有する。

それぞれ該ｎ入力に付随した該チップ上のｎ回路網。

該チップの製造中プログラムされる手段。

これらは各ダイオードの他方の電極を、該基準電位点又
は付随した回路網に接続し、該アレイ中に実現される多
数の異なる回路形態のうちの特定の一つを表す接続パタ
ーンを作る。

また、該チップ上の手段は、該電力供給入力リードを該
回路網に接続する。

該電力供給入力リードが該基準電位点に接続された時、
該回路網は該ｎ入力にそれぞれ印加された質問信号に応
答し、もしクランプダイオードの他方の電極が該基準電
位点に接続されていれば、第１の標準電圧を異なる各入
力に供給し、もし他方の電極が該付随回路網に接続され
ていれば、第２の標準電圧を供給し、それによって該プ
ログラム接続のパターンが該入力の質問中に確認される
。

該電力供給入力リードが該アレイの実際の動作中該特定
電圧に接続されている時、該回路網はそれに接続された
ダイオードの他方の電極を、該基準電位点に接続する働
きをし、それによって該回路網はその実際の動作中実効
的に該アレイには含まれない。

８、前記第７項に記載されたアレイにおいて、該回路網
のそれぞれは次のものから成る。

ベース、エミッタ及びコレクタ電極を有するトランジス
タ。

該エミッタ電極は付随したダイオードの他方の電極に接
続するのに適しているかあるいは該プログラム可能接続
手段を経由して、接続しない方に適している。

該ベース及び該基準電位点の間に接続されたダイオード
。

該ベース及びコレクタ電極間に接続された抵抗。

該コレクタ電極と該電力供給入力リードの間の直接の電
気的接続。

【図面の簡単な説明】

第１図は従来の技術による回路アレイを表す図、第２図
は本発明の原理に従い作成された具体的な回路アレイの
例を概念的に表す図である。 〔主要部分の符号の説明〕、アレイ……１２、入力信号
導電体……１４，１５………Ｎ、クランプダイオード…
…２２，２４，２６、バイアス電圧導電体……２８、識
別回路……３２，３８゜３６．３４゜

Claims (1)

1. 【特許請求の範囲】 １複数の入力信号導電体１４−１４………Ｎ及びバイア
   ス電圧導電体２８から成る集積回路において、 バイアス電圧導電体は基準電位又はあらかじめ決められ
   たバイアス電圧に、選択的に接続ができ、識別回路３２
   ，３４，３６．３８は該導電体に接続され、該バイアス
   電圧導電体が基準電位に接続されるのに応答し、また該
   入力信号導電体に特定の極性の質問信号が印加されたの
   に応答し、該入力信号導電体に該識別回路の形態により
   決る複数ディジットの二値表示を与え、該バイアス電圧
   導電体があらかじめ決められたバイアス電圧に接続され
   るのに応答し、該入力信号導電体に該特定極性の印加信
   号に応答して、基準電位を与えることを特徴とする集積
   回路。 ２様々な構成が可能なアレイ１２を更に含む特許請求の
   範囲第１項に記載された集積回路において、 識別回路は該アレイの構成を一義的に表するように構成
   されていることを特徴とする集積回路。 ３特許請求の範囲第２項に記載された集積回路において
   、 該アレイはプログラム可能なリードオンリーメモリーユ
   ニットから成ることを特徴とする集積回路。 ４特許請求の範囲第３項に記載された集積回路において
   、 該回路はそれぞれ一方の電極が、該入力信号導電体の異
   なる一つに接続された複数のクランプダイオード２２，
   ２４．２６を含み、 該識別回路は該ダイオードの選択された一つの他方の電
   極に接続された素子３４を含み、該素子は該バイアス電
   圧導電体に接続され、該あらかしめ決められたバイアス
   電圧が該導電体に印加されたのに応答し、該選択された
   ダイオード２２゜２６の他方の電極を本質的に該基準電
   位にし、かつ該バイアス電圧導電体に該バイアス電圧が
   印加されたのに応答して、ダイオード（３４のベース−
   エミッタ）を各選択されたダイオードと直列に接続し、 該ダイオードの選択されないもの２４の他方の電極を、
   該基準電位に直接接続する手段とを含むことを特徴とす
   る集積回路。