JPS581217A - 電界効果型トランジスタの駆動回路 - Google Patents
電界効果型トランジスタの駆動回路Info
- Publication number
- JPS581217A JPS581217A JP9920781A JP9920781A JPS581217A JP S581217 A JPS581217 A JP S581217A JP 9920781 A JP9920781 A JP 9920781A JP 9920781 A JP9920781 A JP 9920781A JP S581217 A JPS581217 A JP S581217A
- Authority
- JP
- Japan
- Prior art keywords
- current
- winding
- transistor
- flows
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33538—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スイッチングレギュレータ等に用いるＦＥＴ
（電界効果型トランジスタ）の駆動回路に関する。
（電界効果型トランジスタ）の駆動回路に関する。
従来のスイ、チングレギ、レータは例えば第１図の様に
構成され、メイントランス（主変成器）ＴＩの１次側に
直列に接続され光パワーＭＯ８ＦｇＴＱ３のオン期間を
ドライブトランス（駆動変成器）〒１を介して制御する
ことＫより出力電圧０ＵＴｔ−一定化している。メイン
トランスＴ１の１次巻線には入力（直流電源）ＩＮが接
続され、ま九該トランスのクランプ巻線の一端と入力Ｉ
Ｎの他端との間にはダイオード）が接続される。また該
トランスＴＩの２次側にはダイオードＤ４ ｅ Ｄｉ
ｓインダクタンスＬ１、容量Ｃ４からなる平均値整流回
路ＲＥＣが接続される。ドライブトランス〒１の第２
巻線１＄ＩＰＥＴＱｓの駆動用巻線で、そのゲート、ソ
ース間に抵抗Ｒ４′１−介して接続される。また第１巻
線■に線容量Ｃ重と直列ＦＣ！ＩｐｍトランジスタＱｔ
＃ Ｑ雪のコレクタ、エヤツタ間が接続される。これ
らのトランジスタ（ｂ −Ｑ諺は発振制御回路Ｃ０ＮＴ
ｔによりて交互、に駆動される。
構成され、メイントランス（主変成器）ＴＩの１次側に
直列に接続され光パワーＭＯ８ＦｇＴＱ３のオン期間を
ドライブトランス（駆動変成器）〒１を介して制御する
ことＫより出力電圧０ＵＴｔ−一定化している。メイン
トランスＴ１の１次巻線には入力（直流電源）ＩＮが接
続され、ま九該トランスのクランプ巻線の一端と入力Ｉ
Ｎの他端との間にはダイオード）が接続される。また該
トランスＴＩの２次側にはダイオードＤ４ ｅ Ｄｉ
ｓインダクタンスＬ１、容量Ｃ４からなる平均値整流回
路ＲＥＣが接続される。ドライブトランス〒１の第２
巻線１＄ＩＰＥＴＱｓの駆動用巻線で、そのゲート、ソ
ース間に抵抗Ｒ４′１−介して接続される。また第１巻
線■に線容量Ｃ重と直列ＦＣ！ＩｐｍトランジスタＱｔ
＃ Ｑ雪のコレクタ、エヤツタ間が接続される。これ
らのトランジスタ（ｂ −Ｑ諺は発振制御回路Ｃ０ＮＴ
ｔによりて交互、に駆動される。
概略動作を説明する。発振制御回路Ｃ０ＮＴ、は出力バ
ルスムでトランジスタＱ１ｔ−駆動し、を九パルスムと
逆相のパルスＢでトランジスタＱ＊ ｔ 駆動する。そ
して、トランジスタＱ１がオンの期間に補助電源からＱ
ｔ −ＣＢ−Ｉの経路で電流（以下消勢電流と呼ぶ）が
流れ、容量Ｃ！は図示極性に充電される。このとき第２
巻線ＩＫ発生す−る電圧はｉＦＩ’ｒＱｓのゲート、ソ
ース間を逆バイアスするので、（ｂはオフである。これ
に対しＡ−Ｉ、（ロー）、Ｂ＝Ｈ（ハイ）となってトラ
ンジスタＱ１がオン（Ｑｌはオフ）すると、容量ＣＩの
電荷はＱ！のコレクタからエギ、りに向う方向に放電す
る。この時第１巻線ＩＫ流れる電流（以下付勢電流と呼
ぶ）Ｋよシ２次巻隷属にはＦｌｙ Ｑｌｔ”順バイアス
する電圧が誘起されて偽はオンとなる。トランジスター
がオンのとき入力ＩＮの端子１１丁雪の１次巻線、Ｑ３
、端子すの経路で電流が流れ、これはＴ、の２次巻線に
電圧を誘起させてＤ４、ＬｈＣ，の経路で電流を流し、
コンデンサＣａｔ−充電する。なおトランスの巻線に付
した・印はコイルの巻始めを示す。トランジスタＱｓが
オフのとき、１次巻線に誘起する電圧で端子１）ｓＤｌ
、１次巻線の延長部、端子すの経路で電流が流れ、紋巻
線の電圧を電ＩＮ（ＩＮ）電圧にクランプする。マ九こ
のときインダクタンスＬ１に誘起する電圧はＬｌ １Ｃ
ａ ｅ Ｄｉの経路に電流を流し該インダクタンスに誘
起する電圧を吸収する。トランジスタＱ３がオンオフす
る毎に上記のことが繰シ返され、ＤＣ（直流）−ＤＣ変
換を行なう。
ルスムでトランジスタＱ１ｔ−駆動し、を九パルスムと
逆相のパルスＢでトランジスタＱ＊ ｔ 駆動する。そ
して、トランジスタＱ１がオンの期間に補助電源からＱ
ｔ −ＣＢ−Ｉの経路で電流（以下消勢電流と呼ぶ）が
流れ、容量Ｃ！は図示極性に充電される。このとき第２
巻線ＩＫ発生す−る電圧はｉＦＩ’ｒＱｓのゲート、ソ
ース間を逆バイアスするので、（ｂはオフである。これ
に対しＡ−Ｉ、（ロー）、Ｂ＝Ｈ（ハイ）となってトラ
ンジスタＱ１がオン（Ｑｌはオフ）すると、容量ＣＩの
電荷はＱ！のコレクタからエギ、りに向う方向に放電す
る。この時第１巻線ＩＫ流れる電流（以下付勢電流と呼
ぶ）Ｋよシ２次巻隷属にはＦｌｙ Ｑｌｔ”順バイアス
する電圧が誘起されて偽はオンとなる。トランジスター
がオンのとき入力ＩＮの端子１１丁雪の１次巻線、Ｑ３
、端子すの経路で電流が流れ、これはＴ、の２次巻線に
電圧を誘起させてＤ４、ＬｈＣ，の経路で電流を流し、
コンデンサＣａｔ−充電する。なおトランスの巻線に付
した・印はコイルの巻始めを示す。トランジスタＱｓが
オフのとき、１次巻線に誘起する電圧で端子１）ｓＤｌ
、１次巻線の延長部、端子すの経路で電流が流れ、紋巻
線の電圧を電ＩＮ（ＩＮ）電圧にクランプする。マ九こ
のときインダクタンスＬ１に誘起する電圧はＬｌ １Ｃ
ａ ｅ Ｄｉの経路に電流を流し該インダクタンスに誘
起する電圧を吸収する。トランジスタＱ３がオンオフす
る毎に上記のことが繰シ返され、ＤＣ（直流）−ＤＣ変
換を行なう。
直流出力ＯＵ’ｒの電圧値は整流回路ＲＥＣでトラフ入
出力０２次出力を平均値整流したものであり、トランス
Ｔ、の巻数比、１次電圧、および１次巻線の通電期間に
関係するから、その値が低下したときはＦｉｅＴＱｓの
オン時間を長くシ、逆に上昇したときはＦＩＴ Ｑｓの
オン時間を短縮することで安定化できる。このため出力
ＯＵＴの一部（電圧値）が増幅器および比較器などを備
える発振制御回路Ｃ０ＮＴＩＫ帰還され、パルスム、Ｂ
のデユーティを制御する（周期は一定にしておく）。
出力０２次出力を平均値整流したものであり、トランス
Ｔ、の巻数比、１次電圧、および１次巻線の通電期間に
関係するから、その値が低下したときはＦｉｅＴＱｓの
オン時間を長くシ、逆に上昇したときはＦＩＴ Ｑｓの
オン時間を短縮することで安定化できる。このため出力
ＯＵＴの一部（電圧値）が増幅器および比較器などを備
える発振制御回路Ｃ０ＮＴＩＫ帰還され、パルスム、Ｂ
のデユーティを制御する（周期は一定にしておく）。
この装置では主電源系とトランジスタらの制御系との絶
縁が問題である。即ちドライブトランスＴＩおよびメイ
ントランス？、０１次、２次間は完全に絶縁されている
が、直流出力ＯＵＴの電圧管検出する系と発振制御回路
Ｃ０ＮＴ、はこのｔまでは絶縁されず、そして補助電源
つまシＱ３制御系電源も結局は入力ＩＮからとる必要が
あるので、 ＩＮ。
縁が問題である。即ちドライブトランスＴＩおよびメイ
ントランス？、０１次、２次間は完全に絶縁されている
が、直流出力ＯＵＴの電圧管検出する系と発振制御回路
Ｃ０ＮＴ、はこのｔまでは絶縁されず、そして補助電源
つまシＱ３制御系電源も結局は入力ＩＮからとる必要が
あるので、 ＩＮ。
ＯＵＴ間が絶縁できない恐れがある。これを絶縁するた
めには、（１）１部に商用絶縁トランスと整流装置を介
在させるが１＋はトランスｔｔむ補助ＤＣ−ＤＣコンバ
ータを介在させて補助電源とするか、又は（２）Ｙ部に
フォＦカプラなどの直流回路で動作可能な絶縁手段を介
在させる必要がある。しかしながら補助電源の入力が直
流である場合は（１）の商用絶縁トランスの使用は実現
不可能であシ、その場合状補助コンバータを使用するこ
とになるが、これは部品点数が多いので得策ではない。
めには、（１）１部に商用絶縁トランスと整流装置を介
在させるが１＋はトランスｔｔむ補助ＤＣ−ＤＣコンバ
ータを介在させて補助電源とするか、又は（２）Ｙ部に
フォＦカプラなどの直流回路で動作可能な絶縁手段を介
在させる必要がある。しかしながら補助電源の入力が直
流である場合は（１）の商用絶縁トランスの使用は実現
不可能であシ、その場合状補助コンバータを使用するこ
とになるが、これは部品点数が多いので得策ではない。
この点け）のフォトカップラは有用な手段であるが、こ
れは長期的に見て特性変動を生じることが予想され、安
定性メ問題となる。
れは長期的に見て特性変動を生じることが予想され、安
定性メ問題となる。
本発明は、ドライブトランスを有効に活用して上述し九
問題を解決しようとするもので、その特徴とするところ
は駆動トランスの第１巻線に一方向の付勢電流と逆方向
の消勢電流とを交互に流し、該トランスの第２巻線にゲ
ート、ソース間管接続した電界効果型トランジスタに対
して、該付勢電流通電時にゲート電荷を蓄積し該消勢電
流通電時に該ゲート電荷を引抜いて該トランジスタをオ
ン、オフするようにしてなる電界効果型トランジスタの
駆動回路において、誼駆動トランスに第３巻線を設け、
そして該第１巻線に付勢電流が流れている期間に峡第３
巻線に強制消勢電流を流したときは該電界効果型トラン
ジスタのゲート電荷が強制的に引抜かれるようにしてな
る点にある。以下、図示の実施例を参照しながらこれを
詳細に説明する。
問題を解決しようとするもので、その特徴とするところ
は駆動トランスの第１巻線に一方向の付勢電流と逆方向
の消勢電流とを交互に流し、該トランスの第２巻線にゲ
ート、ソース間管接続した電界効果型トランジスタに対
して、該付勢電流通電時にゲート電荷を蓄積し該消勢電
流通電時に該ゲート電荷を引抜いて該トランジスタをオ
ン、オフするようにしてなる電界効果型トランジスタの
駆動回路において、誼駆動トランスに第３巻線を設け、
そして該第１巻線に付勢電流が流れている期間に峡第３
巻線に強制消勢電流を流したときは該電界効果型トラン
ジスタのゲート電荷が強制的に引抜かれるようにしてな
る点にある。以下、図示の実施例を参照しながらこれを
詳細に説明する。
第２図は本発明の第１の実施例を示す。本発明ではドラ
イブトランスＴ１に第３巻線璽を設け、この第３巻隷属
に消勢電流量、を流してＦＩＴ （ｂを強制的にオフさ
せるようＫＬｌ、このようにすればトランステ１０絶縁
作用で、前記絶縁問題は簡単に処理できる。第３巻隷属
に線容量Ｃ３、ダイオードへ、トラｙジスタＱ４ｔ′Ｉ
／ＩＩ！続Ｌ％該トランジスタＱ４にパルス幅制御回路
ｃｏＮ’ｒ雪を接続する。また本回路ではトランジスタ
Ｑ３のペース抵抗Ｒ，に容量ＣＩを並列接続しているが
、これは次の理由による。即ちトランジスタＱｓはＦＥ
Ｔであってこれは電圧制御型であり、ゲート容量を充電
したのちは電流を流さなくてもゲート電圧を維持できる
。そとで抵抗−は高抵抗としてトランジスタＣｈの常時
のペース電流、従うてコレクタ電流は小とし、トランジ
スターがオンになる（このとき偽もオン）ときのみコン
デンサＣ雪を通して大きなペース電流を流しコレクタ電
流従りてコンデンサＣＩの放電電流ｉＩｔ大とする。
イブトランスＴ１に第３巻線璽を設け、この第３巻隷属
に消勢電流量、を流してＦＩＴ （ｂを強制的にオフさ
せるようＫＬｌ、このようにすればトランステ１０絶縁
作用で、前記絶縁問題は簡単に処理できる。第３巻隷属
に線容量Ｃ３、ダイオードへ、トラｙジスタＱ４ｔ′Ｉ
／ＩＩ！続Ｌ％該トランジスタＱ４にパルス幅制御回路
ｃｏＮ’ｒ雪を接続する。また本回路ではトランジスタ
Ｑ３のペース抵抗Ｒ，に容量ＣＩを並列接続しているが
、これは次の理由による。即ちトランジスタＱｓはＦＥ
Ｔであってこれは電圧制御型であり、ゲート容量を充電
したのちは電流を流さなくてもゲート電圧を維持できる
。そとで抵抗−は高抵抗としてトランジスタＣｈの常時
のペース電流、従うてコレクタ電流は小とし、トランジ
スターがオンになる（このとき偽もオン）ときのみコン
デンサＣ雪を通して大きなペース電流を流しコレクタ電
流従りてコンデンサＣＩの放電電流ｉＩｔ大とする。
第３図は各部の動作波形図で、中央より左側がトランジ
スタＱ４が作動しない第１図と同様の状態である。図中
、Ａ、Ｂは発振制御回路Ｃ０ＮＴＨの出力で、互いに逆
相のパルスである。本例ではこのパルス列の周期〒は一
定で、デユーティも一定であるとする。ＩＩ（Ｑ鵞）は
トランジスタＱｍのペース電流、ｖＧｌ（Ｑりはそのコ
レクタ、エミッタ間電圧である。１．は図示方向に流れ
るとき前述した付勢電流（ＣＩの放電電流）となシ、逆
方向に流れるとき消勢電流（ＣＩの充電電流）となる。
スタＱ４が作動しない第１図と同様の状態である。図中
、Ａ、Ｂは発振制御回路Ｃ０ＮＴＨの出力で、互いに逆
相のパルスである。本例ではこのパルス列の周期〒は一
定で、デユーティも一定であるとする。ＩＩ（Ｑ鵞）は
トランジスタＱｍのペース電流、ｖＧｌ（Ｑりはそのコ
レクタ、エミッタ間電圧である。１．は図示方向に流れ
るとき前述した付勢電流（ＣＩの放電電流）となシ、逆
方向に流れるとき消勢電流（ＣＩの充電電流）となる。
Ｖｍｇ （Ｑａ ）はトランジスタｑ４のペース、エミ
、り間電圧であり、電流１．は図示方向に流れるとき前
述した強制消勢電流（Ｃｓの放電電流）となり、逆方向
に流れるときＣ，の充電電流となる。Ｉ＠ｓ １ｌｉＦ
ＥＴ Ｑｓのゲート、ソース間電流、ｖＧｌはゲート、
ソース間電圧、ＩＤはドレイン電流、ｖＤｌはドレイン
、ソース間電圧である。
、り間電圧であり、電流１．は図示方向に流れるとき前
述した強制消勢電流（Ｃｓの放電電流）となり、逆方向
に流れるときＣ，の充電電流となる。Ｉ＠ｓ １ｌｉＦ
ＥＴ Ｑｓのゲート、ソース間電流、ｖＧｌはゲート、
ソース間電圧、ＩＤはドレイン電流、ｖＤｌはドレイン
、ソース間電圧である。
トランジスタＱ４で制御しない場合には、１周期Ｔ内の
ＦＩＴ Ｑｓのオン時間〒ＱＷはトランジスタ（ｈのオ
ン時間に依存する一定値をとる。これに対レトランジス
ターで制御するとＦＥＴ Ｑｓのオン時間Ｔｏ夏′は短
縮される。即ち、トランジスタＱｔがオンして第１巻線
■に消勢電流−１，が流れる時、第３巻線厘に流れる充
電電流−１，によって容量Ｃ３はダイオードへを通して
図示極性に充電される。一方、パルス幅制御回路Ｃ０Ｎ
Ｔ＊は出力電圧ＯＵＴを基準値と比較するパルス幅変調
（ＰＷＭ）回路で、出力電圧ＯＵＴが基準値を上回れば
その差に応じたパルス幅の出力Ｖｍｍ （Ｑａ ）をト
ランジスタＱ４のペース、工２．タ間に印加する。この
緒果トランジスタＴ４がオンし、容量Ｃ３の電荷を放電
させる。なおパルス幅制御回路ＣＯＮ〒雪はトランスＴ
雪の２次側から電源をとって同期がとられており、出力
Ｖｍｇ （Ｑ４ ）を生じるタイ建ングはトランジスタ
Ｑｓのオン期間（Ｂ＝Ｈの期間）である。容量Ｃｓの放
電電流は第３巻線厘に流れる強制消勢電流輸となる。こ
の電流ｉ、が流れるときにはトランジスタＱ嘗がオンし
ていて第１巻線Ｉには付勢電流１１が流れている。しか
ＬＡｔｌによる磁束に打勝てば第３巻隷属に誘起される
電圧がＦＷＴ Ｑｌのゲートから電荷を引抜くことがで
き該ｙｇＴＱｓｅ強制的にオフできる。本回路では前述
のようにペース抵抗Ｒ１と並列に容量Ｃ３を接続して該
抵抗Ｒ鵞ｅ大としているので、電流１、ラミ流１ｍの定
常値より簡単に大にできる。なおＦｌｉ：ＴＱｓは−Ｈ
ゲートに電荷が蓄積されればそれが放電されない限シ敢
えて充電電流を流さなくともオン状態を維持し、従って
定常的にはペース電流１１（Ｑ鵞）は不安であるが、実
際にはゲート電荷がリークするのでそれを補う程度に高
抵抗ＲｇＫよりて僅かにペース電流を流しておく、第３
図のＴ、叢′はこの様にして短縮され九ＰＥ’ｒＱｓの
オン時間である。出力ＯＵＴの平均値電圧Ｖ・は主変成
器Ｔ鵞の２次側電圧Ｖｓ ＶＣ対し、トランスの巻線の
抵抗分及びダイオードの電圧降下を無視するとき、′ｌ
。
ＦＩＴ Ｑｓのオン時間〒ＱＷはトランジスタ（ｈのオ
ン時間に依存する一定値をとる。これに対レトランジス
ターで制御するとＦＥＴ Ｑｓのオン時間Ｔｏ夏′は短
縮される。即ち、トランジスタＱｔがオンして第１巻線
■に消勢電流−１，が流れる時、第３巻線厘に流れる充
電電流−１，によって容量Ｃ３はダイオードへを通して
図示極性に充電される。一方、パルス幅制御回路Ｃ０Ｎ
Ｔ＊は出力電圧ＯＵＴを基準値と比較するパルス幅変調
（ＰＷＭ）回路で、出力電圧ＯＵＴが基準値を上回れば
その差に応じたパルス幅の出力Ｖｍｍ （Ｑａ ）をト
ランジスタＱ４のペース、工２．タ間に印加する。この
緒果トランジスタＴ４がオンし、容量Ｃ３の電荷を放電
させる。なおパルス幅制御回路ＣＯＮ〒雪はトランスＴ
雪の２次側から電源をとって同期がとられており、出力
Ｖｍｇ （Ｑ４ ）を生じるタイ建ングはトランジスタ
Ｑｓのオン期間（Ｂ＝Ｈの期間）である。容量Ｃｓの放
電電流は第３巻線厘に流れる強制消勢電流輸となる。こ
の電流ｉ、が流れるときにはトランジスタＱ嘗がオンし
ていて第１巻線Ｉには付勢電流１１が流れている。しか
ＬＡｔｌによる磁束に打勝てば第３巻隷属に誘起される
電圧がＦＷＴ Ｑｌのゲートから電荷を引抜くことがで
き該ｙｇＴＱｓｅ強制的にオフできる。本回路では前述
のようにペース抵抗Ｒ１と並列に容量Ｃ３を接続して該
抵抗Ｒ鵞ｅ大としているので、電流１、ラミ流１ｍの定
常値より簡単に大にできる。なおＦｌｉ：ＴＱｓは−Ｈ
ゲートに電荷が蓄積されればそれが放電されない限シ敢
えて充電電流を流さなくともオン状態を維持し、従って
定常的にはペース電流１１（Ｑ鵞）は不安であるが、実
際にはゲート電荷がリークするのでそれを補う程度に高
抵抗ＲｇＫよりて僅かにペース電流を流しておく、第３
図のＴ、叢′はこの様にして短縮され九ＰＥ’ｒＱｓの
オン時間である。出力ＯＵＴの平均値電圧Ｖ・は主変成
器Ｔ鵞の２次側電圧Ｖｓ ＶＣ対し、トランスの巻線の
抵抗分及びダイオードの電圧降下を無視するとき、′ｌ
。
の関係にあるので、ＴｏＭがＴ、買′に減少することで
Ｖ・は低下する。本例の回路は、１点鎖線内の回路がメ
イントランスＴ、０２次側にあるため、フォトカプラ方
式と同様に発振制御回路Ｃ０ＮＴ、側の補助電源を補助
コンバータ等を経ずに直接供給できる。
Ｖ・は低下する。本例の回路は、１点鎖線内の回路がメ
イントランスＴ、０２次側にあるため、フォトカプラ方
式と同様に発振制御回路Ｃ０ＮＴ、側の補助電源を補助
コンバータ等を経ずに直接供給できる。
本例は容量Ｃ３の充電電源をドライブトランスＴ１の第
１巻線側とした点に特色がある。
１巻線側とした点に特色がある。
これに対し、第４図に示す本発明の他の実施例は容量Ｃ
ｓの充電電源をメイントランス丁鵞の第２二次巻線とし
友ものである。巻線Ｗはその追加され□た第２二次巻線
で、容量Ｃｓは抵抗Ｒ，およびダイオード）を通して充
電する。ＤＩは容量Ｃｓの放電経路に順方向に介在した
ダイオードである０本例の回路で一本動作原理は第２図
と変らない。第３図に相当する本回路のタイムチャート
の要部（変る部分）を第５図に示す。
ｓの充電電源をメイントランス丁鵞の第２二次巻線とし
友ものである。巻線Ｗはその追加され□た第２二次巻線
で、容量Ｃｓは抵抗Ｒ，およびダイオード）を通して充
電する。ＤＩは容量Ｃｓの放電経路に順方向に介在した
ダイオードである０本例の回路で一本動作原理は第２図
と変らない。第３図に相当する本回路のタイムチャート
の要部（変る部分）を第５図に示す。
尚、いずれの実施例においても第１巻線Ｉの極性を逆に
すればトランジスタＱ！ｔオンにして容量ＣＩＫ充電す
る電流が付勢電流となり、ｔ７’ｔ）ランジスタＧｈ？
オンにして容量ＣＩから放電する電流が消勢電流となる
。この場合でも第３巻線の強制消勢電流杜常に第１巻線
に付勢電流が流れる期間に流すものであシ、またこれを
有利にするためにはトランジスタＱｌ側のベース抵抗Ｒ
，に容量を並列接続する（ Ｃｍは除去する）。また駆
動巻隷属を複数にすることで同時に複数のＦＥＴを駆動
できることは明らかである。さらに本発明のＦＩＴ駆動
回路は上述し九スイッチングレギ、レータのみならず、
トランジスタを４個組合せ光フルブリッジ回路等にも適
用できる。
すればトランジスタＱ！ｔオンにして容量ＣＩＫ充電す
る電流が付勢電流となり、ｔ７’ｔ）ランジスタＧｈ？
オンにして容量ＣＩから放電する電流が消勢電流となる
。この場合でも第３巻線の強制消勢電流杜常に第１巻線
に付勢電流が流れる期間に流すものであシ、またこれを
有利にするためにはトランジスタＱｌ側のベース抵抗Ｒ
，に容量を並列接続する（ Ｃｍは除去する）。また駆
動巻隷属を複数にすることで同時に複数のＦＥＴを駆動
できることは明らかである。さらに本発明のＦＩＴ駆動
回路は上述し九スイッチングレギ、レータのみならず、
トランジスタを４個組合せ光フルブリッジ回路等にも適
用できる。
以上述べ友ように本発明によれば、ＦＨＴと駆動、制御
、絶縁の機能會持九せた１個のドライブトランスを組み
合せるととによシ、例えば入力電圧が直流、交流の区別
なく高周波まで安定なスイッチングレギュレータを容易
に構成することが出来る。特にＦＩＣ〒はバイポーラト
ランジスタの電流駆動と違い電圧駆動であり、ゲート容
量の充放電電流しか流れず駆動電力が非常に小さい。又
、蓄積時間がない為数百ＫＨｚ以上のスイッチングが可
能である利点がある。
、絶縁の機能會持九せた１個のドライブトランスを組み
合せるととによシ、例えば入力電圧が直流、交流の区別
なく高周波まで安定なスイッチングレギュレータを容易
に構成することが出来る。特にＦＩＣ〒はバイポーラト
ランジスタの電流駆動と違い電圧駆動であり、ゲート容
量の充放電電流しか流れず駆動電力が非常に小さい。又
、蓄積時間がない為数百ＫＨｚ以上のスイッチングが可
能である利点がある。
第１図は従来のスイッチングレギュレータの一例を示す
回路図、第２図および第３図は本発明の一実施例を示す
回路図および動作波形図、第４図および第５図は本発明
の他の実施例を示す回路図および動作波形図である。 図中、Ｔ１はドライブトランス（駆動変成器）、１〜璽
は第１〜嬉３巻線、偽はＦＥＴ（電界効果型トランジス
タ）である。 出願人 富士通株式会社
回路図、第２図および第３図は本発明の一実施例を示す
回路図および動作波形図、第４図および第５図は本発明
の他の実施例を示す回路図および動作波形図である。 図中、Ｔ１はドライブトランス（駆動変成器）、１〜璽
は第１〜嬉３巻線、偽はＦＥＴ（電界効果型トランジス
タ）である。 出願人 富士通株式会社
Claims (1)
- 駆動トランスの第１巻線に一方向の付勢電流と逆方向の
消勢電流とを交互に流し、該トランスの第２巻線にゲー
ト、ソース間を接続した電界効果型トランジスタに対し
て、核付勢電流通電時にゲート電荷を蓄積し該消勢電流
通電時に該ゲート電荷を引抜いて該トランジスタをオン
、オフするようにしてなる電界効果型トランジスタの駆
動回路において、該駆動トランスに第５巻線を設け、そ
して峡第１巻線に付勢電流が流れている期間に該第３巻
線に強制消勢電流を流したときは該電界効果型トランジ
スタのゲート電荷が強制的に引抜かれるようにしてなる
こと１＊徴とする電界効果型トランジスタの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9920781A JPS581217A (ja) | 1981-06-26 | 1981-06-26 | 電界効果型トランジスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9920781A JPS581217A (ja) | 1981-06-26 | 1981-06-26 | 電界効果型トランジスタの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS581217A true JPS581217A (ja) | 1983-01-06 |
| JPS6222347B2 JPS6222347B2 (ja) | 1987-05-18 |
Family
ID=14241200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9920781A Granted JPS581217A (ja) | 1981-06-26 | 1981-06-26 | 電界効果型トランジスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4744020A (en) * | 1986-05-22 | 1988-05-10 | Honeywell Information Systems Italia | Switching mode power supply |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5127850A (ja) * | 1974-08-09 | 1976-03-09 | Nippon Kokan Kk | Hitaishochokusengatakoyaita oyobi sonoseizohoho |
| JPS5612123A (en) * | 1979-07-10 | 1981-02-06 | Nec Corp | Electric-current feedback type driving circuit |
-
1981
- 1981-06-26 JP JP9920781A patent/JPS581217A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5127850A (ja) * | 1974-08-09 | 1976-03-09 | Nippon Kokan Kk | Hitaishochokusengatakoyaita oyobi sonoseizohoho |
| JPS5612123A (en) * | 1979-07-10 | 1981-02-06 | Nec Corp | Electric-current feedback type driving circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4744020A (en) * | 1986-05-22 | 1988-05-10 | Honeywell Information Systems Italia | Switching mode power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6222347B2 (ja) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872705A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| CN107979287B (zh) | 用于主开关切换转换的零电压开关式逆变器 | |
| US5636107A (en) | DC-DC converters | |
| USRE37510E1 (en) | Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter | |
| US4007413A (en) | Converter utilizing leakage inductance to control energy flow and improve signal waveforms | |
| US4821165A (en) | High voltage DC power supply | |
| JPH1155945A (ja) | スナバ回路 | |
| US4308577A (en) | Base drive circuit | |
| JP2003134817A (ja) | 電源装置 | |
| US4945464A (en) | High voltage DC power supply | |
| US3448370A (en) | High frequency power inverter | |
| JPS581217A (ja) | 電界効果型トランジスタの駆動回路 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| JPH07337006A (ja) | 同期整流回路 | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JP2976687B2 (ja) | スイッチング電源装置 | |
| US12463541B2 (en) | Selectable three-level, half-bridge circuit | |
| JP3493256B2 (ja) | スイッチング電源 | |
| JP3269413B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP2004040942A (ja) | スイッチング電源装置 | |
| JP3302808B2 (ja) | スイッチング電源装置 | |
| JPS6227027Y2 (ja) | ||
| JPH031914B2 (ja) |