JPS58123373A - サイリスタ電源装置 - Google Patents
サイリスタ電源装置Info
- Publication number
- JPS58123373A JPS58123373A JP499282A JP499282A JPS58123373A JP S58123373 A JPS58123373 A JP S58123373A JP 499282 A JP499282 A JP 499282A JP 499282 A JP499282 A JP 499282A JP S58123373 A JPS58123373 A JP S58123373A
- Authority
- JP
- Japan
- Prior art keywords
- current
- control system
- command
- thyristor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はサイリスタ電源装置に・糸り、籍にサイリスタ
変換器が無循環’ｗｔａ方式とされサイリスタ変換器を
制御する制御回路のマイナールーズに電流制御系が形成
されたサイリスタ眠源装置に関する。
変換器が無循環’ｗｔａ方式とされサイリスタ変換器を
制御する制御回路のマイナールーズに電流制御系が形成
されたサイリスタ眠源装置に関する。
従来よりこの糧の装置として第１図に示されるものが用
いられている。
いられている。
第１図において、３相交流電圧がサイリスタ変換＃２に
供給されておシ、サイリスタ変換器２はそのサイリスタ
素子ｌのスイッチングにより直流モータ３に電流ｉｔ−
供給して直流モータ３を駆動することができる。このサ
イリスタｆｆｉ器２は無循３ＪＩ電流方式とされ、その
主回路に循環電流が流れることはない。
供給されておシ、サイリスタ変換器２はそのサイリスタ
素子ｌのスイッチングにより直流モータ３に電流ｉｔ−
供給して直流モータ３を駆動することができる。このサ
イリスタｆｆｉ器２は無循３ＪＩ電流方式とされ、その
主回路に循環電流が流れることはない。
上記サイリスタ変換器２を制御する制御回路の制御系は
大ループ２００とマイナーループ（小ループ）２０２と
を有し、大ループ２００には速度制御系が、マイナール
ープ２０２には屯流制−系及び電流レート制御系が形成
されている。
大ループ２００とマイナーループ（小ループ）２０２と
を有し、大ループ２００には速度制御系が、マイナール
ープ２０２には屯流制−系及び電流レート制御系が形成
されている。
速度指令１０１は大ループ２００の速度制御系に与えら
れ、ツェナーダイオードＩＩＡ、ＩＩＢ。
れ、ツェナーダイオードＩＩＡ、ＩＩＢ。
抵抗９Ｃ，コンデンサＩＯＡが接続され九速度制御系の
演算項＠６８Ａに抵抗９Ａを介して供給されている。ま
たこの演算増幅器８Ａには直流ｔｍ＋憬３の速度検出を
行なう速度検出器６の速度帰還信号１０２が抵抗９Ｂを
介して供給されており、演算増幅器８Ａから電流指令値
１０３が出力される。
演算項＠６８Ａに抵抗９Ａを介して供給されている。ま
たこの演算増幅器８Ａには直流ｔｍ＋憬３の速度検出を
行なう速度検出器６の速度帰還信号１０２が抵抗９Ｂを
介して供給されており、演算増幅器８Ａから電流指令値
１０３が出力される。
上記電流指令値１０３はマイナーループ２０２の電流側
脚系に与えられる。すなわち、上記電流指令１直１０３
はツェナーダイオードｔｉｃ、ＩＩＤ。
脚系に与えられる。すなわち、上記電流指令１直１０３
はツェナーダイオードｔｉｃ、ＩＩＤ。
抵抗９Ｆが接続された・電流？１ｆｌＪ御系の演算増幅
器８Ｂに抵抗９Ｄを介して供給されている。この演Ｊｌ
ｌ槽・隔器８Ｂにはサイリスタｆ侠器２の入力側に設け
られたｆｆｉ器１２Ａ、１２Ｂによシ検出された検出は
号をダイオードスタック１３により整流し抵抗器１４で
分圧することにより得られた電流珊遠旧号１０４が抵抗
９Ｅを介して供給されており、演算増幅器８Ｂは電流レ
ート指令１０５を出力′することができる。
器８Ｂに抵抗９Ｄを介して供給されている。この演Ｊｌ
ｌ槽・隔器８Ｂにはサイリスタｆ侠器２の入力側に設け
られたｆｆｉ器１２Ａ、１２Ｂによシ検出された検出は
号をダイオードスタック１３により整流し抵抗器１４で
分圧することにより得られた電流珊遠旧号１０４が抵抗
９Ｅを介して供給されており、演算増幅器８Ｂは電流レ
ート指令１０５を出力′することができる。
そしてｆｔ流レしト指令＋ｍｔｏｓはコンデンサ１０Ｃ
が接続された′嵯流レート制御系の演算増幅器８Ｃに抵
抗９Ｇを介して供給されている。この〆算増幅器８Ｃに
は電流帰還信号１０４がコンデンサ１０Ｂ１抵抗９Ｈを
介して供給されており、その出力信号はゲートパルス発
信器７に供給される。
が接続された′嵯流レート制御系の演算増幅器８Ｃに抵
抗９Ｇを介して供給されている。この〆算増幅器８Ｃに
は電流帰還信号１０４がコンデンサ１０Ｂ１抵抗９Ｈを
介して供給されており、その出力信号はゲートパルス発
信器７に供給される。
ゲートパルス発信器７は演算増幅器８Ｃの出力によりサ
イリスタ変換器２のサイリスタ素子１のスイッチング制
御をすることができる。
イリスタ変換器２のサイリスタ素子１のスイッチング制
御をすることができる。
第１図に示す従来装置は以上の構成からなり、従って大
ループ２００によシ直流１１ＥｍＭ３が速度指令１０１
に応じた速度で運転制御され、このときマイナーループ
２０２の電流制御系、電流レート制御系によシ駆励′亀
流ｉの制御が行なわれる。
ループ２００によシ直流１１ＥｍＭ３が速度指令１０１
に応じた速度で運転制御され、このときマイナーループ
２０２の電流制御系、電流レート制御系によシ駆励′亀
流ｉの制御が行なわれる。
以上のこの種の装置は試頼器用として用いられる一合の
ように極めて小さな出力電流で運転されることが安来さ
れる場合がおる。
ように極めて小さな出力電流で運転されることが安来さ
れる場合がおる。
ところがこの檀の従来装置は、甑めて小さな出力′直流
で１転された場合には、出力電流が断続して制御系が不
安定となるという問題がある。以下この問題を第２図、
第３図を用いて説明する。
で１転された場合には、出力電流が断続して制御系が不
安定となるという問題がある。以下この問題を第２図、
第３図を用いて説明する。
第２図はサイリスタ変侠６２の主回路を示す回路図であ
り、第３図は第２図の主回路の製作を説明するものであ
り、ＥＡｃは交流載量電圧（実効値）ＥＭは直流電動機
３の逆起電力、Ｒは回路の直流抵抗４の直、Ｘは回路の
りアクタンス５の値、αは制御遅れ角、φは通流角（［
！ｉが断続状態ではφくに／３）、ＩＵＰ、ＩＶＰ、Ｉ
ＷＰ、ＩＵＮ。
り、第３図は第２図の主回路の製作を説明するものであ
り、ＥＡｃは交流載量電圧（実効値）ＥＭは直流電動機
３の逆起電力、Ｒは回路の直流抵抗４の直、Ｘは回路の
りアクタンス５の値、αは制御遅れ角、φは通流角（［
！ｉが断続状態ではφくに／３）、ＩＵＰ、ＩＶＰ、Ｉ
ＷＰ、ＩＵＮ。
ＩＶＮ、ＩＷＮはサイリスタ素子である。
このときサイリ゛スタＩＵＰからＩＷＮに流れる電流歪
は、 で示され、上記θは、 で示される。
は、 で示され、上記θは、 で示される。
なお、Ｒ（Ｘでめるので抵抗Ｒは省略されている。
上記第（１）式、 第ｆ２）式に初期条件、θ＝−＋α
でｉ＝０ θ＝−＋α十φでｉ＝０ を与えてこれを解くと、 ・・・・・・ 第（３）式 ・・・・・・１０．第（４）式 となる。
でｉ＝０ θ＝−＋α十φでｉ＝０ を与えてこれを解くと、 ・・・・・・ 第（３）式 ・・・・・・１０．第（４）式 となる。
近似し、これを用いて第（４）式を解くと、・・・・・
・・・・第（５）式 上記第（３）式、第（５）式、よシ平均電流ｉ、を求め
ると、 ・・・・・・・・・第（６）式 上記第（６）式より第２図回路の等価抵抗Ｒｅとリアク
タンスＸの比を求めると、 ・・・・・・・・・第（方式 となる。
・・・・第（５）式 上記第（３）式、第（５）式、よシ平均電流ｉ、を求め
ると、 ・・・・・・・・・第（６）式 上記第（６）式より第２図回路の等価抵抗Ｒｅとリアク
タンスＸの比を求めると、 ・・・・・・・・・第（方式 となる。
この第（７）式から通流角φが小さくなって電流ｉがご
く小さな値となると等価抵抗ｆＬ＊が極端に大きくなる
ことが理解される。
く小さな値となると等価抵抗ｆＬ＊が極端に大きくなる
ことが理解される。
この様に従来装置ではその出力電流が小さくなった場合
に出力電流が断続して等価レギュレーションが大きくな
シ、この結果大ループの応答に対してマイナールーズの
応答が遅れ、制御系が不安定となる。
に出力電流が断続して等価レギュレーションが大きくな
シ、この結果大ループの応答に対してマイナールーズの
応答が遅れ、制御系が不安定となる。
そこで従来のこの種の装置ではその出力電流の電流断続
時に増大する等価レギュレーションの補償を行うために
マイナールーズに電流制御系を設け、あるいは第１図従
来ｉ＊の様にマイナーループに１１＃ｔ、Ｖ ）制ユ
系を設け−ｃ心ｉ＝、そ。補償が口Ｊ能なのはＲ”／Ｒ
が１０から２０以下であって十分でなく、通流角４０°
以下のときには電流制御系の応答が悪化し、大ループの
速度制御系、トルク制御系が不安定となる問題があった
。すなわち、等価レギュレーションに対する補償が行な
われたこの情の従来装置では、出力電流が微小となると
電流制御系の応答が悪化して大ループの制御系が不安定
となるという欠点があった。
時に増大する等価レギュレーションの補償を行うために
マイナールーズに電流制御系を設け、あるいは第１図従
来ｉ＊の様にマイナーループに１１＃ｔ、Ｖ ）制ユ
系を設け−ｃ心ｉ＝、そ。補償が口Ｊ能なのはＲ”／Ｒ
が１０から２０以下であって十分でなく、通流角４０°
以下のときには電流制御系の応答が悪化し、大ループの
速度制御系、トルク制御系が不安定となる問題があった
。すなわち、等価レギュレーションに対する補償が行な
われたこの情の従来装置では、出力電流が微小となると
電流制御系の応答が悪化して大ループの制御系が不安定
となるという欠点があった。
なお、サイリスタｆ換器の等価レギュレーションを増大
させないためにはサイリスタｆ換器を十字結線循環電流
制御方式として直流電流を断続させない様にすることが
好ましいが、この方式では、循環電流分だけサイリスタ
変換器の容量が増大し、循環電流を制御するりアクドル
が必要となシ、さらに片方の変換器が常時インバータ動
作を行なうためその転流失敗の確立が高くなる、などの
欠点があり、好ましくない。
させないためにはサイリスタｆ換器を十字結線循環電流
制御方式として直流電流を断続させない様にすることが
好ましいが、この方式では、循環電流分だけサイリスタ
変換器の容量が増大し、循環電流を制御するりアクドル
が必要となシ、さらに片方の変換器が常時インバータ動
作を行なうためその転流失敗の確立が高くなる、などの
欠点があり、好ましくない。
本発明は上記従来の原題に鑑みて為されたものであり、
その目的は、竺、、１．イリスタ変侠器の直流電流極小
時における等価レギュレーションの増大を補償して出力
電流が微小となった場合においてもマイナールーズに形
成された電流制御系の応答性を高く維持することができ
るサイリスタ電源装置を提供することにある。
その目的は、竺、、１．イリスタ変侠器の直流電流極小
時における等価レギュレーションの増大を補償して出力
電流が微小となった場合においてもマイナールーズに形
成された電流制御系の応答性を高く維持することができ
るサイリスタ電源装置を提供することにある。
上記目的を達成するために、本発明は、サイリスタ変換
器が無循ＩＩｋ電流方式とされ、サイリスタｆ侠器を制
御する制御回路のマイナーループに電流制御系が形成さ
れたサイリスタ電源装置において、主回鮎電流極小時に
減少した電流制御系の利得を主回路！１．ｆｉ検出値に
応じて補償する、ことを特徴とする。
器が無循ＩＩｋ電流方式とされ、サイリスタｆ侠器を制
御する制御回路のマイナーループに電流制御系が形成さ
れたサイリスタ電源装置において、主回鮎電流極小時に
減少した電流制御系の利得を主回路！１．ｆｉ検出値に
応じて補償する、ことを特徴とする。
以下図面に基づいて本発明の好適な実適例を説明する。
Ｍ４図には本発明に係わるサイリスタ［源装置の好適な
実適例が示されておシ、前述第１図と同一部材には同一
符号を付してその説明を省略する。
実適例が示されておシ、前述第１図と同一部材には同一
符号を付してその説明を省略する。
本実叱例では、電流ｔ・ｊ飾糸の利得を利得指令１０７
により掛算器２０へ補償する様にしている。
により掛算器２０へ補償する様にしている。
すなわち、第４図において、ダイオードスタック１３の
出力側には電流検出用抵抗′＃１４と直列にツェナーダ
イオード１５が接続されており、ツェナーダイオード１
５の出力１１１は電流盪が零でないときにはツェナーダ
イオード１５のツェナー電圧の以上の電圧となシ、電流
が完全に零のときには零となる。このツェナーダイオー
ド１５の出力電圧１１１はツェナーダイオード１６、抵
抗１７で構成される波形整形回路に供給されて矩形波信
号１１２とされる。この矩形［信号１１２のパルス幅が
通流角φに相当しておシ、信号１１２はローパスフィル
タ１８により平均値化されて通流信号１１３とされ、フ
ァンクションジェネレータ１９に入力される。このファ
ンクションジェネレータ１９は電流ｉが連続していると
きには一定値でありまたに流ｉが極小となって断続して
いるときには信号１１３に応じて電流制御系の利得を増
大する方向に値を変化させる利得指令１０７を出力する
ことができる。そしてファンクションジェネレータ１９
から出力される利得指令１０７は掛算器２０に供給され
、掛算器２０は利得指令１０７により演算増幅器８Ｂの
出力１０６を増幅して電流制御系の利得を補償すること
ができ、補償された電流Ｖ−）指令値１０５を出力する
ととができる。
出力側には電流検出用抵抗′＃１４と直列にツェナーダ
イオード１５が接続されており、ツェナーダイオード１
５の出力１１１は電流盪が零でないときにはツェナーダ
イオード１５のツェナー電圧の以上の電圧となシ、電流
が完全に零のときには零となる。このツェナーダイオー
ド１５の出力電圧１１１はツェナーダイオード１６、抵
抗１７で構成される波形整形回路に供給されて矩形波信
号１１２とされる。この矩形［信号１１２のパルス幅が
通流角φに相当しておシ、信号１１２はローパスフィル
タ１８により平均値化されて通流信号１１３とされ、フ
ァンクションジェネレータ１９に入力される。このファ
ンクションジェネレータ１９は電流ｉが連続していると
きには一定値でありまたに流ｉが極小となって断続して
いるときには信号１１３に応じて電流制御系の利得を増
大する方向に値を変化させる利得指令１０７を出力する
ことができる。そしてファンクションジェネレータ１９
から出力される利得指令１０７は掛算器２０に供給され
、掛算器２０は利得指令１０７により演算増幅器８Ｂの
出力１０６を増幅して電流制御系の利得を補償すること
ができ、補償された電流Ｖ−）指令値１０５を出力する
ととができる。
本発明の好適な実施例は以上の構成からなｐ以下その作
用を説明する。
用を説明する。
第５図は前述第（力弐に基づいて描かれ、通流角φとＲ
Ｉ／Ｘ（等価抵抗／リアクタンス）の関係を示す特性図
であり、Ｒ” ／ＲｉｄＸ／Ｒが一般的に１０から５０
となるので、ａ” ／ Ｒは第５図の縦＠を１０から５
０倍することになる。
Ｉ／Ｘ（等価抵抗／リアクタンス）の関係を示す特性図
であり、Ｒ” ／ＲｉｄＸ／Ｒが一般的に１０から５０
となるので、ａ” ／ Ｒは第５図の縦＠を１０から５
０倍することになる。
第５図から理解できる様に、通流角φが大きく’ＦＩＬ
（ｆｌｊ ｉが連続しているときにはりアクタンス５の
効米を無視することができるので、第２図の回路は直流
抵抗４のみを考慮すればよく、このときＲ” ／Ｒは小
さく電流制御系の等価レギュレエーショ／が小さく、こ
れを補償する必要がない。このため、このときファンク
ションジェネレータ１９から出力される指令１０７は一
定であり、掛算器２０Ｈ演算増幅器８Ｂの出゛力１０６
をそのまま指令１０５として出力する。
（ｆｌｊ ｉが連続しているときにはりアクタンス５の
効米を無視することができるので、第２図の回路は直流
抵抗４のみを考慮すればよく、このときＲ” ／Ｒは小
さく電流制御系の等価レギュレエーショ／が小さく、こ
れを補償する必要がない。このため、このときファンク
ションジェネレータ１９から出力される指令１０７は一
定であり、掛算器２０Ｈ演算増幅器８Ｂの出゛力１０６
をそのまま指令１０５として出力する。
また第６図に示される様に電流ｉが極めて小さくなり断
続するようになると、同図に示される様にイに号１１２
が前述の波形整形回路から、信号１１３がローパスフィ
ルタ１８から出力され、ファンクションジェネレータ１
９は信号１１３によシ第５図の特性に従って指令１０７
を変化させる。
続するようになると、同図に示される様にイに号１１２
が前述の波形整形回路から、信号１１３がローパスフィ
ルタ１８から出力され、ファンクションジェネレータ１
９は信号１１３によシ第５図の特性に従って指令１０７
を変化させる。
これにより掛算器２０は指令１０７に応じ電流制御系の
利得を補償し、この結果補償された指令１０５が出力さ
れる。
利得を補償し、この結果補償された指令１０５が出力さ
れる。
以上説明した様に、本発明によれば、マイナールーズに
形成された電流制御系の利得をサイリスタ変換器の出力
電流断続時にその電流検出値を用いて変化させ、Ｒ”／
Ｒの変化を補償することができるので、電流制御系の応
答悪化を防止することができ、従って大ループの速度制
御系、トルク？５１Ｊ御系などが安定して動作すること
ができる。
形成された電流制御系の利得をサイリスタ変換器の出力
電流断続時にその電流検出値を用いて変化させ、Ｒ”／
Ｒの変化を補償することができるので、電流制御系の応
答悪化を防止することができ、従って大ループの速度制
御系、トルク？５１Ｊ御系などが安定して動作すること
ができる。
第１図は従来装置の構成図、第２図はサイリス＋１
りｆ換器の主回路説明□図、第３図は第２回生回路の動
作説明図、第４図は本発明の好適な実施例の構成図、第
５図は第４図実施例の動作説明図、第６図はＷＪ４図実
施例の各部波形図である。
作説明図、第４図は本発明の好適な実施例の構成図、第
５図は第４図実施例の動作説明図、第６図はＷＪ４図実
施例の各部波形図である。
Claims (1)
- １、サイリスタｆ洪器が無循壌電流方式とされ、サイリ
スタ変換器を制御する制御回路のマイナールーズに＃ｔ
ｆＬ制御系が形成されたサイリスタ電源＃ｃｌｌｉ１に
おいて、主回路電ｆｉ極小時に減少した電流制御系の利
得を主回路電流検出値に応じて補償する、ことを特徴と
するサイリスタ電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP499282A JPS58123373A (ja) | 1982-01-18 | 1982-01-18 | サイリスタ電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP499282A JPS58123373A (ja) | 1982-01-18 | 1982-01-18 | サイリスタ電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123373A true JPS58123373A (ja) | 1983-07-22 |
Family
ID=11599098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP499282A Pending JPS58123373A (ja) | 1982-01-18 | 1982-01-18 | サイリスタ電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123373A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571668A (en) * | 1983-04-06 | 1986-02-18 | Hitachi, Ltd. | Apparatus and method for controlling a thyristor converter in response to change in mode of load current |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549979A (en) * | 1978-10-06 | 1980-04-11 | Hitachi Ltd | Controller for thyristor transducer |
-
1982
- 1982-01-18 JP JP499282A patent/JPS58123373A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549979A (en) * | 1978-10-06 | 1980-04-11 | Hitachi Ltd | Controller for thyristor transducer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571668A (en) * | 1983-04-06 | 1986-02-18 | Hitachi, Ltd. | Apparatus and method for controlling a thyristor converter in response to change in mode of load current |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546421A (en) | Flyback feedforward pulse width modulation regulator | |
| US8437154B2 (en) | Method and apparatus for varying a duty cycle of a power supply controller responsive to multiple linear functions over a range of values of a feedforward signal | |
| US4364109A (en) | Control device of inverters | |
| US4149233A (en) | Circuit for automatic load sharing in parallel converter modules | |
| US5646513A (en) | Dynamic loop compensator for continuous mode power converters | |
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| US4866591A (en) | Regulated transformer rectifier unit | |
| US3596172A (en) | Buck-boost pulse-width-modulated line regulator | |
| GB2156549A (en) | Boost feedforward pulse with modulation regulator | |
| US3671853A (en) | Dual-output regulated switching power supply | |
| US3746965A (en) | Direct current arc welder | |
| US3365650A (en) | Static inverter having a regulated output | |
| US4644254A (en) | Switch controller having a regulating path and an auxiliary regulating path parallel thereto | |
| JPS58222782A (ja) | Ｐｗｍ変換器の制御装置 | |
| JPS58123373A (ja) | サイリスタ電源装置 | |
| US4764859A (en) | Method and apparatus for controlling circulating-current type cycloconverter | |
| JPH0378469A (ja) | 電源装置 | |
| JPS6120236B2 (ja) | ||
| JP2675372B2 (ja) | 電力変換装置 | |
| JPH02280670A (ja) | 電源装置 | |
| JPH055835Y2 (ja) | ||
| JPS596128B2 (ja) | 電源装置 | |
| JPH04359675A (ja) | スイッチング電源の制御回路 | |
| JPS6036605B2 (ja) | スイツチングレギユレ−タ | |
| JPH0783587B2 (ja) | Ｄｃ―ｄｃコンバータの過電流制限方法 |