JPS581250A - 情報コ−ド判定方式 - Google Patents
情報コ−ド判定方式Info
- Publication number
- JPS581250A JPS581250A JP56099272A JP9927281A JPS581250A JP S581250 A JPS581250 A JP S581250A JP 56099272 A JP56099272 A JP 56099272A JP 9927281 A JP9927281 A JP 9927281A JP S581250 A JPS581250 A JP S581250A
- Authority
- JP
- Japan
- Prior art keywords
- information code
- information
- code
- address
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理に使用する情報コードの判定方式に関
する。情報処理においては２進法によるビットを組合せ
、複数ビットを情報１単位とした情報コードによる演算
処理を行っており、通常情報コードとしてはＢＢＯＤＩ
Ｏ１Ｉ８０．ＪＩ８７単位コードまたは８単位コード等
のように１バイト（８単位）系の情報コードを基本とす
るのが主体を占めていた。この１バイト系の情報コード
全てが有効コードではないため、その各々の体系の中で
８ビツトによる−１”と１０−の組合せが情報コードと
して有効か無効かを判定せねばならず、その判定手段と
して固定）％９であるＦＲＯＭを利用した方法が知られ
ている。
する。情報処理においては２進法によるビットを組合せ
、複数ビットを情報１単位とした情報コードによる演算
処理を行っており、通常情報コードとしてはＢＢＯＤＩ
Ｏ１Ｉ８０．ＪＩ８７単位コードまたは８単位コード等
のように１バイト（８単位）系の情報コードを基本とす
るのが主体を占めていた。この１バイト系の情報コード
全てが有効コードではないため、その各々の体系の中で
８ビツトによる−１”と１０−の組合せが情報コードと
して有効か無効かを判定せねばならず、その判定手段と
して固定）％９であるＦＲＯＭを利用した方法が知られ
ている。
ＦＲＯＭは公知の如くコード変換や文字パターン発生器
など情報の書替えが頻繁に必要でなく、単に必要に応じ
て一定の情報を読出すための固定記憶素子であり、一旦
書込まれたＦＲＯＭは電源を断としても記憶の内容を損
うことなく繰返し使用出来るがその製作段階ではメモリ
素子をすべて％ＱＩまたは１１′の状態で製作し、所定
の電気的条件を選択的に与えて情報を固定化することで
ＲＯＭとして提供される。前記情報コードの一つである
例えばＢＢＯＤＩＯコードの場合、第１図のように予め
ＥＢＯＤＩＯコードの有効情報コードをその侭アドレス
端子＾〜Ａ、に入力したときだけ出力端子０゜に、例え
ば１０′の状態で製作されたＦＲＯＭについてはメモリ
素子を反転して′″１＃が得られるように書込むとその
後は、有効情報コードを入力した時は出力端子０．には
１１′を出力する力ζＢＢＯＤＩＯコードにはない無効
情報コードを入力すると出力端子０゜は′″０′のま＼
であり誤りを示すので、ｌｌｉＰＲＯＭはＥＢＯＤＩＯ
コードの判定器として提供することが出来る。即ち情報
コードを番地化して記憶させ番地をアドレスして出力さ
れる符号の存在有無を検出して情報コードの有効性有無
を判別するものである。
など情報の書替えが頻繁に必要でなく、単に必要に応じ
て一定の情報を読出すための固定記憶素子であり、一旦
書込まれたＦＲＯＭは電源を断としても記憶の内容を損
うことなく繰返し使用出来るがその製作段階ではメモリ
素子をすべて％ＱＩまたは１１′の状態で製作し、所定
の電気的条件を選択的に与えて情報を固定化することで
ＲＯＭとして提供される。前記情報コードの一つである
例えばＢＢＯＤＩＯコードの場合、第１図のように予め
ＥＢＯＤＩＯコードの有効情報コードをその侭アドレス
端子＾〜Ａ、に入力したときだけ出力端子０゜に、例え
ば１０′の状態で製作されたＦＲＯＭについてはメモリ
素子を反転して′″１＃が得られるように書込むとその
後は、有効情報コードを入力した時は出力端子０．には
１１′を出力する力ζＢＢＯＤＩＯコードにはない無効
情報コードを入力すると出力端子０゜は′″０′のま＼
であり誤りを示すので、ｌｌｉＰＲＯＭはＥＢＯＤＩＯ
コードの判定器として提供することが出来る。即ち情報
コードを番地化して記憶させ番地をアドレスして出力さ
れる符号の存在有無を検出して情報コードの有効性有無
を判別するものである。
最近情報システムの発展と普及に伴い漢字を含む日本語
処理等が増加して来たが、日本語処理においては取扱う
字数が多いため、その情報コードとして１バイトでは処
理出来ない理由から２バイトを情報の１単位として情報
コードとしている。
処理等が増加して来たが、日本語処理においては取扱う
字数が多いため、その情報コードとして１バイトでは処
理出来ない理由から２バイトを情報の１単位として情報
コードとしている。
こ＼でアドレス入力が１６ビツトのＦＲＯＭによれば、
前述の８人力ＦＲＯＭにおける１バイト系の情報コード
判別器と同様に使用出来るが、アドレス入力として１６
ビツト入力を備えたＦＲＯＭは、その容量が大きいため
実用に供される素子が存在しない。代りにアドレス入力
が８ビツト入力（７）ＦＲＯＭを利用した場合チップセ
レク） （０８）端子を使用して展開すれば残りは２（
１′リ−２１即ち２５６個の８ビット入力ＦＲＯＭ、ま
たアドレス入力か現在入手出来る最大の１３ビツト入力
のＦＲＯＭを使用しても８個のＦＲＯＭを必要とする。
前述の８人力ＦＲＯＭにおける１バイト系の情報コード
判別器と同様に使用出来るが、アドレス入力として１６
ビツト入力を備えたＦＲＯＭは、その容量が大きいため
実用に供される素子が存在しない。代りにアドレス入力
が８ビツト入力（７）ＦＲＯＭを利用した場合チップセ
レク） （０８）端子を使用して展開すれば残りは２（
１′リ−２１即ち２５６個の８ビット入力ＦＲＯＭ、ま
たアドレス入力か現在入手出来る最大の１３ビツト入力
のＦＲＯＭを使用しても８個のＦＲＯＭを必要とする。
このように多数個に分割すると、その出力信号をデコー
ドする回路が必要となり２バイト情報コードの判別器は
１バイト情報コードに比較してハード量か甚しく増大す
る欠点を有でいた。
ドする回路が必要となり２バイト情報コードの判別器は
１バイト情報コードに比較してハード量か甚しく増大す
る欠点を有でいた。
本発明はこの欠点を補うため少い）・−ド１で２バイト
からなるｆｆｌコードにおける判別する手段を提供する
ことを目的とするものである。そのため有効情報コード
：ＦＲＯＭのアドレス電子に入力し、出力端子に′１′
または１０′の一足イ＋号を有効判定出力として続出す
べく書込まれたｐｈｏｉｖ［利用の情報コード判定方式
において、該ＰｌｔＯＭ出力にＮ対１の選択器を付加し
てなり、Ｐ）ｔＯＭのアドレス痛子および販辿択器の選
択端子に複畝ノくイトよりなる情報コードを人力し、選
択器の出力端子に複数バイトよりなる情報コードの有効
判定出力を得ることを特徴としたものである。
からなるｆｆｌコードにおける判別する手段を提供する
ことを目的とするものである。そのため有効情報コード
：ＦＲＯＭのアドレス電子に入力し、出力端子に′１′
または１０′の一足イ＋号を有効判定出力として続出す
べく書込まれたｐｈｏｉｖ［利用の情報コード判定方式
において、該ＰｌｔＯＭ出力にＮ対１の選択器を付加し
てなり、Ｐ）ｔＯＭのアドレス痛子および販辿択器の選
択端子に複畝ノくイトよりなる情報コードを人力し、選
択器の出力端子に複数バイトよりなる情報コードの有効
判定出力を得ることを特徴としたものである。
以下図面を参照しつ＼本発明の一笑抛例について説明す
る。
る。
第２図は本発明の一実施例におけるブロック図である。
１は６４にビットＦＲＯＭ、２は８対１の選別器を示す
。図のようにＦＲＯＭＩの出力端子８ビツトは選別器２
の８データ入力端子に夫々接続され、選択端子Ａ、Ｂお
よびＣに与えられる信号に従い選択器２における８デー
タ入力端子のうちから何れか一つを選択して出力端子Ｗ
に出力する。
。図のようにＦＲＯＭＩの出力端子８ビツトは選別器２
の８データ入力端子に夫々接続され、選択端子Ａ、Ｂお
よびＣに与えられる信号に従い選択器２における８デー
タ入力端子のうちから何れか一つを選択して出力端子Ｗ
に出力する。
従って例えば日本語処理に使用する２バイト情報を判別
する場合、選択器２の選択端子に１６ビツト中３ビツト
を割当て一出力側で選択し、入力側の選択としてＦＲＯ
ＭＩのアドレス端子に１６ビツト中１３ビツトを割当て
、予め有効２バイト情報を与えたときだけ選択器２の出
力端子Ｗに１１′が出力されるようにＦ ＲＯＭ １に
書込めば２バイト情報コードの判別器が得られる。即ち
、本来なら２”−２”Ｋ−６４にアドレスのメモリ素子
が必要のＦ５Ｔ’）、２”−２”Ｋ−８にアドレスのメ
モリ素子で済む。
する場合、選択器２の選択端子に１６ビツト中３ビツト
を割当て一出力側で選択し、入力側の選択としてＦＲＯ
ＭＩのアドレス端子に１６ビツト中１３ビツトを割当て
、予め有効２バイト情報を与えたときだけ選択器２の出
力端子Ｗに１１′が出力されるようにＦ ＲＯＭ １に
書込めば２バイト情報コードの判別器が得られる。即ち
、本来なら２”−２”Ｋ−６４にアドレスのメモリ素子
が必要のＦ５Ｔ’）、２”−２”Ｋ−８にアドレスのメ
モリ素子で済む。
上記の説明は倒れもＦＲＯＭにて説明したが消去１＃′
Ｌ 可能のｇＰＲＯＭ（Ｅｖａｓａｂｌｅ ＰｒｏｇｖａＷ
ａｂｌｅ ）ＬｅａｄＯｎ ｌｙ Ｍｇｗｏｙｙ ）を
使用しても同様の効果で得られることはいう迄もない。
Ｌ 可能のｇＰＲＯＭ（Ｅｖａｓａｂｌｅ ＰｒｏｇｖａＷ
ａｂｌｅ ）ＬｅａｄＯｎ ｌｙ Ｍｇｗｏｙｙ ）を
使用しても同様の効果で得られることはいう迄もない。
第１図は従来の８アドレス人力ｐａｏＭによる１バイト
情報コ一ド判別器のブロック図、第２図は本発明の一実
施例による２バイト情報コ一ド判別器のブロック図を示
す。ｌは６４にピッ） ）’ＲＯＭ、２は８対１選別器
を示す・
情報コ一ド判別器のブロック図、第２図は本発明の一実
施例による２バイト情報コ一ド判別器のブロック図を示
す。ｌは６４にピッ） ）’ＲＯＭ、２は８対１選別器
を示す・
Claims (1)
- 任意情報コードが有効か否かを判定する情報コード判定
方式において、情報コードの一部を用いてアクセス可能
なメモリよりの出力複数信号の１つを、該情報コードの
残り部に基き選択することにより該情報コードの有効判
定出力を得ることを特徴とする情報コード判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099272A JPS581250A (ja) | 1981-06-26 | 1981-06-26 | 情報コ−ド判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099272A JPS581250A (ja) | 1981-06-26 | 1981-06-26 | 情報コ−ド判定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS581250A true JPS581250A (ja) | 1983-01-06 |
Family
ID=14243041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099272A Pending JPS581250A (ja) | 1981-06-26 | 1981-06-26 | 情報コ−ド判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581250A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60233301A (ja) * | 1984-05-07 | 1985-11-20 | Hitachi Ltd | タ−ビン制御装置 |
-
1981
- 1981-06-26 JP JP56099272A patent/JPS581250A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60233301A (ja) * | 1984-05-07 | 1985-11-20 | Hitachi Ltd | タ−ビン制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5383147A (en) | IC card and method of checking the memory capacity of IC card | |
| JPS5644946A (en) | Code error correction and detection system | |
| US4586162A (en) | Bit pattern check circuit | |
| EP0952525A1 (en) | Ic card | |
| EP0387888A2 (en) | Microprocessor system having an extended address space | |
| JPS581250A (ja) | 情報コ−ド判定方式 | |
| JPS60105040A (ja) | 文章検索方式 | |
| US5222232A (en) | Apparatus and method for monitoring prom access in a microcomputer | |
| JPS6349860A (ja) | Ｅ↑２ｐｒｏｍ使用方式 | |
| KR950001063B1 (ko) | 패턴롬을 이용한 2바이트 완성형 한글처리방법 | |
| SU1140167A1 (ru) | Запоминающее устройство /его варианты/ | |
| KR100280391B1 (ko) | 소수의 셀을 갖는 롬 구조 | |
| JPH0394325A (ja) | データ処理装置 | |
| JPS61143808A (ja) | シ−ケンス制御装置のビツトモデイフアイ回路 | |
| JPH0528796A (ja) | 半導体装置 | |
| JPH05128327A (ja) | Ｉｃカード | |
| JPS62237554A (ja) | デイジタルアウトプツトユニツト | |
| JPS5943863B2 (ja) | モデフアイドハフマン符号の復号化方式 | |
| JPH0431940A (ja) | メモリカードの容量検出方法 | |
| JPS6324431A (ja) | デ−タ通信システム | |
| JPS60115098A (ja) | 半導体記憶装置 | |
| JPS6230663B2 (ja) | ||
| JPH01231142A (ja) | メモリーカード | |
| JPH01200390A (ja) | 図形情報読み出し装置 | |
| JPH05314282A (ja) | 半導体装置 |