JPS5812670B2 - 磁気バブルメモリ装置 - Google Patents

磁気バブルメモリ装置

Info

Publication number
JPS5812670B2
JPS5812670B2 JP52148135A JP14813577A JPS5812670B2 JP S5812670 B2 JPS5812670 B2 JP S5812670B2 JP 52148135 A JP52148135 A JP 52148135A JP 14813577 A JP14813577 A JP 14813577A JP S5812670 B2 JPS5812670 B2 JP S5812670B2
Authority
JP
Japan
Prior art keywords
bubble
information
loop
major
minor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52148135A
Other languages
English (en)
Other versions
JPS5481036A (en
Inventor
古川一夫
古川純男
高山明
天野宣夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
NTT Inc
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP52148135A priority Critical patent/JPS5812670B2/ja
Publication of JPS5481036A publication Critical patent/JPS5481036A/ja
Publication of JPS5812670B2 publication Critical patent/JPS5812670B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、メジャライン上に1つあるいは複数のバブル
検出器と複数のバブル消去発生器とを設けることにより
、高速メモリアクセスを可能としたマイナループメジャ
ライン方式の磁気バブルメモリ装置に関するものである
従来、磁気バブルメモリ装置は一般的にその記憶素子と
してマイナループメジャループ方式の磁気バブルチップ
を用いているが、これに適用されるプログラムを変更な
しで最近出現してきたマイナループメジャライン方式の
磁気バブルチップからなる磁気バブルメモリ装置にも適
用しようとすれば、ハードウエア構成が複雑化するとい
う欠点がある。
ここで、以下に説明する本発明を明確にする意味で、簡
単に特開昭50−99233号公報に示されるような従
来のマイナループメジャループ方式の磁気バブルチップ
の概念を説明しておく。
第1図はその概念図をまず簡単に示したものである。
このチップに回転磁界を加えると、マイナループ1、メ
ジャルーブ2上のバブル情報が矢印の方向へ同期回転す
ることとして例えばマイナループ1上のA点位置にある
情報の読出を行なうとすれば、そのA点位置のバブル情
報はマイナループ1上で転送され、トランスファーゲー
ト5を介して更にメジャループ2上で転送される間にリ
プリケータ6により分割され、この後にバブル検出器3
によって読み出されるようになっている。
また、書込の場合は、バブル消去発生器4によりバブル
を消去し、またはバブルを発生させ、このバブル情報が
メジャループ2上に転送され、トランスファーゲート5
を介してマイナループ1上に更に転送されることにより
A点位置にバブル情報が書き込まれるようになっている
マイナループメジャループ方式の磁気バブルチップでの
バブル情報の読出、書込は以上のようなものであるが、
磁気ドラムメモリ装置などのファイルメモリ装置ではア
クセス時間を向上させる手段として以下の方法が採られ
る。
既ち、一定時間内に複数のアクセス要求があった場合、
アクセス要求のあったバブルがランダムに存在している
ならば、全てのアクセス要求が完了するまでの時間はマ
イナループメジャループの複数回々転時間を必要とする
しかし、読出 書込がされる順序でアクセス要求すれば
、マイナループメジャループの1周回転時間内でそれら
のアクセス要求を全て処理することができ、アクセス要
求が高速に処理されることになる。
したがって、このことに着目し、各々のアクセス要求に
必要な時間を入出力制御プログラムによって識別し、ア
クセス要求を並べ替えることにより実効的にアクセス時
間を短縮するという方法が採られている。
これを第1図によって具体的に説明すれば、読出の場合
、読出に要されるアクセスタイムAtγは Atγ=δ・m+ε・M+td ・・・・・・(1
)と表わされ、また、これと同様にして書込に要される
アクセスタイムAtωを計算すれば、これはAtω=δ
・m+ε・M+tq ・・・・・・(2)と表わす
ことができる。
但し、td;マイナループ1のトランスファーゲートT
0からバブル検出器3までの転送時間、tq;マイナル
ープ1のトランスファーゲートT0からバブル消去発生
器4までの転送時間、m:マイナループ1上のアクセス
要求されたバブルからトランスファーゲートT0までの
間に存するバブル転送パターン数、M;メジャループ2
上でのアクセス要求されたバブルを有するマイナループ
のトランスファーゲートTαからトランスファーゲート
T0までの間に存スるバブル転送パターン数、δ;マイ
ナループ1上の各転送パターン間の転送時間、ε;メジ
ャループ2上の各転送パターン間の転送時間である。
以上の式(1),(2)で表わされたアクセスタイムA
tγ,Atωをソフトウエア手段で一定時間内の各各の
アクセス要求に応じて計算し、アクセス要求を並び替え
るものである。
この並び替えが終了した後に起動をかけて複数のアクセ
ス要求の処理を行なうことにより実効的にアクセス時間
の短縮を図ることができる。
第2図は、このようなマイナループメジャループ方式の
磁気バブルチップを用いた磁気バブルメモリ装置のブロ
ック図を示したもので、外部装置からの制御指令はイン
ターフエイス制御回路7によりデコードされ、その結果
読出制御回路8、書込制御回路9がマイナループメジャ
ループ方式の磁気バブルチップ群10に対し、所定の制
御動作を行なうように構成される。
以上マイナループメジャループ方式の磁気バブルチップ
等に関して簡単に説明したが、最近マイナループメジャ
ループ方式に代わってマイナループメジャライン方式な
る磁気バブルチップが開発され、その実用化が試みられ
ている。
第3図はその磁気バブルチップの概念図を示したもので
あるが、マイナループメジャループ方式のものと大きな
相違はメジャループ2がメジャライン11となっている
ことである。
このメジャライン11が「ライン」と称されているのは
これがいわゆる開ループであって、閉ループであるマイ
ナループ2とは異なっているからである。
しかし、このメジャライン11の機能はバブル情報の読
出、書込に際してはマイナループ2と同様にバブル情報
の転送に用いられるのであるが、第4図に示すようにこ
の方式の磁気バブルチップ群12を用いた磁気バブルメ
モリ装置では、外部回路として再書込制御回路13なし
では再書込みが不可能になっている。
また、この新しいマイナループメジャループ方式の磁気
バブルチップを従来のシステムにソフトウエアの変更な
しに導入するとすれば、第1図々示のトランスファゲー
トT0からバブル消去発生器4までの転送時間tqと、
第3図、第4図々示のトランスファーゲート5から再書
込制御回路13を介し、バブル消去発生器4までに転送
されるに要する時間tq′とを等しくする必要がある。
これを満足させるには、再書込制御回路13には大量の
ハードウエア、例えば64Kbitの磁気バブルチップ
を想定した場合には、1チップ当り約1100bitの
シフトレジスタが追加されるという欠点がある。
本発明の目的は、マイナループメジャループ方式の磁気
バブルチップを使用する磁気バブルメモモリ装置にマイ
ナループメジャライン方式の磁気バブルチップを適用す
るに際し、磁気バブルチップとその周辺とに簡単なハー
ドウエアを追加することにより、マイナループメジャル
ープ方式の磁気バブルメモリ装置に使用されていたソフ
トウエアをそのまま適用して高速メモリアクセスが可能
な磁気バブルメモリ装置を得ることにある。
この目的のため、本発明は、マイナループメジヤライン
方式の磁気バブルチップのメジャライン上に1つあるい
は複数のバブル検出器と複数のバブル消去発生器とを設
けるとともに、任意の1つあるいは複数のバブル検出器
と任意の複数のバブル消去発生器との間に簡単な情報転
送手段(例えばシフトレジスタ)を介在させることによ
り、バブル棲出器によってメジャライン上を転送中のバ
ブル情報をチップ外部に読み出し、読み出されたバブル
情報をマイナループ上に再書込するように複数のバブル
消去発生器によってメジャライン上にその情報を再書込
するとともに、残りの複数のバブル消去発生器によって
チップ外部からの情報をマイナループ上に書込するよう
にメジャライン上にその情報を書込する構成を特徴とす
るものである。
以下、本発明を第5図、第6図により説明する。
先ず、第5図は、本発明によるマイナルーブメジャライ
ン方式の磁気バブルチップの構成例を示したものである
図示のようにメジャライン11上には1つのバブル検出
器3と、2つのバブル消、去発生器4,14とが設けら
れているが、これらの数はこれに限定されず複数であっ
てもよいことは既に述べたところである。
第5図は、このうちの基本構成ともいえるべきものであ
る。
第5図において、2つのバブル消去発生器4,14のう
ち、バブル消去発生器4はバブル情報の消去と新バブル
情報の書込を行なうためのものであり、残りのバブル消
去発生器14はバブル検出器3によってチップ外部に読
み出されたバブル情報を再びメジヤライン11上に発生
させて元のマイナループ1上に再書込するためのもので
ある。
したがって、バブル消去発生器14とバブル検出器3と
の間には何等かのバブル情報転送手段が必要であること
が判る。
このバブル情報転送手段として最も容易簡単なものには
、例えばシフトレジスタを挙げることができる。
第6図に示すようにこのバブル情報転送手段16が磁気
バブルチップ群15のバブル検出器3とバブル消去発生
器14との間に外部回路として介在せしめられることに
より、従来のマイナループメジャループ方式の磁気バブ
ルメモリ装置で用いられていたソフトウエアをそのまま
適用することができる構成とするものである。
ここで、第5図を用いて具体的に読出と書込の動作を説
明する。
先ず、読出から説明すると、アクセスされたあるマイナ
ループ1上のバブル情報は、そのマイナルーブに対応す
るトランファーゲートを介してメジャライン11上を転
送され、この転送中にバブル検出器3により外部に読出
される。
ここで、読み出されたバブル情報を再び元のマイナルー
プ1上に戻しておく必要があるが、この再書込はバブル
情報転送手段16とバブル消去発生器14によって行な
うようにする。
即ち、バブル検出器3により読み出されたバブル情報は
バブル情報転送手段16内に一定時間保持された後バブ
ル消去発生器14に入力される結果、メジャライン11
上にはそのバブル情報と同一内容のバブル情報が新たに
発生され、このバブル情報がメジャライン11上を転送
されてから元のマイナループ1上に転送されるようにす
るのである。
次に書込を説明すると、これは、アクセス要求されたバ
ブルは読出の場合と同様にしてバブル情報転送千段16
内で一定時間保持され、バブル消去発生器14、転送路
パターンを介してからバブル消去発生器4で新たな情報
を書き込まれた後、アクセス要求されたあるマイナルー
プ1上のバブル位置に転送されるようにするものである
この読出、書込に要される各々のアクセスタイムAtγ
′,Atω′は以下のように表わすことができる。
Atγ′=δ・m′+ε・M′+td′・・・・・・(
3)Atω′=δ・m′+ε・M′+tq′・・・・・
・(4)但し、td′;トランスファーゲート5からバ
ブル検出器3までの転送時間、tq′;トランスファー
ゲート5からバブル情報転送手段16、バブル消去発生
器14、転送路パターンを介してバブル消去発生器4ま
でに要する転送時間、m′;マイナループ上のアクセス
要求されたバブルからそのマイナループに対応するトラ
ンスファーゲートまでの間に存するバブル転送パターン
数、M′;メジャライン11上でのアクセス要求された
バブルを有するマイナループのトランスファーゲートか
らトランスファーゲート5までの間に存するバブル転送
パターン数である。
δ,εについては式(1)、式(2)中のものと同一で
ある。
ここで、式(1)〜式(4)中の変数m,m′,M,M
′の関係が m=m′ ・・・・・・(5
)M=M′ ・・・・・・(
6)式(5)、式(6)を満足するものとしてtd=t
d′ ・・・・・・(7)式(7
)を満足する位置にバブル検出器3を設け、また、 tq=tq′ ・・・・・・(8
)式(8)を満足する位置にバブル消去発生器4を設け
るようにし、かつ、1周の時間を満足するバブル情報転
送手段16を設ける。
このようにしてバブル検出器3とバブル消去発生器4と
をメジャライン11上に設けることにより、マイナルー
プメジャループ方式の代わりにマイナループメジャライ
ン方式の磁気バブルチップを用いた磁気バブルメモリ装
置に従来のソフトウエアを適用しながらも高速メモリア
クセスが可能となるものである。
以上第5図、第6図の説明では、1つの磁気バブルチッ
プ中に1組のマイナループメジャラインを含む場合につ
いて述べた。
しかし、これに限定されずに複数組のマイナループメジ
ャラインを含む磁気バブルチップについても本発明が同
様に適用され得ることは明らかであろう。
また、外部回路としてのバブル情報転送手段の1例とし
てシフトレジスタを挙げたが、この他の例としては遅延
線がある。
要は、1定時間情報を保持し得るものならば、バブル情
報転送手段となり得るのである。
以上、詳細に説明したように、本発明は、マイナループ
メジャループ方式の磁気バブルメモリ装置をマイナルー
プメジャライン方式の磁気バブルメモリ装置として構成
するに際し、その構成要素であるマイナルーブメジャラ
イン方式の磁気バブルチップのそのメジャライン上に1
つあるいは複数のバブル検出器と複数のバブル消去発生
器とを設けるとともに、任意の1つあるいは複数のバブ
ル検出器と任意の複数のバブル消去発生器との間に外部
回路として簡単構成の情報転送手段を介在させるように
したものである。
本発明によれば、メジャライン上に設けられるバブル検
出器とバブル消去発生器との配置を適当に定めることに
より、従来のマイナループメジャループ方式の磁気バブ
ルメモリ装置で使用されているソフトウエアをそのまま
用いることができるばかりか、高速アクセス処理が可能
となるなどの利点がある。
【図面の簡単な説明】
第1図は、マイナループメジャループ方式の磁気バブル
チップの概念図、第2図は、マイナループメジャループ
方式の磁気バブルチップを用いた磁気バブルメモリ装置
のブロック図、第3図は、マイナループメジャライン方
式の磁気バブルチップの概念図、第4図は、マイナルー
プメジャライン方式の磁気バブルチップを用いた磁気バ
ブルメモリ装置のブロック図、第5図は、本発明による
マイナループメジャライン方式の磁気バブルチップの概
念図、第6図は、本発明の1実施例でのブロック図であ
る。 1・・・・・・マイナループ、3・・・・・・バブル検
出器、4,14・・・・・・バブル消去発生器、5・・
・・・・トランスファーゲート、7・・・・・・インタ
ーフエイス制御回路、8・・・・・・読出制御回路、9
・・・・・・書込制御回路、11・・・・・・メジャラ
イン、15・・・・・・マイナループメジャライン方式
の磁気バブルチップ群、16・・・・・・バブル情報転
送手段。

Claims (1)

    【特許請求の範囲】
  1. 1 バブル情報が格納される任意数のマイナループと該
    ループに対してバブル情報の読出、書込をトランスファ
    ーゲートを介して行なうメジャラインとからなる磁気バ
    ブルチップを用いて構成されるマイナループ、メジャラ
    イン方式の磁気バブルメモリ装置において、磁気バブル
    チップをもって構成されたメジャライン上に任意数のバ
    ブル検出器と任意複数のバブル消去発生器とをそれぞれ
    設けるとともに、上記バブル検出器と上記バブル消去発
    生器のうちの任意複数との間に再書込用の一定時間情報
    を保持し得るバブル情報転送手段を設けることにより、
    前記バブル検出器によって読み出されたバブル情報を前
    記バブル情報転送手段、任意複数のバブル消去発生器を
    介して再び前記メジャライン上に発生させ、残りの任意
    複数のバブル消去発生器によって外部情報をバブル情報
    としてメジャライン上に発生させるように構成したこと
    を特徴とする磁気バブルメモリ装置。
JP52148135A 1977-12-12 1977-12-12 磁気バブルメモリ装置 Expired JPS5812670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52148135A JPS5812670B2 (ja) 1977-12-12 1977-12-12 磁気バブルメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52148135A JPS5812670B2 (ja) 1977-12-12 1977-12-12 磁気バブルメモリ装置

Publications (2)

Publication Number Publication Date
JPS5481036A JPS5481036A (en) 1979-06-28
JPS5812670B2 true JPS5812670B2 (ja) 1983-03-09

Family

ID=15446041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52148135A Expired JPS5812670B2 (ja) 1977-12-12 1977-12-12 磁気バブルメモリ装置

Country Status (1)

Country Link
JP (1) JPS5812670B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838407A (en) * 1973-12-28 1974-09-24 Texas Instruments Inc Bubble memory organization with two port major/minor loop transfer
JPS51104229A (ja) * 1975-03-11 1976-09-14 Nippon Electric Co
JPS5255335A (en) * 1975-10-30 1977-05-06 Nippon Telegr & Teleph Corp <Ntt> Magnetic bubble memory
US4075611A (en) * 1975-11-19 1978-02-21 Rockwell International Corporation Consecutive bit access of magnetic bubble domain memory devices

Also Published As

Publication number Publication date
JPS5481036A (en) 1979-06-28

Similar Documents

Publication Publication Date Title
JP2008523468A (ja) 不揮発記録媒体消去システム及び方法
EP0324386A2 (en) Memory testing device
US4586181A (en) Test pattern generating apparatus
EP0364110A2 (en) Semiconductor memory device having a serial access memory
KR910003592B1 (ko) 부분 서입 제어장치
JPS5925307B2 (ja) 記憶装置
SU673203A3 (ru) Устройство дл контрол пам ти
US5708842A (en) Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external
US5864567A (en) Data memory apparatus
JPH0652678A (ja) 半導体記憶装置
JPH06266587A (ja) フラッシュメモリのファイル管理方式
JPS6331809B2 (ja)
JPH06236681A (ja) 半導体記憶装置
JP3389317B2 (ja) 集積回路のテスト回路
SU989555A1 (ru) Устройство дл ввода информации
JPS5811711B2 (ja) 記憶装置
SU601762A1 (ru) Устройство дл контрол полупроводниковых оперативных накопителей
JPS6045853A (ja) 履歴診断方式
SU849302A1 (ru) Буферное запоминающее устройство
SU748303A1 (ru) Устройство функционального контрол интегральных схем с функцией пам ти
JPS6319027B2 (ja)
SU746742A1 (ru) Устройство дл защиты пам ти
JPS63177236A (ja) デユアルメモリアクセス回路
KR19990058730A (ko) 플래시 메모리 리드/라이트 제어기
JPS6382533A (ja) 携帯可能電子装置のメモリアクセス方法