JPS5811711B2

JPS5811711B2 - 記憶装置

Info

Publication number: JPS5811711B2
Application number: JP49110286A
Authority: JP
Inventors: 坦村上; 容房和田
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1974-09-25
Filing date: 1974-09-25
Publication date: 1983-03-04
Also published as: JPS5136834A

Description

【発明の詳細な説明】本発明は円筒磁区で代表される単一磁壁磁区を情報とし
て利用する磁区記憶素子などの、情報を移動せしめるこ
とによってアクセス動作を行なう記憶素子を用いた記憶
装置に関するもの士ある。

ここでは記憶素子として円筒磁区の有無を情報として利
用する磁気バブル素子を用いた磁区記憶装置を実施例と
して説明する。

記憶装置に用いられる磁気バブル素子のチップ構成とし
て、空間選択型の一種であるデコーダ方式のチップ構成
と、時間選択型の一種であるメイジャマイナループ方式
のチップ構成がある。

ここではメイジャマイナループ（Ｍ／ｍ）方式のチップ
構成の磁気バブル素子をとりあげる。

なお、Ｍ／ｍ方式チップ構成の磁気バブル素子は、１９
７１年６月に発行された雑誌サイエンティフィックアメ
リカン（ＳｃｉｅｎｔｉｆｉｃＡｍｅｒｉｃａｎ）第
２２４巻、第６号、第７８頁〜第９０頁（文献１）、特
に第９０頁に提案されている。

入出力部の存在する１個のメイジャループと、これに結
合している複数個のマイナループの部分を磁気バブル素
子のチップユニットと称する。

磁気バブル素子のビット転送レート、磁気バブル素子を
用いた記憶装置の記憶容量、アクセスタイム、データ転
送レートなどが与えられると、チップユニットの構成、
すなわちマイナループのビット数とマイナルーブ数が決
定され、さらにチップユニットの数量が決定される。

一般に記憶装置で情報をアクセスする場合、この情報を
含むのは複数のチップユニットの一部である。

したがって、磁気バブル素子内の磁区の有無で表わされ
る情報を移動せしめる手段としてパーマロイパターンを
用いている場合には、面内の回転磁界をアクセスすべき
情報を含むチップユニットのみに加えればよいことにな
る。

磁気バブル素子では情報を無限大の時間停止できるので
、磁気バブル素子を用いた記憶装置ではこのような動作
をさせるのに都合がよい。

一方、回転磁界を発生するための消費電力は回転磁界を
発生すべき空間に比例するので、この点からもアクセス
すべき情報を含むチップユニットのみに回転磁界を印加
することが望ましい。

しかし、このような動作を行なわしめる場合、記憶され
ている情報が存在する磁区位置を識別するためには、同
時に回転磁界が印加される複数個のチップユニット毎に
カウンタを含むアドレス制御部を用意しなければならな
い。

記憶装置の構成によつてはカウンタを含むアドレス制御
部の数量が相当の数になる。

しかも、これらのカウンタの内容は停電があっても保存
されなければならないので、停電に対する対策を必要と
する。

従来の磁気バブル素子を用いた記憶装置では、アクセス
すべＬ情報を含むチップユニットのみに回転磁界を加え
ることは消費電力の点から好ましいが、情報を識別する
ためのカウンタを含む制御装置が複雑になり、記憶装置
の低価格化を妨げていた。

本発明の目的は、情報を移動せしめる記憶素子内で選択
的に情報を移動せしめる記憶装置のアドレス制御部を簡
単にし制御装置を低価格化することにある。

第１図は本発明の記憶装置に用いられる磁気バブル素子
のチップユニットの一例である。

太い実線は磁区の移動路を表わしている。

複数個のライナループ１１１〜１１６には情報が記憶さ
れている。

ライナループ１１１〜１１６はメモリゲート１４１〜１
４６を介して入力出部の配置されているメイジャループ
１１７に連結されている。

入力部は回転磁界の１周期毎に磁区を発生する磁区発生
器１３１と磁区消去器１３２と書込みゲート１４７から
構成され、出力部は磁区消去器１３３と消去ゲート１４
８からなる消去部と磁区検出器１３４から構成される。

このようなチップユニットを用いた記憶装置において、
アドレス情報によって指定されるデータは特定のチップ
ユニット内の複数個のライナループの相対応する磁区位
置に格納されている。

なお、データは複数のチップユニットにまたがって格納
されていることもある。

第２図は磁気バブル素子を用いた本発明による記憶装置
における情報の移動の様子を示したものである。

図には記憶素子内で選択的に情報を移動せしめるため、
選択的に回転磁界をチップユニットに加える場合、回転
磁界が印加されたメモリ部内の選択されたチップユニッ
トの一部、すなわちメイジャループ２００の一部と１個
のライナループ２０１と簡略化して点線で示されたメモ
リゲート２０２が示されている。

ライナループ２０１は２５６ビツトで、メイジャループ
２００は２５５゜ビットとする。

チップユニット内の任意のアドレスに属する情報は各ラ
イナループに２ビツトずつ記憶されているとする。

したがってチップユニット内のアドレス数はＯから数え
て１２７となる。

メイジャループ２００の磁区位置にＰ１〜Ｐ２５５の記
号を付し、ライナループ２０１の磁区位置にＰ１〜Ｐ２
５６の記号を付す。

チップユニットでは動作前には、第２図ａに示すように
特定アドレスの情報であるアドレス“０″の情報がライ
ナループ２０１の特定磁区位置であるＰ２Ｓ５とＰ２Ｓ
５に存在している。

また、アドレス“１“の情報は磁区位置Ｐ２５３とＰ２
Ｓ５にあり、アドレス“２″、アドレス“３″、・・・
の情報はライナループ２０１の左廻りの方向にある磁区
位置に順次存在している。

次にアドレス“３″の情報を読取る動作を例にして、記
憶装置内の情報の移動の様子を説明する。

第２図ａの状態にあるときに、このチップユニットを含
む選択されたメモリ部に回転磁界を与えて、選択的に情
報を移動せしめると６周期後には第２図すに示すように
アドレス“３″の情報はライナループ２０１の磁区位置
Ｐ２５５とＰ２Ｓ５に達する。

その後２回転磁界周期にわたってメモリゲート２０２を
開くとアドレス“３″の情報はメイジャループに転送さ
れる。

そしてこの情報はメイジャループ２００を移動すること
によって、メイジャループにある検出器で読取り情報に
変換される。

第２図すの状態から２５６周期後にアドレス“３″の情
報は第２図Ｃに示すようにメイジャループ２００の磁区
位置Ｐ１とＰ２Ｓ５に達する。

この時アドレス“３′の情報が入っていた空の情報が、
ライナループ２０１の磁区位置Ｐ２５５とＰ２Ｓ５に達
している。

その後２周期にわたってメモリ部−）２０２を開くとア
ドレス“３“の情報はライナループ２０１に転送される
。

第２図ａの状態から５１２周期後にはアドレス“θ′の
情報はライナループ２０１を２巡して磁区位置Ｐ２５５
とＰ２Ｓ５に達するので、この時点で情報の移動を停止
するようチップユニットへの回転磁界の印加を停止する
。

このようにして、特定アドレスの情報であるアドレス“
０″の情報がライナループ２０１の特定磁区位置である
Ｐ２Ｓ５とＰ２Ｓ５で移動の停止をすることができる。

選択されたチップユニットで情報の移動の制御をこのよ
うに行なうと、どのチップユニットにおいても、動作し
ていないときにはチップユニット内のアドレス“０′の
情報がメモリゲート２０２に近いライナループ２０１内
の特定磁区位置Ｐ２５５とＰ２Ｓ５に存在していること
になる。

このように磁区の移動の制御を行なうと、制御装置を全
てのチップユニットに対して共通に使用することができ
るので、制御装置は簡単になる。

次に第２図に示すような磁区の移動を可能にする記憶装
置を説明する。

第３図は磁気バブル素子を使用した記憶装置の本発明に
よる実施例である。

磁気バブル素子を使用した記憶装置は、第１図のような
磁気バブル素子のチップユニットを実装した基板と回転
磁界用コイルとバイアス磁界用磁気回路などからなるメ
モリ部と、回転磁界用駆動回路とセンス回路とゲート回
路などからなる直接周辺回路と、直接周辺回路を制御す
るための制御装置などを含む。

第３図においては、同時に回転磁界が印加される複数個
のチップユニットごとにメモリ部を分割し、メモリ部１
１、メモリ部１２、・・・とじている。

分割された各メモリ部に対し、回転磁界用駆動回路２１
、回転磁界用駆動回路２２Ａ・・・が設けられている。

センス回路３０は各メモリ部から発生する３検出信号を
増巾整形し、ゲート回路４０は、各メモリ部の各チップ
ユニットの書込みゲート、メモリゲート、消去ゲートな
どのゲートにゲート電流を供給する。

センス回路３０およびゲート回路４０と、メモリ部にあ
るチップユニットとの結線２は、記憶装置構成によって
種々存在するし、本発明の要旨とは直接関係がないので
、省略する。

記憶装置構成に関してはアイ・イー・イー・イートラン
ザクションズオンマグネティックス（ＩＥＥＥＴ
ｒａｎｓａｃｔｉｏｎｓｏｎＭａｇｎｅｔｉｃｓ）
ｖｏｌ、ＭＡＧ−８，５６４頁〜５６９頁を参照された
Ｇｏなお、メモリ部のバイアス磁界用磁気回路は各メモ
リ部に独立に設けられることもあれば、複数個のメモリ
部に共通に設けられることもある。

第３図において、上記メモリ部と直接周辺回路以外の部
分は記憶装置の制御装置の一部分である。

この部分は主としてメモリ部の選択、選択されたメモリ
部内のチップユニットの選択、チップユニット内の特定
アドレスの情報が磁区位置のうちの特定磁区位置で移動
の停止を行なうように制御する制御動作に関連する部分
である。

レジスタ５２には端子５０から入力されるアドレス情報
と端子５１から入力される固定情報がセットされる。

なお、固定情報はレジスタ５２の最下位部分にセットさ
れる。

固定情報の役割は後で説明する。

デコーダ５３はレジスタ５２からのアドレス情報の上位
部分を入力信号とし、回転磁界用駆動回路２１，２２．
・・・へ出力信号を与える。

出力信号のうち選択されたメモリ部に対応する回転磁界
用駆動回路への信号のみが“１′となる。

“１″入入力骨が与えられた回転磁界用駆動回路から選
択されたメモリ部のコイルに例えばクロックパルスの周
期と等しい２組の正弦波電流が供給されるので、選択さ
れたメモリ部内で回転磁界が発生し、磁区すなわち情報
の移動が可能になる。

チップ選択信号発生部５４はレジスタ５２からのアドレ
ス情報の中位部分を入力信号とし、選択されたメモリ部
内のチップユニットを選択するための出力信号をセンス
回路３０とゲート回路４０に与える。

コンパレータ６１、フリップフロップ６２、ゲート６３
、カウンタ６４、スイッチ６５、およびスイッチ６６は
第１の制御部を構成し、コンパレータ７１、フリップフ
ロップ７２、ゲート７３、カウンタ７４、スイッチ７５
、およびスイッチ７６は第２の制御部を構成する。

端子６５２からはレジスタ５２からアドレス情報の低位
部分と固定情報とから構成される情報が入力され、端子
６５３、端子７５２、および端子７５３からはチップユ
ニットの構成によって決る情報が入力される。

このようなアドレス情報の配分は一例であって配分は任
意になしうるものである。

なお、各メモリ部に１個のチップユニットのみしか含ま
れない時には、アドレス情報の中位部分への配分は不要
である。

なお、スイッチ６５、スイッチ６６、スイッチ７５、お
よびスイッチ７６は実際には半導体論理素子で実現しう
るものである。

また、スイッチ６５とスイッチ７５は、各々コンパレー
タ６１とコンパレータ７１の入力ビツト数だけ設けられ
る。

クロックパルス発生器５６は第１の制御部および第２の
制御部にクロックパルスを供給する。

メモリゲート動作信号発生部５７は、第１の制御部のス
イッチ６６の端子６６２から与えられる信号でライナル
ープからメイジャループに情報を転送するための指令を
ゲート回路４０に与え、第２の制御部のスイッチ７６の
端子７６３から与えられる信号でメイジャループからラ
イナループに情報を転送するための指令をゲート回路４
０に与える。

ゲート回路４０からはこれらの指令に従って適当なタイ
ミングでチップユニットのメモリゲートにゲート電流が
供給される。

書込み動作信号発生部５８は第２の制御部のスイッチ７
６の端子７６２から与えられる指令に従って書込み時に
チップユニットの入力部から書込み情報に従った磁区列
を発生する動作を指令する信号をゲート回路４０に与え
る。

ゲート回路４０からはこの指令に従って書込み情報に従
ったゲート電流が書込みゲートに供給される。

次に第２図に示したような構成のチップユニットを用い
た記憶装置の動作の説明を読取り動作に着目して行なう
。

第２図は記憶装置内でアドレス情報の上位部分と中位部
分で指定される選択されたメモリ部内の選択されたチッ
プユニットにおける情報の移動の状況を示すものと見な
される。

第２図の右側に示した第３図の制御装置の状態を参照し
ながら説明する。

選択されたチップユニット内のアドレスはＯから数えて
１２７あるので、アドレス情報の低位部分のビット数は
７ビツトとなる。

チップユニット内の任意のアドレスに属する情報が各ラ
イナループに２ｎビツトずつ連続して記憶されている場
合には、アドレス情報の低位部分の下位に“０″である
ｎビットの固定情報を端子５１から付加する。

第２図の具体例からｎ＝１とする。

以後、チップユニット内のアドレスを単にアドレスと称
する。

また記憶装置内の数値は２進数で表わされる場合でも、
１０進数で表現して説明することとする。

選択されたメモリ部の選択されたチップユニットのアド
レス“３″の情報が読取られる動作を順次説明する。

（１）先ず記憶装置の初期設定を行なう。

カウンタ６４とカウンタ７４をクリアし内容を零とする
・スイッチ６５、スイッチ６６、スイッチ７５、および
スイッチ７６の接続状態を第３図のごときものとする。

なお、端子６５３からは数値５１２が、端子７５３から
は数値２５６が常に与えられている。

これらの数値は第２図に示したチップユニットの構成で
決る値である。

端子７５２から与えられる数値はチップユニットの入力
部の位置によって決る値となるが、読取り動作のみを説
明することから具体的な値は示さないこととする。

ただし、この値は一般には２５６より小さい値である。

端子６５２にはレジスタ５２からのアドレス情報の低位
部分、すなわちチップユニット内のアドレス情報と固定
情報からなる数値６（０００００１１０）が与えられる
。

このときチップユニットではアドレス″Ｏ″の情報がラ
イナループ２０１の磁区位置Ｐ２５５とＰ２Ｓ５にある
（第２図ａ）。

２）端子５５から入力される動作指令信号でフリップフ
ロップ６２がセット状態になってゲート６３が開くと、
クロックパルスが回転磁界用駆動回路２１，２２．・・
・に加わる。

この結果、デクーダ５３で選択された駆動回路によって
選択されたメモリ部に回転磁界が発生し、選択されたメ
モリ部の磁区、すなわち情報が移動するようになる。

またクロックパルスはカウンタ６４の入力となるので、
カウンタ６４の内容は回転磁界の１周期につき１ずつ内
容が増加する。

選択されたメモリ部のチップユニットのアドレス“３″
の情報は６回転磁界周期後には、ライナループ２０１の
磁区位置Ｐ２５５とＰ２Ｓ５に達する。

（第２図ｂ）。この時カウンタ６４の内容は６となるの
で、コンパレータ６１から“１′出力が発生し、メモリ
ゲート動作信号発生部５７からゲート回路４０に信号が
加えられる。

この信号に従って、次の２周期にわたって選択されたチ
ップユニットのメモリゲートを開くようにゲート電流が
ゲート回路４０から供給される。

この結果、アドレス“３″の情報はメモリゲート２０２
を経てライナループ２０１からメイジャループ２００に
転送される。

そしてアドレス“３″の情報はメイジャループ２００で
検出され読取り情報となる。

３）コンパレータ６１からの“１″出力はフリップフロ
ップ７２をセット状態にするので、カウンタＴ４の内容
は１ずつ増加するようになる。

コンパレータ６１から“１″出力が発生した以降、スイ
ッチ６５では端子６５１と端子６５３が接続状態となり
、スイッチ６６では端子６６１と端子６６３が接続状態
となる。

アドレス“３″の情報がメイジャループ２００を循環し
て検出される間にスイッチ７５では端子７５１と端子７
５３が接続状態となり、スイッチ７６では端子１６１と
端子７６３が接続状態となる。

アドレス“３“の情報がメイジャループ２００の磁区位
置Ｐ１とＰ２Ｓ５に達すると（第２図ｅ）＋カウンタ７
４の内容は２５６となるので、コンパレータ７１から“
１″出力が発生して、メモリゲート動作信号発生部５７
からゲート回路４０に信号が加えられる。

次の２周期にわたって選択されたチップユニットのメモ
リゲートを開くようにゲート電流がゲート回路４０から
供給される。

この時、アドレス“３“の情報がライナループ２０１の
磁区位置Ｐ２５５とＰ２Ｓ５に達しているので、アドレ
ス“３″の情報はメモリゲート２０２を経てメイジャル
ープ２００からライナループ２０１に転送される。

（４）端子６５３からはライナループ２０１のビット数
の２倍の数値５１２が入力されているので、アドレス“
０″の情報が第２図ａの状態からライナループ２０１を
２回循環して、ライナループ２０１の磁区位置２５５と
２５６に達すると（第２図ｄ）、カウンタ６４の内容は
５１２となり、コンパレータ６１から“１“出力が発生
する。

この結果、フリップフロップ６２がリセットされ、ゲー
ト６３が閉じて、回転磁界用駆動回路にはクロックパル
スが加わらなくなる。

このため回転磁界が印加されて磁区が移動していた選択
されたメモリ部には回転磁界が印加されなくなるので、
磁区の移動は停止し、アドレス“０“の情報はライナル
ープ２０１の磁区位置Ｐ２５５とＰ２Ｓ５で停止する。

さらにフリップフロップ７２をリセット状態にしておく
。

以上で記憶装置の選択されたメモリ部の選択されたチッ
プユニット内のアドレス“３“の情報の読取り動作が完
了する。

このように、選択されたチップユニット内の特定アドレ
スの情報であるアドレス“０“の情報は、動作の前後で
特定磁区位置であるライナループ２０１の磁区位置Ｐ２
５５とＰ２Ｓ５に存在していることになる。

示されていない選択されたチップユニット内の他のライ
ナループでも同様な状態になっている。

また、選択されたメモリ部の選択されないチップユニッ
トでも磁区の移動が行なわれるが、このチップユニット
のアドレス“０″の情報は、動作前と同様に特定磁区位
置である磁区位置Ｐ２５５とＰ２Ｓ５に存在している。

記憶装置内では、情報の移動が行なわれていないときに
は、どのチップユニットでもチップユニット内のアドレ
ス“０″の情報は、ライナループの磁区位置Ｐ２５５と
Ｐ２Ｓ５で移動を停止し、この磁区位置に存在している
。

したがって、どのチップユニットが選択されようとも、
第３図に示す制御装置により選択されたチップユニット
内の特定のアドレスの情報を選択して読取りを行なった
り、そのアドレスに書込みを行なったりすることができ
る。

選択されたメモリ部内の選択されたチップユニット内の
アドレス“３″に新しい情報を書込む場合には、アドレ
ス“３″に存在している消去すべき情報を読取りの場合
と同じような過程で、ライナループ２０１からメイジャ
ループ２００に転送ツし、メイジャループ２００で消去
する。

これと同時に選択されたチップユニットの入力部から新
しい情報に対応する磁区をメイジャループ２００こ挿入
する。

消去すべき情報をライナループ２０１からメイジャルー
プ２００に転送してから、新しい情報を選択されたメモ
リチップ内の入力部から挿入し始めるまでの回転磁界周
期を決定するのが、端子７５２から入力される数値であ
る。

この数値に従って制御されると、新しい情報は、読取り
動作時に読取られて再びマイナル〒プ２０１に転送され
る情報と同じように、第２図Ｃの状態を経てライナルー
プに転送される。

以上、本発明の記憶装置を磁気バブル素子を用いた磁気
記憶装置を例にあげて説明してきた。

情報を表わす磁区がメモリ部を単位として移動せしめら
れる場合、チップユニット内のアドレス“θ″の特定ア
ドレスの情報が特定磁区位置たとえば第２図の磁区位置
Ｐ２５５とＰ２Ｓ５で移動を停止するように制御する制
御装置は、複数個のメモリ部に対して１側設ければよく
、低価格の記憶装置の実現に寄与する。

なお、以上説明してきた記憶装置は第３図に示したよう
なものに限られるものでなく、種々の変形を有するもの
である。

例えば、スイッチ６５、スイッチ６６、スイッチ７５、
およびスイッチ７６を設けず、コンパレータ、フリップ
フロップ、ゲート、カウンタなどからなる制御部を４組
設けであるような制御装置を含む記憶装置も実施例とみ
なすことができる。

また第３図の記憶装置の記憶装置構成に従って、メモリ
部と直接周辺回路の動作は種々のものが存在する。

特定アドレスの情報としてアドレス“０″だけでなく、
たとえば、アドレス“ｏ”、“６４″、“１２８“の特
定アドレスの情報が特定磁区位置で停止するように制御
すると、記憶装置の動作速度を上げることができる。

この場合には、たとえば、メモリ部１１では特定磁区位
置Ｐ２５５とＰ２Ｓ５にアドレス“θ″の情報が存在し
ているのに対し、メモリ部１２では特定磁区位置Ｐ２５
５とＰ２Ｓ５にアドレス“１２８”の情報が存在してい
ることもある。

これに伴い、特定アドレスの情報が存在できる位置のう
ち特定位置で情報の移動の停止を行なうように制御する
制御装置には、メモリ部に共通な部分と、メモリ部に特
有な部分が存在することになる。

しかし、特定アドレスの情報の数を限ることによって、
メモリ部に特有な。

制御装置部分を簡略化することができる。

本発明による記憶装置は、種々変形されたＭ／ｍ方式チ
ップ構成の磁気バブル素子や、Ｍ／ｍ方式チップ構成以
外の磁気バブル素子や、導体と導体に流す電流とによっ
て磁区を移動せしめる磁気バブル素子や、磁気バブル素
子以外の磁区記憶素子や、ＭＯＳシフトレジスタやＣＣ
Ｄなとの半導体記憶素子など情報を移動せしめるシフト
レジスタ型の記憶素子によっても構成でき、Ｍ／ｍ方式
チップ構成の磁気バブル素子を用いた記憶装置に限定さ
れるものでない。

【図面の簡単な説明】

第１図は本発明の記憶装置に用いられる磁気バブル素子
のチップ構成であり、第２図は磁気バブル素子内の磁区
の移動の様子を示す図であり、第３図は第１図に示した
磁気バブル素子を使用した本発明の記憶装置の一実施例
である。第３図において、１１，１２はメモリ部、２１゜２２は
回転磁界用駆動回路、３０はセンス回路、４０はゲート
回路、５２は端子５０からのアドレス情報と固定情報を
セットするレジスタ、５３はデコーダ、５４はチップ選
択信号発生部でこれ以外の要素は、特定アドレスの情報
が特定位置で情報の移動の停止を行なうように制御する
制御装置である。

Claims

【特許請求の範囲】

１読取り書込み動作時に情報を移動せしめる記憶素子
内で選択的に情報を移動せしめる記憶装置において、特
定アドレスの情報が記憶素子内の特定位置で移動の停止
を行なうように制御する制御装置を含むことを特徴とす
る記憶装置。