JPS5813050B2 - アナログ演算装置 - Google Patents
アナログ演算装置Info
- Publication number
- JPS5813050B2 JPS5813050B2 JP3183777A JP3183777A JPS5813050B2 JP S5813050 B2 JPS5813050 B2 JP S5813050B2 JP 3183777 A JP3183777 A JP 3183777A JP 3183777 A JP3183777 A JP 3183777A JP S5813050 B2 JPS5813050 B2 JP S5813050B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- integrator
- switch
- sample
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、アナログ信号を入力し、マイクロプロセッサ
等で所定の演算を行なった後、演算結果を再びアナログ
信号で出力するアナログ演算装置に関する。
等で所定の演算を行なった後、演算結果を再びアナログ
信号で出力するアナログ演算装置に関する。
更に詳しくは、本発明は、装置の入出力信号の形式がい
ずれもアナログ信号であって、所定の演算はマイクロプ
ロセッサでデイジタル的に行うものであるが、装置全体
としてみるとアナログ演算が行なわれているとみなされ
るようなアナログ演算装置に関するものである。
ずれもアナログ信号であって、所定の演算はマイクロプ
ロセッサでデイジタル的に行うものであるが、装置全体
としてみるとアナログ演算が行なわれているとみなされ
るようなアナログ演算装置に関するものである。
マイクロプロセッサが安価に入手できるようになり、こ
れを従来のアナログ演算装置に適用しようとする試みが
なされている。
れを従来のアナログ演算装置に適用しようとする試みが
なされている。
この場合、マイクロプロセッサはデイジタル信号を扱う
ので、その入出力側には何んらかのＡ／Ｄ変換機能部分
とＤ／Ａ変換機能部分とを設けなくてはならない。
ので、その入出力側には何んらかのＡ／Ｄ変換機能部分
とＤ／Ａ変換機能部分とを設けなくてはならない。
本発明の目的は、これらのＡ／Ｄ変換部分及びＤ／Ａ変
換部分を含めて、全体回路構成が簡単で、精度のよい演
算が行なえる入出力信号がアナログ信号の形式であると
ころのアナログ演算装置を実現しようとするものである
。
換部分を含めて、全体回路構成が簡単で、精度のよい演
算が行なえる入出力信号がアナログ信号の形式であると
ころのアナログ演算装置を実現しようとするものである
。
第１図は本発明の一実施例を示す構成ブロック図である
。
。
図において、Ｓ１は２つの基準電圧十Ｅｓ，−Ｅｓを切
換えるスイッチ、Ｓ２は入力アナログ信号Ｅｘと後述す
るサンプルホールド回路ＳＨの出力信号Ｅｏとを切換え
るスイッチ、ＩＮＴはスイッチＳ１で選択して取り出さ
れた基準電圧およびスイッチＳ２で選択した信号を加算
、積分する積分器で、抵抗Ｒ１，Ｒ２コンデンサＣおよ
び増幅器Ａ１で構成されている。
換えるスイッチ、Ｓ２は入力アナログ信号Ｅｘと後述す
るサンプルホールド回路ＳＨの出力信号Ｅｏとを切換え
るスイッチ、ＩＮＴはスイッチＳ１で選択して取り出さ
れた基準電圧およびスイッチＳ２で選択した信号を加算
、積分する積分器で、抵抗Ｒ１，Ｒ２コンデンサＣおよ
び増幅器Ａ１で構成されている。
ＣＯＰは積分器ＩＮＴの出力信号と零電位とを比較する
比較器、μＰは比較器ＣＯＰの出力信号を入力とするマ
イクロプロセッサである。
比較器、μＰは比較器ＣＯＰの出力信号を入力とするマ
イクロプロセッサである。
このプロセッサは、その内部にプログラムメモリ部、デ
ータメモリ部および演算制御部を有しており、時間幅計
数機能，演算機能，スイッチ８１，Ｓ２，８３等の制御
機能宿をもっている。
ータメモリ部および演算制御部を有しており、時間幅計
数機能，演算機能，スイッチ８１，Ｓ２，８３等の制御
機能宿をもっている。
ＳＨは積分器ＩＮＴの出力信号をサンプルホールドする
サンプルホールド回路で、スイッチＳ３，コンデンサＣ
ｏおよび増幅器Ａ３で構成されている。
サンプルホールド回路で、スイッチＳ３，コンデンサＣ
ｏおよび増幅器Ａ３で構成されている。
このように構成した装置の動作を、入力アナログ信号Ｅ
ｘをデイジタル信号に変換する動作とプロセッサμＰか
らの出力テイジタル信号をアナログ信号に変換する動作
とに分けて説明する。
ｘをデイジタル信号に変換する動作とプロセッサμＰか
らの出力テイジタル信号をアナログ信号に変換する動作
とに分けて説明する。
この動作モードにおいては、スイッチＳ１が入力アナロ
グ信号Ｅｘを選択するように接続され、またスイッチＳ
３はオフとなっている。
グ信号Ｅｘを選択するように接続され、またスイッチＳ
３はオフとなっている。
このような接続状態においては、積分器ＩＮＴはスイッ
チＳ１によって切換えられて取り出される基準電圧＋Ｅ
ｓとーＥｓのいずれかと、入力アナログ信号Ｅｘとの和
を積分する。
チＳ１によって切換えられて取り出される基準電圧＋Ｅ
ｓとーＥｓのいずれかと、入力アナログ信号Ｅｘとの和
を積分する。
このため積分器ＩＮＴの出力電圧は第２図イに示すよう
にスイッチＳ１が＋Ｅｓ側に接続されている期間ｔ１は
下降し、一−Ｅｓ側に接続されている期間ｔ２は上昇す
るような三角波信号ｅ１となる。
にスイッチＳ１が＋Ｅｓ側に接続されている期間ｔ１は
下降し、一−Ｅｓ側に接続されている期間ｔ２は上昇す
るような三角波信号ｅ１となる。
比較器ＣＯＰは積分器ＩＮＴの出力信号ｅｌと零電位と
を比較し、ｅ１が零よりも大きい場合、スイッチＳ１を
＋Ｅｓ側に接続し、ｅ１が零よりも小さい場合、スイッ
チＳ１を一Ｅｓ側に接続する。
を比較し、ｅ１が零よりも大きい場合、スイッチＳ１を
＋Ｅｓ側に接続し、ｅ１が零よりも小さい場合、スイッ
チＳ１を一Ｅｓ側に接続する。
したがって、比較器ＣＯＰの出力端から第２図口に示す
ような入力アナログ信号Ｅｘに対応するデュテイレシオ
をもったパルス幅信号ｅｐを得ることができる。
ような入力アナログ信号Ｅｘに対応するデュテイレシオ
をもったパルス幅信号ｅｐを得ることができる。
ここでパルス幅信号ｅｐの時間幅ｔ１，ｔ２は（１）式
のような関係から（２）式で表わすことができる。
のような関係から（２）式で表わすことができる。
なお、第１図回路において、加算積分器ＩＮＴの加算点
あるいは比較器ＣＯＰに破線で示すようにコンデンサと
抵抗を介して一定周期Ｔのク田ンクパルスを印加するよ
うにし、（２）式におけるｔ１＋ｔ２を一定な周期Ｔに
等しくなるようにしてもよい。
あるいは比較器ＣＯＰに破線で示すようにコンデンサと
抵抗を介して一定周期Ｔのク田ンクパルスを印加するよ
うにし、（２）式におけるｔ１＋ｔ２を一定な周期Ｔに
等しくなるようにしてもよい。
マイクロプロセッサμＰは、第２図口に示すようなパル
ス幅信号ｅｐを入力とし、時間幅１１，ｔ２を計数し例
えば（２）式のような演算をすることによって、入力ア
ナログ信号Ｅｘに対応するデイジタル信号を得ることが
できる。
ス幅信号ｅｐを入力とし、時間幅１１，ｔ２を計数し例
えば（２）式のような演算をすることによって、入力ア
ナログ信号Ｅｘに対応するデイジタル信号を得ることが
できる。
マイクロプロセッサμＰは、このようにして得られたデ
イジタル信号をそのまま出力することによってＡ／Ｄ変
換器としての動作をなし、また、このデイジタル信号を
利用して種々の演算を行なわせることも可能である。
イジタル信号をそのまま出力することによってＡ／Ｄ変
換器としての動作をなし、また、このデイジタル信号を
利用して種々の演算を行なわせることも可能である。
この動作モードにおいては、スイッチＳ２はサンプルホ
ールド回路ＳＨの出力信号Ｅｏを選択するように接続さ
れ、スイッチＳ１にマイクロプロセッサμＰで例えばデ
イジタル的に演算して得られたデイジタル信号がパルス
幅信号の形で出力される。
ールド回路ＳＨの出力信号Ｅｏを選択するように接続さ
れ、スイッチＳ１にマイクロプロセッサμＰで例えばデ
イジタル的に演算して得られたデイジタル信号がパルス
幅信号の形で出力される。
すなわち、スイッチＳ１が、第３図イに示すように、出
力すべきデイジタル信号に対応して周期Ｔｏ，時間幅１
１０で駆動されるものとする。
力すべきデイジタル信号に対応して周期Ｔｏ，時間幅１
１０で駆動されるものとする。
スイッチＳ１のはじめの１周期目においてはサンプルホ
ールド回路ＳＨの出力は零であるから、積分器ＩＮＴは
＋Ｅｓをｔｌｏ間積分し、−Ｅｓをｔ２０間積分する。
ールド回路ＳＨの出力は零であるから、積分器ＩＮＴは
＋Ｅｓをｔｌｏ間積分し、−Ｅｓをｔ２０間積分する。
したがって、積分器ＩＮＴの出力信号ｅ１は第３図口に
示すように変化し、Ｔ１時間経過直後の出力信号ｅ１の
値は（３）式の通りとなる。
示すように変化し、Ｔ１時間経過直後の出力信号ｅ１の
値は（３）式の通りとなる。
スイッチＳ３は第３図ハに示すようにスイッチＳ１の１
駆動周期と同期して発生するサンプリングパルスＳＰに
よって駆動され、スイッチＳ１の駆動周期Ｔｏの終点Ｔ
１における積分器ＩＮＴの出力電圧ｅ１をサンプルホー
ルドし、第３図二に示すような出力直流電圧Ｅ０１をそ
の出力端に生ずる。
駆動周期と同期して発生するサンプリングパルスＳＰに
よって駆動され、スイッチＳ１の駆動周期Ｔｏの終点Ｔ
１における積分器ＩＮＴの出力電圧ｅ１をサンプルホー
ルドし、第３図二に示すような出力直流電圧Ｅ０１をそ
の出力端に生ずる。
また、この出力直流電圧Ｅ。
１はスイッチＳ２、抵抗Ｒ２を介して積分器ＩＮＴの入
力端に帰還される。
力端に帰還される。
スイッチＳ１の第１周期目の出力直流電圧Ｅ。
１は（４）式で示される。
次にスイッチＳ１の第２周期目において、積分器ＩＮＴ
はスイッチＳ１を介して印加される＋Ｅｓ，−Ｅｓを積
分するとともに、（４）式で示されるところの出力直流
電圧Ｅ。
はスイッチＳ１を介して印加される＋Ｅｓ，−Ｅｓを積
分するとともに、（４）式で示されるところの出力直流
電圧Ｅ。
１を加算積分する。〕したがって、スイッチＳ１の第２
周期目の終点Ｔ２におけるサンプルホルド回路ＳＨの出
力直流電圧ＥＯ２は（５）式で示すことができる。
周期目の終点Ｔ２におけるサンプルホルド回路ＳＨの出
力直流電圧ＥＯ２は（５）式で示すことができる。
以下同じようにしてスイッチＳ１の第３周期目の終点に
おける出力直流電圧Ｅ。
おける出力直流電圧Ｅ。
３は（６）式の通りと（５）式および（６）式において
、 （△《１とする）とおくと、ｎ周期目の出力電圧Ｅｏｎ
は（７）式で代表される。
、 （△《１とする）とおくと、ｎ周期目の出力電圧Ｅｏｎ
は（７）式で代表される。
Ｅ Ｏｎ＝Ｅｏｔ（１＋Δ十△２＋△３−−−十△ｎ−
１）したがって、サンプルホールド回路ＳＨの出力直流
電圧Ｅｏｎは（８）式の通りとなる。
１）したがって、サンプルホールド回路ＳＨの出力直流
電圧Ｅｏｎは（８）式の通りとなる。
（８）式から明らかなように、Ｅｏｎは、スイッチＳ１
のｎ周期目にはｎの精度で、マイクロプロセツサμＰか
らのパルス信号の周期、 に 対応するアナログ信号となる。
のｎ周期目にはｎの精度で、マイクロプロセツサμＰか
らのパルス信号の周期、 に 対応するアナログ信号となる。
なお、ここで、スイッチＳ１の繰返し周期Ｔｏと回路定
数との関係をＴｏ／ＣＲ２＝１なる関係に選べば、僅か
スイッチＳ１の１周期でプロセッサからのデイジタル信
号に対応するリップ分のないアナログ信号をサンプルホ
ールド回路の出力端から得ることができる。
数との関係をＴｏ／ＣＲ２＝１なる関係に選べば、僅か
スイッチＳ１の１周期でプロセッサからのデイジタル信
号に対応するリップ分のないアナログ信号をサンプルホ
ールド回路の出力端から得ることができる。
なお、第１図の実施例において、スイッチＳ１は基準電
圧＋Ｅｓ，−Ｅｓを選択するようにしたものであるが、
いずれか一方は零電位でもよい。
圧＋Ｅｓ，−Ｅｓを選択するようにしたものであるが、
いずれか一方は零電位でもよい。
また、スイッチＳ３を駆動するサンプルパルスＳＰは、
スイッチＳ１の駆動周期Ｔｏと同期した整数倍の周期で
あればよい。
スイッチＳ１の駆動周期Ｔｏと同期した整数倍の周期で
あればよい。
また、積分器ＩＮＴはスイッチＳｌ，８２を介して印加
される信号の和を積分するものについて示したが、差を
積分するようにしてもよい。
される信号の和を積分するものについて示したが、差を
積分するようにしてもよい。
以上説明したように本発明によれば、入力アナログ信号
をデイジタル信号に変換し、演算をデイジタル的に行な
った後、アナログ信号に変換して出力するもので、精度
の良い演算が行なえるうえに、一部の回路をＡ／Ｄ変換
動作とＤ／Ａ変換動作とに共用できるので、全体構成の
簡単な演算装置が実現できる。
をデイジタル信号に変換し、演算をデイジタル的に行な
った後、アナログ信号に変換して出力するもので、精度
の良い演算が行なえるうえに、一部の回路をＡ／Ｄ変換
動作とＤ／Ａ変換動作とに共用できるので、全体構成の
簡単な演算装置が実現できる。
第１図は本発明の一実施例を示す構成ブ田ノク図、第２
図および第３図は第１図装置の動作を説明するための動
作波形図である。 ＩＮＴ・・・加算積分器、ＣＯＰ・・・比較器、μＰ・
・・プロセッサ、ＳＨ・・・サンプルホールド回路、Ｓ
１，Ｓ２ｐ８３・・・スイッチ、十Ｅｓ，−Ｅｓ・・・
基準電圧。
図および第３図は第１図装置の動作を説明するための動
作波形図である。 ＩＮＴ・・・加算積分器、ＣＯＰ・・・比較器、μＰ・
・・プロセッサ、ＳＨ・・・サンプルホールド回路、Ｓ
１，Ｓ２ｐ８３・・・スイッチ、十Ｅｓ，−Ｅｓ・・・
基準電圧。
Claims (1)
- 【特許請求の範囲】 １ 異なった２つの基準値を交互に切換えて取り出す第
１のスイッチ手段、この第１のスイッチ手段を介して取
り出された基準値を入力信号の一つとする積分器、この
積分器の出力信号を入力とする比較器、前記積分器の出
力をサンプルホールドするサンプルホールド回路、入力
アナログ信号と前記サンプルホールド回路の出力信号と
を切換えて前記積分器の入力側に与える第２のスイッチ
手段、内部にプログラムメモリ部とデータメモリ部と演
算制御部を有し少なくとも時間幅計数機能と演算機能と
前記第１，第２の各スイッチ及びサンプルホールド回路
を制御する機能をもった前記比較器からのパルス幅信号
を入力とするプロセッサを具備し、 前記プロセッサは前記第２のスイッチを入力アナログ信
号が前記積分器の入力端に与えられるように駆動制御す
るとともに前記第１のスイッチを前記比較器の出力信号
に対応して駆動制御し、前記比較器からのパルス幅信号
の時間幅を計数することによって前記入力アナログ信号
に対応するデイジタル信号を得るＡ／Ｄ変換動作と、こ
の変換されたデイジタル信号を利用して所定の演算を行
なう動作と、演算結果に対応したパルス幅信号で前記第
１のスイッチ手段を駆動制御するとともに前記第２のス
イッチ手段をサンプルホールド回路の出力信号を前記積
分器の入力端に与えるように駆動制御し、前記サンプル
ホールド回路を前記第１のスイッチ手段の駆動周期に対
応して前記積分器の出力信号をサンプルホールドさせ該
サンプルホールド回路の出力端に前記演算結果に対応し
たアナログ信号を得るＤ／Ａ変換動作とを行なうことを
特徴とするアナログ演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183777A JPS5813050B2 (ja) | 1977-03-23 | 1977-03-23 | アナログ演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183777A JPS5813050B2 (ja) | 1977-03-23 | 1977-03-23 | アナログ演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53116752A JPS53116752A (en) | 1978-10-12 |
| JPS5813050B2 true JPS5813050B2 (ja) | 1983-03-11 |
Family
ID=12342164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3183777A Expired JPS5813050B2 (ja) | 1977-03-23 | 1977-03-23 | アナログ演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5813050B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031255U (ja) * | 1983-08-10 | 1985-03-02 | 三菱農機株式会社 | 脱穀機における送風装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240132A (ja) * | 1987-03-27 | 1988-10-05 | Yokogawa Electric Corp | 信号変換器 |
| JPH01105614A (ja) * | 1987-10-19 | 1989-04-24 | Yokogawa Electric Corp | 信号変換器 |
-
1977
- 1977-03-23 JP JP3183777A patent/JPS5813050B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031255U (ja) * | 1983-08-10 | 1985-03-02 | 三菱農機株式会社 | 脱穀機における送風装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53116752A (en) | 1978-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4112428A (en) | Clocked precision integrating analog to digital converter system | |
| JPS5813050B2 (ja) | アナログ演算装置 | |
| JPH0435526A (ja) | 積分型変換装置 | |
| SU1099386A1 (ru) | Стохастический многофункциональный преобразователь аналог-код | |
| SU955519A2 (ru) | Аналого-цифровой преобразователь сдвига фаз | |
| JPS6231529B2 (ja) | ||
| SU1098101A1 (ru) | Аналого-цифровой преобразователь | |
| JP2555711B2 (ja) | 信号変換器 | |
| JPH059969B2 (ja) | ||
| JPS5815979B2 (ja) | アナログ・デイジタル変換器 | |
| SU552694A1 (ru) | Преобразователь аналовоггового сигнала во временной интервал | |
| SU674212A1 (ru) | Цифровой измеритель моноимпульсных сигналов | |
| SU1446638A1 (ru) | Устройство дл контрол работы транспортных средств | |
| SU1598111A1 (ru) | Многоканальный усилитель посто нного напр жени | |
| SU606202A1 (ru) | Устройство дл контрол аналогоцифрового преобразовател | |
| SU1547058A1 (ru) | Устройство дл измерени дифференциальной нелинейности цифроаналоговых преобразователей | |
| SU1007037A1 (ru) | Преобразователь амплитудных значений напр жени | |
| JPH0786948A (ja) | アナログ−ディジタル変換器 | |
| JPS63286025A (ja) | 積分形ａ／ｄ変換器 | |
| SU864550A2 (ru) | Устройство дл измерени функции распределени случайной погрешности аналого-цифровых преобразоваелей | |
| JPS6153800B2 (ja) | ||
| SU1425724A1 (ru) | Аналоговый интегратор | |
| SU991441A1 (ru) | Вычислительное устройство | |
| SU1702527A1 (ru) | Устройство дл преобразовани временного интервала в напр жение | |
| JPH01245622A (ja) | Ｄ／ａ変換方法 |