JPS581388B2

JPS581388B2 - 電力量計

Info

Publication number: JPS581388B2
Application number: JP53082232A
Authority: JP
Inventors: 蒲生良治
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1978-07-06
Filing date: 1978-07-06
Publication date: 1983-01-11
Also published as: DE2926979C2; GB2025072A; GB2025072B; DE2926979A1; US4315212A; JPS559147A; CH649387A5

Description

【発明の詳細な説明】本発明は電子式電力量計に係り、特に軽負荷特性の改善
および経時特性の安定化を図った電ヵ量計に関する。

電子式電力景計は機械的な可動部を有しないので経時特
性にすぐれ、小形量産化に対処できる点で価格の低減化
に貢献する。

さらに、この電ヵ量計は積算電力値に関する料金レート
の変更（多種料金制）や遠隔制御を簡単な電気回路で実
現できる特徴をもっている。

従って、電子式電力量計は将来機械的構成を主とする誘
導形電力量計に代ってその主流を占めるものと予想され
ている。

このため、近年多くの電子式電力量計が開発されている
。

ところで、これらの電子式電力量計は大略第１図に示す
ような等価回路で構成されている。

即ち、この電力量計は給電線の負荷電圧に比例した電圧
信号叫と給電線における消費電流に比例した電圧信号ｅ
ｉとを乗算して給電線の瞬時電力に比例した電圧信号ｅ
。

＝Ｋ−ｅｖ・ｅｉ（但し、Ｋは定数）を得る乗算回路Ｍ
と、この回路Ｍの電圧信号ｅｏを積分して周波数信号ｆ
ｏｕｔに変換する電圧−周波数コンバータＶＦ（以下Ｖ
−Ｆコンバータと指称する）とからなっている。

従って、この電力量計はＶ−ＦコンバータＶＦから出力
される周波数信号ｆｏｕｔを計数するだけで電力積算値
を求めることができる。

しかし、従来第１図に示す乗算回路Ｍおよび■一Ｆコン
バータＶＦは主に演算増幅器で構成されているためにオ
フセット電圧が必らず生じ、これが電力量計の精度に影
響を与えている。

つまり、電力量計の精度の表わし方はフルスケール（定
格）に対する相対誤差ではなく測定真値に対する絶対誤
差としか取扱かうためである。

従って、電力量計の精度は定格（１００％）の１／３０
（３．３３％）入力、１／５０（２％）入力、１／１０
０（１％）入力等の場合でもすべて絶対誤差以内に入る
ように保証する必要がある。

例えば消費電流に比例する電圧信号ｅｉの定格が５Ｖと
仮定すると、０．５係という誤差は１００％定格で入力
換算値２５ｍＶに相当する。

入力換算値が２５ｍＶ程度であれば精度上それ程問題に
ならない。

しかし、１／５０入力に対する０．５％誤差（軽負荷時
）の場合には入力換算値が０．５ｍＶである。

このため乗算器ＭおよびＶ−ＦコンバータＶＦの演算増
幅器のオフセット電圧は０．５ｍＶ以内に抑える必要が
ある。

しかし、演算増幅器からオフセット電圧を除去すること
は非常に困難なことであり、また経時変化、温度変動に
よって逐次変化するので、電子式電力量計を高精度に実
現することはできなかった。

本発明は上記のような不都都を除去するためになされた
もので、軽負荷時でも演算増幅器等がオフセット電圧誤
差を生じないようほし、しかも製造時に定格調整等を行
なえばその後時に調整不要にし、また経時変化なくして
高精度の電力量を測定可能にする電力量計を提供するも
のである。

また、本発明はＩＣ化に好適な回路構成とし、これによ
り小形で量産に適するようにする電力量計を提供するも
のである。

以下、本発明の実施例について図面を参照して説明する
。

第２図は本発明電力量計の一例を示す全体構成図である
。

同図においてＰＴは電力給電線の負荷電圧に比例した電
圧信号ｅｖを取り出す変成器、ＰＷＭは電圧信号ｅＶを
パルス幅変調してその信号ｅｖの大きさに比例したパル
ス幅デューテイ・サイクル信号Ｄを出力するパルス幅変
調回路、一ｅｒ，＋ｅｒは基準電圧、Ｇ１はインバータ
回路である。

一方、電流検出系にあっては電力給電線に変流器ＣＴを
設け巻線両端に抵抗ＲＬを接続して抵抗ＲＬ両端から電
力給電線の消費電流に比例した電圧信号±ｅｉを取り出
すようにしている。

この変流器巻線の中間端子は接地されている。

Ｓ１〜Ｓ４はアナログスイッチであって論理信号“１”
でオンし、“０”でオフする。

なお、これらのアナログスイッチ８１〜Ｓ４は例えばＪ
−ＦＥＴやＭＯＳ−ＦＥＴ等の半導体素子を使用する。

アナログスイッチ８１．８３の出力部は共通にして抵抗
Ｒ１およびコンデンサＣ１よりなるローバス・フフィル
タに接続し、またアナログスイッチＳ２，Ｓ４の出力部
も共通にして抵抗Ｒ１およびコンデンサＣ１よりなるロ
ーバス・フイルタに接地している。

そして、スイッチ８１〜Ｓ４は変流器ＣＴから導入され
た電力給電線に比例した電圧信号＋ｅｉ，−ｅｉは振幅
が等しく位相が１８０°異なった交流信号）をパルス幅
変調回路ＰＷＭのパルス幅デューテイ・サイクル信号Ｄ
，Ｄで交互駆動し、さらに抵抗Ｒ１，Ｒ１およびコンデ
ンサＣＩ，Ｃ１のローバス・フィルタを介して絶対値が
等しく互いに異なった正負の極性を持つ直流電圧信号ｅ
ｏｐ，ｅｏｎを得ている。

ここで、ｅｏｐ，ｅｏｎは後述するように給電線の負荷
電圧に比例した電圧信号ｅｖおよび消費電流に比例した
電圧信号ｉの積，つまり瞬時電力に比例した直流電圧を
示している。

また、Ｓａ，Ｓｂはそれぞれローバス・フィルタの出力
部に接続されたアナログスイッチである。

このアナログスイッチＳａ，Ｓｂの出力部は共通にしさ
らに抵抗Ｒ２を介して積分回路Ａ１の一方入力部に接続
している。

この積分回路Ａ２の他方入力部は接地されている。

この積分回路Ａ１の出力部には積分出力が一定電圧に達
するごとに論理信号“１”又は“Ｏ”を反転するコンパ
レータ回路Ａ２が接続される。

従って、このコンパレータ回路Ａ２は積分出力電圧値に
応じて出力側の論理信号“１”又は“０”を反転し、こ
れによって信号“１”の時にアナログスイッチＳａを閉
じて直流電圧信号ｅｏｐを積分回路Ａ１に導入している
。

また信号“Ｏ”の時にアナログスイッチＳｂを閉じて直
流電圧信号ｅ。

ｎを積分回路Ａ１に導入するようにしている。

このことは、積分回路Ａ１の積分出力が直流電圧信号ｅ
ｏｐ，ｅｏｎ（瞬時電力）に比例しており、かつこの積
分出力の一定電圧値でコンパレータ回路Ａ２の論理信号
を反転してパルス周波数を作るので、コンパレータ回路
Ａ２の出力部から電力に比例した周波数信号ｆを取り出
すことができる。

Ｇ３はインバータ回路、Ｒ３，Ｒ３は分圧用の抵抗であ
る。

次に，第２図に示す電力量計の動作について説明する。

先ず、変成器ＰＴによって導入された電圧信号ｅｖはパ
ルス幅変調回路ＰＷＭで電圧信号ｅｖに比例したパルス
幅デューテイ・サイクル信号Ｄに変換される。

今、第３図に示すように電圧信号ｅｖの零を通過する部
分（同図ａ参照）を拡大した図で説明する。

今、論理信号“１”の区間をｔａ、論理信号“Ｏ”の区
間をｔｂとすると、パルス幅変調回路ＰＷＭではｅｖ−
０の時にｔａ＝ｔｂとなって５０％のデューテイ・サイ
クル信号Ｄになる。

そして、電圧信号ｅｖが正電圧の場合にはｔａ＜ｔｂ、
負電圧の場合にはｔａ＞ｔｂというパルス幅になる。

このパルス幅デューテイ・サイクル信号Ｄ，Ｄを式で表
わせば次のようになる。

ここで、ｅｒはパルス幅変調回路ＰＷＭの基準電圧であ
る。

このようにして得たパルス幅デューテイ・サイクル信号
Ｄおよびインバータ回路Ｇ１を介しての信号心のうち、
Ｄの゛１”信号でアナログスイッチＳ２，Ｓ３をオンし
，Ｄの゛１″信号でアナログスイッチ８１，Ｓ４をオン
する。

そして、給電線の消費電流に比例した電圧信号±ｅｉを
アナログスイッチ８１〜Ｓ４で導入して直流電圧信号ｅ
ｏｐ，ｅｏｎを得る。

即ち、パルス幅変調回路ＰＷＭのパルス幅デューテイ・
サイクル信号Ｄ，Ｄでアナログスイッチ８１〜Ｓ４をオ
ン・オフ制御することにより、電圧信号ｅｖとｅｉとを
乗算した直流電圧信号ｅｏｐ，ｅｏｎを取り出す。

これを式で表わせば次のようになる。

この（３）式，（４）式から明らかなように、ｅｏｎ，
ｅｏｎはそれぞれ絶対値が等しく、ｅｉ，ｅｖよりなる
瞬時電力に比例した正負の直流電圧信号である。

直流電圧信号ｅｏｐ，ｅｏｎを実際の信号波形図で表わ
すと第４図のようになる。

即ち、同図ａのように電圧信号叫のＳ区間を拡大して見
ると、同図ｂに示す電圧波形を示す。

この時、電圧信号＋ｅｉ，−ｅｉは同図ａのようになっ
ている。

そこで、同図ｂの電圧信号管を（１）式，（２）式のよ
うにパルス幅変調すれば、同図ｂのＤ，Ｄのようなパル
ス幅デューテイ・サイクル信号が得られる。

このパルス幅デューテイ・サイクル信号Ｄ，Ｄでアナロ
グスイッチ８１〜Ｓ４をオン・オフ制御すると、スイッ
チ８１〜Ｓ４のオン時の電圧信号一ｅｉ＋ｅｉの平均値
ｅ。

ｎ，ｅｏｐが得られる。従って、このｅ。

ｎ，ｅｏｐは（３）式，（４）式で求めた直流電圧と同
様の値が得られたことになる。

一方、積分回路Ａ１の入力部に設けたアナログスイッチ
Ｓａ，Ｓｂはアナログスイッチ８１〜Ｓ４と非同期に
オン・オフ動作する。

今、第２図に示す抵抗Ｒ１，Ｒ２がＲ１＜Ｒ２と仮定し
アナログスイッチＳａ，Ｓｂをオン・オフ制御すると、
両スイッチＳａ，Ｓｂの出力側共通部には直流電圧信号
ｅ。

ｐ，ｅｏｎが交互に現われて第５図ａに示すような電圧
信号ｅｍが得られる。

そして、この電圧信号ｅｍが第５図ａ〜ｄで示すように
積分回路Ａ１とコンパレータ回路Ａ２とにより周波数信
号ｆ。

に変換される。以下、周波数変換動作について述べる。

コンパレーク回路Ａ２の論理信号（第５図ｄ参照）によ
り区間ｔｃでスイッチＳａがオンし、区間ｔｄでスイッ
チＳｂがオンしたとすると、積分回路Ａ１には第５図ａ
のようなｅｏｐ１，ｅｏｎ１，ｅｏｐ２，ｅｏｎ２，・
・・が電圧信号ｅｍとして入力される。

この電圧信号ｅｍは積分回路Ａ１で積分されその積分出
力として第５図ｂのような信号ｅＱとなってコンパレー
タ回路Ａ２の一方入力部に入る。

このコンパレータ回路Ａ２の他方入力部には比較のたた
め、区間ｔ。

では積分回路Ａ１に正の直流電圧信号ｅ。

ｐが入っているので下降特性を示し、そ夕回路Ａ２の出
力論理信号が反転して区間ｔｄに移る。

区間ｔｄでは積分回路Ａ１に負の直流電圧信号ｅ。

ｎが入っているので、今度は積分回路Ａ１の積分出力ｅ
Ｑが上昇する。

そして積分出刃の出力論理信号が反転し再び区間ｔ。

に戻ることになる。

従って、コンパレータ回路Ａ２の反転周期Ｔ。

は、となる。

ここで，この（５）式に（３）式、（４）式のｅ。ｐ，
ｅｏｎを代入すると、となり、コンパレーク回路Ａ２の出力部から下式のよう
な周波数信号ｆ。

が得られる。ここで、ｅｐ＋ｅｒは一定の基準電圧であ
るので、周波数信号ｆ。

は給電線の消費電力（ｅｉ・ｅｖ）に比例した値となり
、これを計数すれば積算電力値が得られることになる。

而して、第２図に示す本発明電力量計の周波数変換部Ａ
Ｉ，Ａ２と従来のＶ−ＦコンバータＶＦとをオフセット
電圧の関係で比較してみる。

従来のＶ−ＦコンバータＶＦは具体的には第６図のよう
な構成をとっている。

このコンバータＶＦにあってはデュアル・スロープ形を
実現するために積分回路Ａ１の前段に極性符号反転回路
Ａ。

を設けている。

従って、このような極性符号反転回路Ａｏでは演算増幅
器が必要になると同時に軽負荷時（即ち、入力信号ｅ。

ｐの信号レベルが低い時）に演算増幅器の固有オフセッ
ト電圧が問題となり、特に電力量計のようにフルスケー
ル精度ではなく測定精度を重要視するものでは大きな測
定誤差となって現われる。

これに対し、本発明の電力量では、ｅｖ・ｅｉの乗算段
階で絶対値が等しく極性符号の異なる相対した信号ｅｏ
ｐ，ｅｏｎを得ているため、軽負荷時でも殆んど誤差を
生ずることはない。

以下、本発明電力量計の他の実施例について説明する。

（１）パルス幅変調回路について。

（１）−１パルス幅変調回路の基本構成先ず、正確な
乗算を行なうには正確なパルス幅変調が必要である。

第２図に示すパルス幅変調回路ＰＷＭは基本的には第７
図に示すような公知のパルス幅変調回路ＰＷＭを使用す
るが、これには後述するようにオフセット電圧で問題に
なることが予想されるので、後述する他の項でその改良
点について述べる。

第７図においてＡ１０は演算増幅器で構成する積分回路
であり、Ａ１１は積分出力を受けてヒステリシスで生ず
る比較電圧信号ｅｈと比較し論理信号を出力するコンパ
レータ回路である。

このコンパレータ回路Ａ１１は論理信号″１”の時に十
ｅｒ，“ｏ”の時に一〇ｒを出刀する構成になっている
。

今、理解を容易にするため、電圧信号ｅｖ＝Ｏとし、か
つコンパレータ回路Ａ１１の出力部に論理信号“１”が
現われていると仮定する。

この場合コンパレータ回路Ａ１１の負入力部に分圧抵抗
Ｒ１１，Ｒ１１で分圧された負電圧信号ｅｈが印加され
ている。

さらに積分回路Ａ１０の負入力部に抵抗Ｒ１２を介して
正の電圧信号十ｅｒが導入されているので、積分回路Ａ
１０は負方向傾斜への積分を行なうことになる。

そして、積分回路ＡＩ０になると、コンパレータ回路Ａ
１１の出力論理信号″１”は反転して″０”になる。

そうすると、今度はコンパレータ回路Ａ１１さらに、積
分回路Ａ１１の負入力部に抵抗Ｒ１２を介して電圧信号
一ｅ，が導入され、今度積分回路Ａ１０は正方向傾斜へ
の積分をに達してｅｋ≧ｅｈになると、コンパレータ回
路Ａ１１の出力部の論理信号”０”は正転して″１”に
なる。

このようにしてパルス幅変調回路ＰＷＭは自動発振を行
なう。

この信号処理状態は第８図に示す信号波形図からも容易
に理解できるであろう。

従って積分回路Ａ１０の負入力部に入る電圧信号ｅｖが
０■の時には各積分工程の区間ｔａとｔｂとが等しくな
って５０係デューテイ・パルスになり、かつ電圧信号ｅ
ｖが加わると抵抗Ｒ１０とＲ１２による加算積分が行な
われるので、パルス幅変調されることが容易に想像でき
る。

この第７図のパルス幅変調回路ＰＷＭについて具体的に
パルス幅デューテイ・サイクル信号Ｄ，Ｄを計算によっ
て求めてみる。

コンパレータ回路Ａ１１の出力部の論理信号が”１”の
区間をｔａ、論理信号″０”の区間をｔｂとすると、ｔ
ａ区間における積分回路ＡＩＯの積分出力ｅｋは、となる。

そして、このｅｋ（ｔａ）は負方向積分なので、となる。

この場合Ｒ１０＝Ｒ１２とすれば、区間ｔａは次式のよ
うになる。

となる。

そして、このｅｋ（ｔｂ）は正方向積分なので、で示すことができ、この（１１）式、（１２）式よりの関係が成立し、従って、区間ｔｂはとなる。

そして、ＲｌＯ＝Ｒ１２とすれば、区間ｔｂはとなる。

以上の結果から電圧信号ｅｖによる区間ｔａ，ｔｂの変化比、即ち、パルス幅デューテイ・サイ
クル信号Ｄ，Ｄを求めると、となることが判る。

つまり、この回路ＰＷＭのパルス幅デューテイ・サイク
ル信号Ｄは入力電圧信号ｅｖに正確に比例し、特にコン
デンサＣ１０の特性が（１５）式、（１６）式の中から
消去されるので非常に安定なパルス幅変調回路ＰＷＭが
実現できる。

なお、パルス幅変調回路ＰＷＭにおいて電圧信号ｅｖは
給電線の負荷電圧に比例した信号であるが、５０／６０
Ｈｚの交流信号であるのでパルス幅変調回路ＰＷＭにお
ける自励発振周波数は５０／６０Ｈｚよりも充分に高い
周波数が選択される。

自励発振周波数は区間（ｔａ＋ｔｂ）の逆数である３し
かし、前述したようにこのパルス幅変調回路ＰＷＭは実
際上積分回路Ａ１０に演算増幅器を使用しているので、
この演算増幅器の固有オフセット電圧にパルス幅デュー
テイ・サイクル信号Ｄ，Ｄに誤差を与える。

このパルス幅デューテイ・サイクル信号Ｄ，Ｄに誤差を
含むことについて説明する。

即ち、このパルス幅変調回路ＰＷＭでは積分回路Ａ１０
およびコンパレータ回路Ａ１１としてそれぞれ演算増幅
器を使用しているが、幸いにコンパレータ回路Ａ１１の
オフセット電圧は誤差にならない。

この理由は第９図および第１０から明らかである。

第９図に示すようにコンパレータ回路Ａ１１の負入力部
にオフセット電圧ｅ。

８１１が現われるが、この電圧ｅ。Ｓ１、はその大きさ
に関係なく比較のためのヒステリシス電圧ｅｈに対して
同相電圧であるので（第１０図参照）、パルス幅デュー
テイ・サイクル信号Ｄ，Ｄに変化を与えるような誤差と
ならない。

しかし、積分回路Ａ１０のオフセット電圧ｅｏ５１ｏは
電圧信号ｅｖに直列に印加されるので次式で示すように
誤差が現われる。

今、（１０）式、（１４）式を適用すると、となる。

従って，（１９）式、（２０）式で現われるオフセット
電圧ｅ。

５１０を零にするには調整回路が必要になってくる。

また、温度ドリフトや経時変化に対して考慮するならオ
フセット・ドリフトの小さな演算増幅器を選択する必要
がある。

しかし、このような手段は演算増幅器自体を高価にする
と同時にオフセット電圧の調整に手間がかかり信頼性の
低下を招くことになる。

（１）−２パルス幅変調回路のオート零化第１１図は
演算増幅器で構成する積分回路Ａ１０のオフセット電圧
を自動補正するオート零手段を採り入れた回路である。

即ち，従来の積分回路Ａ１０は破線で示すように正入力
部を直接接地している。

本回路は積分回路Ａ１０の正入力部とコンパレータ回路
Ａ１１に属するインパータ回路Ｇ４の出力部との間に抵
抗Ｒ１３とコンデンサＣ１１よりなるローバス・フィル
タを設けたものである。

今、インバータ回路Ｇ４の出力電圧をローバス・フィル
タで平滑化して得た電圧をｅｎとすると、となる。

ここで、インバータ回路Ｇ４の出力は、論理信号゛１″
の時に＋ｅ，論理信号“０”の時に−ｅｒであって、こ
れは振幅が等しく極性が相反する電圧となっている。

さらに、供給される電圧信号ｅｖは交流信号であるので
（第１２図参照），直流オフセット電圧は含んでおらず
、このため無限積分値は零となる。

従って，抵抗Ｒ１３、コンデンサＣ１１よりなるローバ
ス・フィルタの時定数を電圧信号ｅｖの周波数より十分
大きくして，積分回路Ａ１０のオフセット電圧ｅ。

ｓ１ｏを零にすると、Σｔａ−Σｔｂとなってｅｎも零
電圧となる。

そして、オフセット電圧ｅ。５１０が正電圧をもってい
る場合にはΣｔａ−Σｔｂとなり、ｅｎはオフセット電
圧ｅ。

ＳＩＯの大きさに比例した正の電圧を発生することにな
る。

従って、インバータ回路Ｇ４の出力電圧ｅ，の振幅を適
宜選択することでｅ。

Ｓｔｏ−ｅｎとすることが可能となる。

さらに、パルス幅変調回路ＰＷＭの特性を表わす（１７
）式、（１８）式にあっては、積分回路Ａ１０のオフセ
ット電圧ｅ。

５１０を積分回路Ａ１０の負入力部でモデル化している
ためｅ。

ＳＩＯと等しい電圧ｅｎを積分回路Ａ１０の正入力部に
帰還すると、積分回路ＡＩＯのオフセット電圧ｅ。

５１０は事実上相殺されたことになる。

以上のように第１１図は従来の積分回路ＡＩＯに非常に簡単なローバス・フィルタの帰還回路を
設けたことで、積分回路Ａ１０のオフセット電圧ｅ。

５１０を補正できる。これにより、演算増幅器のような
汎用で安価なものを使用してコストの低減化、オフセッ
ト電圧の無影響化を可能にし、またＩＣ化を図る場合に
も有効であり、かつ外部でオフセット電圧の調整を行う
ことも不要となる。

また、Ｒ１３，Ｃ１１の時定数による帰還であるので、
経時変化や温度変化による時定数（秒）の遅れ後にオフ
セット電圧を自動調整する機能をもっており、この結果
、長時間に亘って安定性の高いパルス幅変調回路ＰＷＭ
を実現でき、ひいては高精度の測定が可能となる。

周波数変換部について。

（２）−１周波数変換部の直線化補正。

第２図に示す周波数変換部に基づいて求めた上述した（
３）式、（４）式の直流電圧信号ｅ。

ｐ，ｅｏｎおよび（５）式のコンパレータ回路Ａ２の反
転周期Ｔ。

、（６）式の周波数信号ｆ。は、Ｒ１，Ｒ２がＲ１≪Ｒ
２の関係を満たすときに成り立つことは既に述べたこと
である。

従って、抵抗Ｒ１，Ｒ２の値を考慮するなら、となってしまう。

この式は例えば０．０５％以上の有い直線性を必要とす
る場合にはＲ２≧１０００ＲＩとなることを意味してい
る。

従って、例えば実際的に抵抗Ｒ１を１０ｋΩ程度とする
と、抵抗Ｒ２は１０ｋΩ以上の値となり抵抗値として安
定度の高いものを実現することは困難となってくる。

抵抗Ｒ１を小さくする手段も考えられるが、電圧信号ｅ
ｉ，ｅｖが商用周波数（５０／６０Ｈｚ）の交流信号で
あることから可成り大きな時定数Ｒ１・Ｃ１を持つロー
パス・フィルタが必要となるので、抵抗Ｒ１を小さくす
ることには制限がある。

なお、Ｒｌ≪Ｒ２の条件が満足されなければ、（２２）
式の第２項が２次特性を示すので、周波数変換部の入力
一出力特性としては第１３図に示すように飽和的傾向に
なってしまう。

このため、この周波数変換部の出力部に接続されるパル
ス計数部にも以上の非直線性が受けつがれるので、高精
度に電刀量を測定することができない。

ところで、第６図の別手段として第１４図に示すように
積分回路Ａ１の前段にインピーダンス変換用演算増幅器
Ａ３を設けて解決することが考えられる。

しかし、演算増幅器Ａ３の追加は価格上昇になるだけで
なく、この演算増幅器Ａ３のもつオフセット電圧が軽負
荷において問題になる。

また、仮りに演算増幅器Ａ３のオフセット電圧を外部で
調整するようにしても、経時変化や温度変動等の問題が
残るため、実際上演算増幅器Ａ３は可成り高価な低ドリ
フトのものを使う必要がある。

そこで、以上のような不都合を解決するために第１５図
のような周波数変換部を提供する。

この周波数変換部は積分回路Ａ１の前段に演算増幅器Ａ
３を設けることなく、積分回路Ａ１の出力部から同回路
Ａ１の負入力部の負帰還系に直線性補正用抵抗Ｒ４を設
けて直線化補正をするものである。

即ち、この周波数変換部はローバス・フィルタの抵抗Ｒ
１と積分回路側の抵抗Ｒ２とによって生ずる非直線性を
抵抗Ｒ４で補正して入力一出力特性を直線化する構成で
ある。

なお、電力に比例し、かつ絶対値が等しく極性の異なっ
た直流電圧信号ｅ。

ｐ，ｅｏｎを得ること並びに周波数の発生に関する一連
の動作は第１図と同じであるのでここではその説明を省
略し、専ら直線補正用抵抗Ｒ４を設けたことによる効果
について述べる。

第１６図は直線性補正用抵抗Ｒ４を付加した時の積分回
路Ａ１の出力電圧ｅＱを示す図である。

つまり、抵抗Ｒ４のない場合には破線で示す積分出力特
性を示すが、抵抗Ｒ４を付加すると、アナログスイッチ
Ｓａ，Ｓｂの切換時にｅ，だけ瞬時飛躍を行なうことに
なる。

この飛躍の振幅はとなり、乗算値の直流電圧信号ｅ。

ｎ又はｅ。ｎに比例することになる。

従って、積分回路Ａ１の積分工程は飛躍電圧ｅｓ分だけ
短かくなる。

このため、第１７図のように抵抗Ｒ４の付加によって出
力周波数特性は第１３図の特性と全く逆になる。

従って，第１５図に示す回路においてＲｌ，Ｒ２，Ｒ４
，Ｃ２の値を適宜選択すれば、第１８図のように相殺さ
れたｅｉ−ｅｖの値に正確に比例した理想特性の周波数
信号が得られる。

（２）−２周波数変換部のオート零化。

周波数変換部にあってもパルス幅変調回路ＰＷＭと同様
に積分回路Ａ１、コンパレーク回路Ａ２は演算増幅器を
使用するので、同増幅器のオフセット電圧が出力誤差と
なり、特に軽負荷時に問題となってくる。

しかし、幸いにコンバレータ回路Ａ２のオフセット電圧
は第９図および第１０図で説明したように誤差となって
現われない。

その理由については第１９図、第２０図から明らかであ
る。

即ち、コンパレーク回路Ａ２のオフセット電圧ｅ。

８２は比較基準のためのヒステリシス電圧ｅ。

に対し同相電圧となるだけで、周波数を決定する区間ｔ
。

，ｔｄには全く影響を与えない。しかし、積分回路Ａ１
のオフセット電圧ｅ。

ｓ１は直流電圧信号ｅ。

ｐ及びｅ。ｎと直列に供給されるので誤差となって現わ
れる。

そこで、第２図（あるいは第１６図）及び第５図を参照
しながら積分回路Ａ１の出力におけるオフセット電圧ｅ
。

，１の影響を調べてみる。先ず、区間ｔ。

における積分出カｅＱ（ｔｃ）は、となる。

また、区間ｔ４における積分出力ｅＱとなる。

従って、周期Ｔ。は次式のようになる。これより、周波
数ｆ。

は、となる。

ここで、直流電圧信号ｅ。ｐをｅｉ・ｅｖの乗算値とし
て書き改ためると（２７）式のようになる。

ここで、Ｋは固定々数である。

そこで，（２７）式より積分回路Ａ１のオフセット電圧
ｅ。

ｓ１−０であれば、となり、理想的な出力周波数となる
。

また、（Ｋ・ｅｉ・ｅｖ）≫ｅｏＳ１である場合には２
次的な数式であるから、その誤差は充分小さいと考える
ことができる。

しかし、軽負荷時では、（Ｋ−ｅｉ−ｅｖ）の値が小さ
くなることがあり、（２７）式の特性からオフセット電
圧ｅ。

５１による誤差の影響はさけられない。

そこで、本発明は第２１図に示すようなオート零化回路
を付加した周波数変換部を提供する。

動作原理はパルス幅変調回路ＰＷＭのオート零化を説明
した第１１図と殆んど同じである。

即ち、積分回路Ａ１の正入力部を破線のように接地すれ
ば第２図と同じ構成となる。

第２１図に示す周波数変換部は積分回路Ａ１の正入力部
を直接々地せずにこれとインバータ回路Ｇ３との間に抵
抗Ｒ５とコンデンサＣ３よりなるローバス・フィルタを
挿入したものである。

そこで、インバータ回路Ｇ３の出力電圧をＲ５Ｃ３のロ
ーバスフィルタで平滑した電圧ｅｆについて計算すると
、となる。

ここで、インバータ回路Ｇ３の出力は、論理信号”１”
の時に＋ｅ、論理信号”０”の時にーｅｐというように
振幅が等しく極性が相反する出力が得られる。

また、積分回路Ａ１に導入する直流電圧信号ｅｏｐ，ｅ
ｏｎは同じく絶対値が等しく極性が相反するものとなる
。

従って、仮に積分回路Ａ１のオフセット電圧ｅ。

ｐ１が零であれば、（２４）式、（２５）式の結果から
ｔ。

＝ｔｄとなり、ｅｆも零電圧となる。

そして、オフセット電圧ｅ。ｓ１が正電圧を有するなら
、ｔｏ＜ｔｄとなってｅｆは正の電圧を発生することに
なる。

一方、オフセット電圧ｅ。

５１が負の電圧の場合には、ｔｏ＞ｔｄとなりｅｆは負
の電圧を発生する。

従って、インバータ回路Ｇ３の出力レベル（ｅｐの振幅
）を適宜選択すれば、ｅｏｓ、≒ｅｆとすることができ
る。

そこで、積分特性を現わす（２４）式、（２５）式では
積分回路Ａ１の負入力部でオフセット電圧ｅ。

５１をモデル化しているため（第１９図参照）、この電
圧ｅ。

ｓ１と等しい電圧ｅｆを抵抗Ｒ５，コンデンサＣ３より
なるローパス・フィルタで平滑して取り出して積分回路
Ａ１の正入力部に加えてやれば、事実上オフセット電圧
ｅ。

ｓ０を相殺することができる。このように第２１図の周
波数変換部は非常に簡単なローバス・フィルタの帰還回
路を設けるだけで、演算増幅器で構成する積分回路Ａ１
のオフセット電圧ｅ。

ｓ１を補正することができる。

従って、汎用で安価な演算増幅器を使用してオフセット
電圧の影響をなくし、ＩＣ化も可能にし、かつ外部での
オフセット電圧への調整をも不要にできる。

また、Ｒ５，Ｃ３のローバス・フィルタの時定数による
帰還なので、経時変化や温度変化に対しても時定数（秒
）の遅れ後にはオフセット電圧が自動調整され長時間に
わたって高安定度を維持する。

（３）コンパレータ回路Ａ２，Ａ１１の出力電圧の安定
化。

パルス幅変調回路ＰＷＭと周波数変換部は何れもコンパ
レータ回路Ａ２，Ａｌｌを使用することは第２図および
第７図で明らかである。

このことは後述するようにＩＣ化するときに有利である
。

ところで、第２１図，第１１図においてコンパレータ回
路Ａ２，Ａ１１及びインバータ回路Ｇ３，Ｇ４の出力は
論理信号“１”の時に＋ｅｐ又は＋ｅｒ、論理信号″０
”の時に−ｅｐ又はｅｒとならなければならず、以下、
コンパレータ回路Ａ２，Ａ１１の出力安定化手段につい
て述べる。

一般に第２２図のようにバイポーラＩＣを用いてコンパ
レータ回路の出力回路を構成している。

同図においてｅｉＮは差動入力をシングル・エンドに変
換した後の信号であるが、この信号ｅｉＮでトランジス
タＱ３がオンすると、トランジスタＱ２もオンし出力部
にはー■ｅｅに近い電圧が得られる。

一方、トランジスタＱ３がオフしていると、トランジス
タＱ１がオンとなって出力部に＋Ｖｃｃに近い電圧が得
られる。

しかし、このような回路では、トランジスタＱ１，Ｑ２
の飽和電圧に制約があり、特にトランジスタＱ２では２
■近くの残留電圧が発生するので、例えば±１５Ｖ電源
を使用した場合、出力電圧は論理信号“１”の時に約１
４．５Ｖ、論理信号゛０″の時に約−１３Ｖという結果
になってしまう。

そこで、第２３図に示すようにコンパレーク回路Ａ２，
Ａｌｌの出力側にツエナー・ダイオードＤ２を設けて出
力電圧をクランプし出力電圧の振幅を安定化することが
考えられる。

しかし、以上のような構成ではツエナー・ダイオードＤ
２目体にツエナー電圧のバラツキがあるので、正、負出
力電圧の振幅を等しく保つことは難しい。

そこで、本発明の電力量計では第２４図に示すようにコ
ンパレータ回路Ａ２，Ａ１１の出力段をＣ−ＭＯＳ回路
で構成して解決を図っている。

同図においてＱ１１，Ｑ１２はエンハンスメント・ＭＯ
Ｓ形電界効果トランジスタであってＱ１１はＰチャンネ
ル、Ｑ１２はＮチャンネルである。

この回路はトランジスタＱ１３がオンするとＰチャンネ
ル形電界効果トランジスタＱ１１がオンし、逆にトラン
ジスタＱ１３がオンするとＮチャンネル形電界効果トラ
ンジスタＱ１２がオンする。

この回路構成の特徴は、電界効果トランジスタＱ１１，
Ｑ１２が電圧制御素子なので本質的に残留電圧が生じな
いという点である。

従って，第２４図を抵抗回路で置き換えれば第２５図に
示すような等価回路となる。

ＭＯＳ形電界効果トランジスタＱ１１，Ｑ１２のオン抵
抗は通常数１０〜数１００Ωであり、オフ抵抗は数１０
００ＭΩと非常に高い値を示すので、第２５図のような
スイッチ回路の構成をとることができる。

従って、Ｃ−ＭＯＳ形電界効果トランジスタＱ１１，Ｑ
１２を用いたコンパレータ回路Ａ２，Ａ１１の出力電圧
の振幅は、論理信号゛１”の出力時となり，また論理信号”０”の出力時となることが分る。

ここで、ｒｄ５−ｐ，ｒｄｓ．ｎはそれぞれＰチャンネ
ル形、Ｎチャンネル形ＭＯＳ形電界効果トランジスタＱ
１１，Ｑ１２のオン抵抗であり、ＲＬは負荷抵抗である
。

従って、コンパレータ回路Ａ２，Ａ１１の電源電圧ＶＤ
Ｄ−■ｓｓを等しくとり、かつ電界効果トランジスタＱ
ｌ１，Ｑ１２のスイッチ・オン抵抗を等しくとれば、ｅ
ＯＨとｅ。

Ｌの値（振幅の絶対値）は等しくなる。

即ち、第２４図に示す回路構成により、前述したように
コンパレータ回路Ａ２，Ａ１１の出力電圧士ｅｐ，十ｅ
ｒを正確に得ることができる。

（４）インバータ回路Ｇ３，Ｇ４の出力電圧の安定化第２６図はインバータ回路Ｇ３，Ｇ４をコンパレータ回
路Ａ２，Ａ１１と同様にＣ−ＭＯＳ形電界効果トランジ
スクＱ２１，Ｑ２２で構成したものである。

同回路の入力部に電圧十ｅｐが印加されると、Ｎチャン
ネル形電界効果トランジスタＱ２２がオンとなって出力
部に一ｅｐ、また電圧−ｅｐが印加されると、Ｐチャン
ネル形電界効果トランジスタＱ１２がオンとなって出力
部に十ｅｐが現われる。

即ち、この回路にあってもＰチャンネル形、Ｎチャンネ
ル形電界効果トランジスタＱ２１，Ｑ２２のスイッチ・
オン抵抗を等しくすると、士ｒｐの入力時に■ｅｐｒ±
〇ｒの出力電圧が正確に得られる。

以上のようにコンパレータ回路Ａ２，Ａ１１の出力段、
インバーク回路Ｇ３，Ｇ４をＣ−ＭＯＳ形電界効果トラ
ンジスタで実現するとともに、電源＋ＶＤＤ側に接続す
るＰチャンネル形電界効果トランジスタと電源−■ｓｓ
側に接続するＮチャンネル形電界効果トランジスタとの
飽和オン抵抗を等しくし、またそれらの直流電源＋■Ｄ
Ｄ，■８ｓの振幅が等しく安定度の高い正負電源で１駆
動する構成にしている。

（５）正，負トラッキング電源。

この電力量計では、コンパレーク回路Ａ２，Ａ１１の電
源＋ＶＤＤ，ｖｓｓをそのまま基準電圧となるｅｐ＋ｅ
ｒに使用しているので、ｅｐ，ｅｒの性格から電圧振幅
が等しい正負電源を用意する必要がある。

そこで、本発明電力量計では、全体の消費電流が数ｍＡ
程度であることから第２７図に示すように完全トラッキ
ングした電源を用いている。

同図においてＲＥＧは正電圧レギュレー夕である。

このレギュレータＲＥＧの出力電圧ｅ。はの値となるよ
うに選ぶ。

一方、抵抗Ｒ２０，Ｒ２１およびインピーダンス変換用
バッファ・アンプＡ２０は中点電圧ＯＶを決定する。

従って、例えば±１２Ｖ電源を得たい場合、２４Ｖのレ
ギュレー夕を用意し、Ｒ２０＝Ｒ２１になるように設定
する。

バツファ・アンプＡ２０は演算増幅器を使用しており、
これは第２７図の構成から無限大の入力インピーダンス
、ほぼ零の出力インピーダンスをもつ理想の演算増幅器
となるので、このバツファ・アンプＡ２０の入力電圧ｅ
２は、となり、この値が回路の中点電圧ＯＶを示すことになる
。

従って、バツファ・アンプＡ２０の出力電圧をＯ■とし
て取扱うと、となる。

このため、Ｒ２０＝Ｒ２１とすると、ＩＶＤＤＩ＝ｌＶ
ｓｓｌとなることが分る。

従って、この電源ではレギュレータＲＥＧの出力電圧ｅ
Ｏの変化が＋■ＤＤ，−Ｖｓｓに正確に振り分けられる
ので、完全なトラッキング電源として働くことになる。

（６）ＩＣ化への適用。

以上述べた電力量計においてパルス幅変調回路ＰＷＭと
周波数変換部は何れも積分回路ＡＩ，Ａ１０、Ｃ−ＭＯ
Ｓ形電界効果トランジスタによる出力バツファを含むコ
ンパレータ回路Ａ２，ＡｌｌおよびアナログスイッチＳ
１〜Ｓ４，Ｓａ，Ｓｂ等を導入している。

一般にモノリシツク集積回路は受動部品を構成するのは
苦手であるが能動部品を組入れることは可能である。

従って、演算増幅器で構成される積分回路ＡＩ，Ａ１０
、コンパレータ回路Ａ２，Ａ１１，インバータ回路Ｇ３
，Ｇ４およびアナログスイッチＳ１〜Ｓ４，Ｓａ，Ｓｂ
は能動部品として集合化し、モノリシツクＩＣとするこ
とが可能である。

第２８図は電力量計をＩＣ化した構成例であって、破線
枠で示すパルス幅変調回路ＰＷＭを含む乗算回路部１０
と乗算後の電圧ｅｏｐ，ｅｏｎを周波数変換する周波数
変換部２０とは同一構成である。

なお、同図では第２図〜第２７図と同一部分は同一符号
を付しており、具体的な動作についても前述した通りで
ある。

周波数変換部２０に示すアナログ・スイッチＳｃ，Ｓｄ
は新たに付加したものである。

このスイッチＳｃ，Ｓｄの機能は直流電圧信号ｅｏｐ，
ｅｏｎからみた負荷抵抗Ｒ２をスイッチＳａ〜Ｓｄのオ
ン・オフに関係なく該抵抗Ｒ２で一定にするものである
。

具体的には、アナログ・スイッチＳｃ，Ｓｄの共通接続
部に積分回路Ａ１の入力抵抗と同じ値の抵抗Ｒ２を接続
して信号コモンとしている。

従って、第２８図のような構成にすると、同じ構成のＩ
Ｃを２個つくればよく、製造納期の短縮、製造コストの
低減はもとより、点検保守にあっても有利である。

なお、第２８図に示す電力量計にあって高精度を要求す
る場合には上述したように第２７図に示すトラッキング
電源を用いる。

（７）多相式電力量計への応用以上の説明は単相２線式電力量計への適用であるが、信
号検出部即ち変成器ＰＴ、変流器ＣＴと乗算回路部１０
とをそれぞれ複数個設ければ、多相式電力量計にも応用
できる。

第２９図は多相式電力量計の構成図である。

この多相式電力量計の電力量は各相電力の和であるので
、で示される。

この場合、パルス幅変調回路ＰＷＭで得たパルス幅デュ
ーテイ・サイクル信号Ｄ，Ｄで対応する各相の消費電流
に比例した電圧信号ｅｌをアナログ・スイッチ８１〜Ｓ
４を介してスイッチングし、これによって各相ごとに乗
算した信号をローバス・フィルタで合成加算すれば、（
３５）式を満足する電刀ｐｏが得られる。

この多相式電力量計の場合もパルス幅変調回路を含む乗
算回路１０は各相ごとに１個のＩＣで実現できる。

なお、周波数変換部２０は共用化できるので単相と全く
変らない。

なお上記実施例では電圧信号ｅｖをパルス幅変調回路Ｐ
ＷＭに、電圧信号ｅｉを乗算回路側に供給したが、これ
らの信号ｅＶ，ｅｉを全く逆に供給してもよいものであ
る。

以上詳記したように本発明によれば、演算増幅器で構成
される積分回路，コンパレータ回路をもつパルス幅変調
回路ではその演算増幅器によってオフセット電圧が生ず
るが、帰還系にオフセット電圧と等しい電圧を生ずるロ
ーパス・フィルタを設けて演算増幅器の入力部に加える
ようにしたので、簡単な回路でオフセット電圧を消去で
きる。

従って、パルス幅変調回路は汎用で安価な演算増幅器で
実現でき、かつ外部オフセット調整を不要にして高精度
のパルス幅デューティ・サイクル信号を得ることができ
る。

さらに，上述したローパス・フィルタは抵抗およびコン
デンサよりなる時定数として帰還をかけているので、経
時変化や温度変化によってオフセット電圧が変わっても
自動調整する機能をもっている。

このため長時間にわたって動作を安定に維持できる。

また、周波数変換部も同様に演算増幅器による積分回路
およびコンパレータ回路で構成しているので、前述と同
様の効果を有する。

また、パルス幅変調回路および周波数変換部のそれぞれ
のコンパレータ回路出力段にＰチャンネルおよびＮチャ
ンネル形のＣ−ＭＯＳ形電界効果トランジスタで構成し
たことにより、従来のようにバイポーラＩＣやクランプ
ダイオードのような正負出力電圧のバラツキをなくすこ
とができる。

つまり、Ｃ−ＭＯＳ形電界効果トランジスタは電圧制御
素子であるので、本質的に残留電圧が生ずることがなく
、オン抵抗とオフ抵抗の抵抗値の変化を非常に大きくと
れ完全なスイッチ回路とみなすことができる。

この原理は積分回路および周波数変換部に用いるインバ
ータ回路にも適用できる。

さらに、正負電源電圧を得る手段として、１個のレギュ
レータの出力段分圧抵抗に入力インピーダンス無限大で
出力インピーダンス・ゼロの演算増幅器を接続すること
で、正負に正確に振り分けられた正確な正負電源を得る
ことができる。

また、パルス幅変調回路を含む乗算回路部と周波数変換
部とを同一構成にできるとともに能動部分で構成できる
ので、ＩＣ化に好適なものとし、かつ電力量計全体を小
形化に実現できる。

【図面の簡単な説明】

第１図は電力量計の概略構成を示すブロック図、第２図
は本発明に係る電力量計の一実施例を示す全体構成図、
第３図ａ，ｂは第２図に示すパルス幅変調回路でパルス
幅デューテイ・サイクル信号を得るための説明図、第４
図ａ，ｂはパルス幅デューテイ・サイクル信号を用いて
乗算電圧を得るための説明図、第５図ａ〜ｄは第２図に
示す周波数変換部の動作を説明する波形図、第６図は従
来の周波数変換部の回路構成図，第７図は従来のパルス
幅変調回路の構成図、第８図ａ〜Ｃは第７図の回路にお
いて目励発振動作を行なうことを説明する波形図、第９
図は積分回路を構成するコンパレータ回路にオフセット
電圧を生ずる状態を示す図、第１０図は第９図に示すオ
フセット電圧の影響の有無を説明する図、第１１図は第
２図に示すパルス幅変調回路の新規な回路構成図、第１
２図はパルス幅変調回路の積分回路に入力される電圧信
号波形図、第１３図は乗算回路から出力される信号の理
想特性および実際の特性図、第１４図および第１５図は
第１３図に示す実際の特性を理想特性に近づけるための
乗算回路を含む周波数変換部の構成図、第１６図ａ，ｂ
は第１５図のように補正回路を設けた場合の半周期の積
分工程を示す図、第１７図および第１８図は第１５図に
示す補正回路を設けた場合の特性図、第１９図は周波数
変換部を構成するコンパレータ回路にオフセット電圧を
生ずる状態を示す図、第２０図は第１９図に示すオフセ
ット電圧の影響の有無を説明する図、第２１図は第２図
に示す周波数変換部の新規な回路構成図、第２２図およ
び第２３図は従来のコンパレータ回路の出力段を示す回
路図、第２４図は本発明電力量計に用いるコンパレータ
回路の出力段を示す回路図、第２５図は第２４図の等価
回路図、第２６図はインバータ回路をＣ−ＭＯＳ形電界
効果トランジスタで構成した回路図、第２７図は本発明
電力量計に用いる電源回路図、第２８図はＩＣ化可能な
構成にした電力量計の全体構成図、第２９図は本発明電
力量計を多相式電力量計に応用した場合の構成図である
。ＰＴ・・・・・・変成器、ＰＷＭ・・・・・・パルス幅
変調回路、Ｇ１・・・・・・インバータ回路、ＣＴ・・
・・・・変流器、Ｓ１〜８４，Ｓａ−Ｓｄ・・・・・
・アナログ・スイッチ、Ｒ１・Ｃ１・・・・・・ローパ
ス・フィルタ、Ｇ２・・・・・・インバータ回路、Ｒ２
・・・・・・抵抗，ＡＩ・・・・・・積分回路、Ａ２・
・・・・・コンパレータ回路、Ｇ３，Ｇ４・・・・・・
インバータ回路、Ａ１０・・・・・・積分回路，Ａ１１
・・・・・・コンパレータ回路、ＣＯＳＩ，ＣＯｓ１１
・・・オフセット電圧、Ｒ１３・ＣＩ１ローバスフィル
タ、Ｃ１０・・・・・・コンデンサ、Ｒ４・・・直線化
補正抵抗、Ｒ５Ｃ３・・・・・・・・・ローパスフィ
ルタ、Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２・・・・・Ｃ−
ＭＯＳ形電界効果トランジスタ、ＲＥＧ・・・・・・レ
ギュレータ、Ａ２０・・・・・・演算増幅器、１０・・
・・・・パルス幅変調回路を含む乗算回路部、２０・・
・・・・周波数変換部。

Claims

【特許請求の範囲】１給電線の負荷電圧に比例した電圧信号ｅｖおよび基
準電圧を一方入力端に入力して積分する第１の演算増幅
器と、この第１の演算増幅器の積分出力電圧が一方の入
力端に入力されこの積分出力電圧が一定値に達するごと
に極性を反転しかつ前記電圧信号ｅＶに対応するパルス
幅デューテイ・サイクル信号を出力する第１のヒステリ
シス形コンパレータ回路と、この第１のヒステリシス形
コンパレーク回路の出力段に接続されかつ正・負電源が
供給される第１の出力安定用スイッチ回路とこの第１の
出力安定用スイッチ回路の出力信号の反転出力を分圧し
て前記第１のヒステリシス形コンパレータ回路の他方入
力端へ入力する第１の分圧回路と、前記第１の出力安定
用スイッチ回路の反転出力を前記第１の演算増幅器の他
方入力端へ入力し第１の演算増幅器のオフセット電圧を
消去する第１のローバスフィルタとよりなるパルス幅変
調回路；前記第１の出力安定用スイッチ回路を介して出
力されるパルス幅デューテイ・サイクル信号の反転およ
び非反転信号によって複数の第１Ｄアナログ・スイッチ
を選択閉成して前記給電線Ｄ消費電流に比例した電圧信
号±ｅｉと前記電圧信号ｅｖに対応した前記パルス幅デ
ューテイ・サイクル信号との積で求められる絶対値の等
しい正・負直流電圧を出力する乗算回路と；この乗算回
路の正・負直流電圧を交互に選択出力する複数の第２の
アナログスイッチと、この第２のアナログスイッチから
の正・負直流電圧を所定の積分時定数で積分する第２の
演算増幅器と、前記積分時定数を決める抵抗とコンデン
サとの時定数回路と、この時定数回路の前記コンデンサ
に直列に接続され前記第２の演算増幅器の直線性を補正
する直線補正用抵抗と、この第２の演算増幅器の積分出
力が一方の入力端に入力されこの積分出力が一定値に達
するごとに極性を反転し前記乗算回路の出力に応じた周
波数信号を出力するとともに該周波数信号を前記第２の
アナログスイッチの開閉制御に用いる第２のヒステリシ
ス形コンパレータと、この第２のヒステリシス形コンパ
レータの出力段に接続されかつ正・負電源の供給された
第２の出力安定用スイッチ回路と、この第２の出力安定
用スイッチ回路の出力信号の反転出力を分圧して前記第
２のヒステリシス形コンパレータ回路の他方入力端へ入
力する第２の分圧回路と、前記第２の出力安定用スイッ
チ回路の反転出力を前記第２の演算増幅器の他方入力端
へ入力し第２の演算増幅器のオフセット電圧を消去する
第２のローバスフィルタとよりなる周波数変換部と；前
記正・負電源を供給するためにレギュレータの出力側分
圧抵抗に入力インピーダンスが無限大で出力インピーダ
ンスが略零とする演算増幅器を持った電源回路とを備え
たことを特徴とする電力量計。２第１および第２の出力安定用スイッチ回路として、
正・負電源回路に接続したＰチャンネルおよびＮチャン
ネルで構成するＣ−ＭＯＳ形電界効果トランジスタのス
イッチ回路とした特許請求の範囲第１項記載の電力量計
。３パルス幅変調回路を含む乗算回路を能動部品の集合
体と外付受動部品とで構成し、同様に周波数変換部を能
動部品の集合体と外付受動部品とで構成し、前記両能動
部品の集合体を同一構成にして共用化可能にした特許請
求の範囲第１項記載の電力量計。４電圧信号ｅｉをパルス幅変調回路に、電圧信号ｅＶ
を乗算回路に供給するようにした特許請求の範囲第１項
記載の電力量計。