JPS581394A

JPS581394A - 多重サ−ビスデジタルネツトワ−ク用時分割多重化交換網

Info

Publication number: JPS581394A
Application number: JP57024652A
Authority: JP
Inventors: ミシエル・ドボ−ル; ジヤンボ−ル・クインキ; イボン・ルオ−
Original assignee: Individual
Current assignee: Individual
Priority date: 1981-02-20
Filing date: 1982-02-19
Publication date: 1983-01-06
Also published as: FR2500704A1; DE3260344D1; CA1179754A; EP0059149B1; US4446555A; EP0059149A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、電話、データ通信、テレビ電話等の通信に使
用される多重ナービスデジタルネットワーク用時分割多
重化交換綱に関する。

混成交換に適した多重サービスデジタルネットワーク用
の交換システムは既に様々提案されている。これはまえ
、同期式デジタル時分割交換網によって時分割多重化回
路を交換するのに用いられるものであシ、更に非同期式
パケット交換網を用いてパケット交換を行なうためのも
のである。

しかしこれらの交換回路は以下のことをなすことができ
ない。

１−−−あらゆるビット率の回路を交換する仁と。

このｍ内は、同期式時分割多重化交換網が、例えば６４
Ｋｂｉｔ／ｓのような単一のビット率をしか有しない丸
めである。この４１４Ｋｂｌｔ／ｓは、ＰＣＭ時分割多
重化交換システムの場合であって、８ビツトのオクテツ
トを含む１２５μ−の７レームを有している。

２−ｍ−多種多様な回路及びパケットを交換すること。

これは、舎々０交換網が交換システムの！大ビット率に
本？て規定されるからである。

？−些らの交換システムは、実際上サービスタ２−と交
換技術とが固定している。（この場合、音声交換は囲路
交換に対応し、データ交換はパケット交換に対応する。

）この丸め、新しいＩｌｉ済的要請に対応する例えばパケ
ット化音声交換等の将来の発展性が限られておｐ１オ九
例えば低ビット率データ關路モード交−換勢の新しいサ
ービスの導入に問題がある。

しかしながら非同期式時分割交換システムによれば、多
種多様な時分開園、路中種々、のビット率のパケットを
同一の装筺の手順を一般化することＫよｐ交換すること
が可能になる。

時分Ｗ混成多重化データアレンジメントは既に知られて
おル、それらは回路モード又紘パケット篭−ドを交換す
ることを狙っている。その−例として、１９７７年９Ｊ
ｇ刊行Ｐｒｏｃｅｅｄｉｎｇｓ　　ｏｆｔｈｅ　　ＩＫ
ＩＣＩＣＶｏＬ、　　６５　、Ａ９におけるＭ７　ｒ　
ｏ　ｎＪ、Ｒｏｉｇ、ムｒｔｈｕｒ　Ｃ，Ｔａｂｂｏｔ
及びＪｏｈｎＡ、Ｗｉｌｔｅ共著にかかるＤｏｓｉｇｎ
　Ａｐｐｒｏａｃｔｈ＠ｍ　　ａｎｄ　　Ｐ＠ｒｆｏｒ
ｎｉａｍ＠ｅ　　Ｃｒ１ｌ＠ｒ＠ｒ１ａｆｏｒ　Ｉｎｔ
＠ｇｒａｔ＠ｄ　Ｖｏｉｃｅ／Ｄａｔａ、８ｗ１−ｔｅ
ｈｉｎｇ　を見るとよい。。

１１１図（ム）Ｋおりて、サンプル曙及びＩ（ケラトを
會む混成フレームのタイムインターバルが示されている
。ここでＦはフレームを示し、オ九ＦＬはフレーム制限
インジケータを示す。更にＬは、メイ・ムスｑットＴ８
１を含むフレームの同期タイムスロット部分と、パケッ
トにあてられるチャン−ネルΔとの間のリミットを示す
。

ＰＬからＬｔでのタイムスロットの７レームの部分にあ
って線、各々のタイムスロット紘過信に割ル癲てられる
。

スロットにおけるピッ、ト事＃ｉこのようにして保障さ
れ、スロット長によって特徴付けられる。様ｋｆｋ１４
ＡｘａｙトＴＢ１、Ｔａ２、Ｔａ２は同。

期成時分割マルチプレックスを構成する。

ＬからＰＬまでのパケット用の７レ一五部分は、多数の
パケットモード過信チャンネルに分割される。同一の通
信を構成するパケットは、データと共に搬送するパケッ
ト番号によって表示される。

このことはまた、非同期式時分割！ルチプレックスの場
合にもあてはまる。

１９５１０年１１月２ｓ日出願の米ｌ１ｌｅ許出願第２
１０．１１１９号ＫｓＰいては、！ルチプーーに７サシ
ステムが開示されている。このシステムは、８個のパス
と、最大Ｂ（Ｂ−１）７２側の！イクシプ＊　−ｋ　Ｅ
ｌ　’にツナとを有しておル、各々の！イク四プ鰐セツ
ナはパス０ＩＩｉＫ接続されており、マイクロプロセッ
サを接続するパスの組は各々異なっておル、しかも各々
のパスは最大（ＩＩ−１）個のマイクログ霧セツナに接
続されている。このことから、発信側！イク冒プ膣セツ
ナは、２本の接続パスを介し゛て直接Ｋｇ（ＩＩ−２）
個の着信側マイクロプロセツｔＫ＊続されると共に、最
大１個のトランシフト又はリレーマイクロプロセッサを
介して間接に（Ｂ−４１’）　　（ｍｌ−１）／２個の
着信側マイクロプロセッサに接続されている。これらの
トランシフト又はリレーマイクロプロセッサは、発信側
及び着信側マイクロプロセッサＫｌ）統されている。

結局のととろＢ（ＩＩ−１）７１個の！イクｐプはセン
ナ中の一つの発信側マイクロプロセッサを考えてみると
、１″（Ｉｍ−１）／ｌ−１な（Ｂ−２）（Ｂ＋１）／２
個Ｏ着信側ｉイクμグ四セッｔが可能となる。

これらの（Ｂ−２）（Ｂ＋１）／ｊ１個の着信側マイク
ロプロセッサのうち、！（Ｂ−２）備のものは直接に発
信側マイクロプロセッサに接続され、を九ＣＢ−２＞（
Ｂ−１）／ａ備のものは、シングルリレーマイク曹プロ
セッナを介して間接的に接続されている。とζろで、である。

以上に要約したシステムは幾多の利点を有する。

アドレスとして所与のプＩ２−にツナを用いることによ
シ、パスの２アドレスの連結紘、言い換えると２つのパ
Ｘ　（＆）％　　（ｂ）Ｋ接続され九マイクロブ四竜ツ
ナのアドレスとして（ａｂ）又は（ｂａ）を用いること
によル、パスによって伝送され４７）”ｌ／スを１織す
るマイク四プロセッナハ、ソれが着信側！イクープロ竜
ツナであることを知る。

そして更に、（ａｈ）又は（ｂａ）Ｌか１ＩＩｌシない
場合には、それがリレーマイクロプロセッサであること
を知如、自動的に２個のパスを互いに接続する。この性
質社、これ以降多重化ハイウェイが接続される交換ステ
ージ曽ンのアドレスを（Ｘ、ｖ）形式で機構することに
よシ発揮される。・３０前後のマイクロプロセッサを１
０Ｍｂｉｔ／ＩＩのビット率を有す為直列パスにＩＩ続
する手段が存在する。結局、Ｂ−１−１０であってＢ−
３１となる。ネットワークは３１のパスを持ち、これに
蛾大Ｂ（Ｂ−１）７２動４３８のマイクロプロセッサが
＊ａ町鮨である。

最大理論トツヒツクは８００Ｍｂ１ｔ／ｍであル、！ｊ
！際のビット率ａ！ＯＧＭｂ１ｔ／畠となる。

本発明に係る非同期式の時分割交換システムは、以下の
ものを有する。すなわち、複数Ｏ多重化双方向ハイクエ
イであってサンプル語を有するタイムスロットを含む混
成７レームに展開されるデジタル信号を搬送し、しかも
前記タイムスロットが異なるビット番号とパケットを含
む付加チャンネルを有するものと、複数のデータ送受ス
テージ璽ンであって各々が双方向の多重化ハイウェイと
前記ステージ曹ンを相互接続するパスによって形成され
るネットワークとに接続され友ものとを有している。そ
してその特徴としてシステムは、次の−のを有する。

すなわちサンプル語及びパケットを１メツセージに変換
す４１／１１の変換手段であ夛、この変換は発信側多重
化ハイウェイからのサンプル語及びパケットに（１）着
信側多重化ハイウェイのアドレスと、（關）ζＯ多重化
ハイウェイの混成フレームのパケット付加チャンネル又
紘タイムスリットのランクと、（Ｉ）サンプル語又はビ
ット番号と、　　Ｃｒｖ＞サンプル■をパケットから区
別する九めＯインジケータビットないしビット群とを付
加することによシなされる。

を九個の構成要素はく発信側多重化ハイウェイに接続さ
れたステージ璽ンと着信側多重化ノ１イウエイに接続さ
れたステージ冒ンとの間に前記メツセージを伝送する手
段と、第２ｏ蜜換手段であって前記メツセージをインジ
ケータビット又はビット群に応じてサンプル語又はパケ
ットに変換し、第１ｏ便換手段によって付加された情報
を除去してサンプル曙又はパケットをｉ−りするものと
、タイムスロット又はパケットチャンネル番号の形でサ
ンプル曙又はパケットを着信側多重化ハイウェイＯ混成
７レームに挿入する手段とである。

以下、図画を参照して本発明の詳細な説明する。

第１図（Ｂ）及び（Ｃ）に於いて、混成フレームＦは、
タイＡ／（０ットＴｒｉ、、、Ｔ８゜、。

を會んでいる。（これらのタイムスロットが入力するか
又は出力するかによる。）こζで、１≦ｍ≦Ｍ及び１≦鳳≦Ｎ”ｔ’ある。これら
のタイムスロットは、必ずしも全てが同一のビット容量
を有する駁ではない。これらのタイムスロットＴＳｔ、
ｍ又はＴａ２．　ｎＯビットと量は、λｍ又はλ忌で各
々表わされる。混成７レームには又ΔｌないしはΔｔｓ
Ｋよって表わされる時分割チャンネルが含まれておシ、
これらはバケツ）Ｋ与えられる。

７し一ム幽たｐのビットの総数は既知であ夛、クロック
信号Ｈ１又はＨｅ及びフレーム制限信号ＦＬ１又はＦＬ
ｏによって、複数のパルスｌｌ１１゜ｔｓ、Ｆｊ、Δ、
ｒｅ、ｉｓ、Ｆｏ、Δを演えきし、各々を入力フレーム
と出力フレームに分割してタイムスロット部分Ｐ１．ｔ
ｓ及びＦｏ、ｔｓとパケット部分Ｆ量、Δ及びＦｏ、Δ
にすることが可能である。

複数のタイムスロットＴＳ１．ｎｘ及びＴｏｏ。

ｎを占めるサンプル＠Ｗｒｍ又はＷｍは、複数のタイム
スロットフレーム部分Ｆ１．を１及ＵＦｏ。

ｔｓの間伝送される。

まえ、複数のバケツ）Ｐｍ又はＰ難は、パケット７レー
ム部分Ｆｌ、Δ及びＦＯ１Δの間伝送される。

１１１図は、交換ステージ璽ンの関の伝送ネットワーク
（５０Ｇ）を示してシシ、番号１から６ｔでを付し九会
計数Ｂ−６のバスが存在し、またこＯＢをもとにＢ　（
ｍｌ−１）　／２−ｉ　５のステージ曹ンが存在する。

各々のステージ璽ンは、２本のバスに結合され、アドレ
スとして、結合され九複数のバスの連結アドレスを有し
ている。各々のステージ曹ンには双方向時分割多重化ハ
イウェイが接続されている。これらのうちＭＵＸｉは入
力方向であル、またＭＵＸ・は出力方向である。これら
の多重化ハイウェイのアドレスは、それが接続されたス
テージ曹ンのアドレスと同一である。

第３図のブロックダイヤグラムは、交換ステータ曹ンを
示している。それを構成するのは、１イクａｙ四竜ツｔ
１によって制御される端末交換装置部分と、ネットワー
ク（ｓ　ｏ　ｏ）　ｏ一部を形成する複数のバス（［０
及び（６Ｇ）Ｋよって結合すしたバスアクセスコントロ
ーラである。

この端末交換装置とバスアク七スコントローラとは、２
本のスタック回路（９）及び（２９）によって接続され
ている。バスアク七ス；ン）＊−９Ｆｉ、米ａｍ％許出
願第２１０，８１９号のものと同等である。それは、マ
イク四グ胃セッｔ１”によって制御される２本のバス（
［０及び（＠０）Ｋアクセスするためのカブ２−から成
る。

受信側端末交換装鐙は、主としてデｉルチグレクナ（８
）と、サンプル語及びパケットをメツセージＫｍ換する
回路（１０／２０）とを有する。

伝送端末交換装置は、種の混成フレームタイムスロット
に応じてスタックないしキューイング（ｑｕ＠ｕ＠ｉｎ
ｇ）回路２０２Ｍ、””　２０２　Ｋｍ　ｍｍ＊２０２
ｙ１を有しておル、オ九これに加えてパケットのキュー
イング回路（３０１）を４有している。

これら全てのキューイング回ｓＦｉマルチグレクサ（１
３）　ＫＩｉＩ続されてお〉、このマ５−チグレクナ（
１８）自体は、出力多重化ハイウェイＭＵＸ。

、に接続されている。

１１１４図において、符号２は入力多重化端末懺置を示
している。それは、入力多重化ノ１イウエイＭＵＸｉＫ
接続されており、同期信号（クロック信号Ｈ１とフレー
ム信号ＰＬ）から入力データＤ１（サンプルＩＩＷとパ
ケットＰ）を分離する。

端末多重化装置２Ｆｉ、回線４及びカウンタ（５）を介
しデｉルチプレク？（３）に接続されている０このカウ
ンタ（Ｉ）は、複数のパルスＬｌを発生させるが、これ
によシ、タイムスロットＴ８１゜ｍを含むフレームの部
分Ｆ１．を畠とノくケラトチャンネルΔ魚を含む７レー
ムの部分７１．ｔｓとの間の境界がマークされる。デ！
ルチプレクサ（Ｓ）ａ、回線（６）に沿ってサンプル語
Ｗを、また回線７に沿って入力バケツ）Ｐを送る。

タイムスロットのサンプル＠ａ、ｇａ図のプロセス回路
（１０）Ｋよって処１１ｉｆれ、を九ノ（ケラトは、第
７Ｅのプロセス回路（８Ｇ）Ｋよって処理される。

この処理の閾に、サンプルｗＩＷ及びパケットＰはメツ
セージに変換される。

この際、タイムスレフト’ｌ’ｇｉ、ｎｏｔンプル語Ｗ
ｍ及びパケットチャンネルΔ１．ａのパケットＰｍのデ
ータにはインジケータ１Ｗ”又は１ｐ＃が付加される。

そして、このインジケータによシ、サンプル語又はパケ
ットが関係あるか否か、サンプル語又紘パケットの長さ
　ｍ、複数のアドレス（Ｘ＃Ｙ）（１１（Ｘ、Ｙ）塁を
知ることが可能になる。そして、出力多重化ハイウェイ
及びこの出力多重化ハイウェイの混成フレームのタイム
スロット又はパケットチャンネルＯ誉号が表示される。

メツセージはローカルバス（８）Ｋ送出され、こむから
１！：Ｋｊｒニーインク回路（９）Ｋ送られる。

このキエーインク回路（９）の最後のステージは、パス
アク−スコントローラにメツセージを供給し、このバス
アクセスコン）０−ツがメツセージを転送パスネットワ
ーク（Ｓ　ＯＯ）を介してアドレス（ＩＹ）ｑＯＭ端ス
テージ習ンに送る。

アドレス（Ｘ、Ｙ）Ｑを離れたメツセージは、第６図の
出力サンプル語プロセス回路（２０）又ａｊｌ１７図の
出力パケットプロ七ス回路（４Ｇ）Ｋ向けて切り換見ら
れる。

この交換操作は、メツセージに存在する“Ｗ＃又は１ｐ
”のインジケータを読み取ることによって行なわれる。

このインジケータの１又は０の値によって、ＡＮＤゲー
ト（１８）又は（１９）が開かれる。そして、残余のメ
ツセージは、出力サンプル曙プｐセス回路（２０）又は
出力パケットプリ１１回路（４０）に導かれる。

これらのプロセス回路において、メツ七−ジからサンプ
ルｌｌＷｍ又はパケットＰｍ以外のものは取ｐ除かれる
。

これらサンプル語及びパケットは、回ＩＩ　（１ｇ）及
び（１１）を介してｉルチプレクサ（１３）　Ｋ。

かけられる。このマルチプレフナ（１８）は、回Ｍ　（
１４）によって端末多重化装置（１２）に接続される。

この装置（１２）は、タイムベース（ｌｓ）　か６クロ
ツクパルスＨｅ及びフレーム同期パルスＦＬｏを受ける
。まえ、マルチプレフナ（１３）線、タイムベース（１
Ｋ＞からパルスＬｏｔ受け、これによｐ１タイムスロッ
トゾーンがパケットゾーンから分離される。

第５図に於いては、入力サンプル語プロ七ス回路（１０
）が示されて−ゐ。

タイムス胃ットサンプル語を伝送する回線（６）は、２
個のシフトレジスタ（１０１）及び（１０２）Ｋ接続さ
れている。これらのシフトレジスタは、様々なタイムス
ロット中の語が伝えるえとのできるビットの最大数に等
しい容量を有している。

シフトレジスタ（１０１）及び（１０２）は、直列−並
列コンバータとして機能し、互いに反対に作動する。す
なわち、一方は直列に負荷され、また他方鉱並列に無負
荷状態となっている。

タイムスロットλｍのビレト容量は、様々なタイムベー
ス）Ｋ応じて同じではないので、一方の直列−並列コン
バータから他方のコンバータへの移動がビット数デクレ
メンタ（ｄ＠ｃｒ＠ｍａｎｔ＠ｒ）（１０３）とレジス
タセレクタ（１０４）との誘発によル生じる。

デクレメンタ（ｘｏ８）は、ゼロに達すると、レジスタ
セレクタ（１０４）を制御する。

このレジスタセレクタ（１０４）は、複数のＡＮＤゲー
）（１０Ｂ）、　（１ｏｅ）を介して、レジスタにクロ
ックパルスＨ１を入れ九シ、切ったりする０レジスタ竜
レクタ（１０４）は、更にノ（スジクエン？　ＣＩ　Ｏ
７）を制御する。このパスシフエン？（１０７）は、各
々ＡＮＤゲート（１０８）、　（１（１）を介して、シ
フトレジスタ（１０１）、（１０２）の並列出力を四−
カルパス（８）に接続する。

・　パスシフエンｔ　（１０７）は、更に複数のＡＮＤ
グー）（１１０）、　（１１１）を制御する。

これらのＡＮＤゲート（１１０）、（１１１）は１サン
プル語をメツセージに変換する付加情報のローカルバス
（８）への大切ヲモニターすル。

この付加情報は、テーブル（１１２）に貯えられ、以下
のものを含む一一一タイムスｐット及びパケットチャン
ネルに入力する混成フレームの容量又は長さ２ｍ０一一一通信アニーズの閏！イクログｐセッサ（１）によ
って得られる出力多重化ハイウェイのアドレス（Ｘ、Ｙ
）ｑ。

一−−通ｆｆ１７エーズの間のマイクａ　７’　ｏセラ
？　（１）によって得られる出力タイムスロットの番号
ｎ０ステージ璽ン（Ｘ、Ｙ）ｑは、共にフリーでしかも
多重化ハイウェイ（Ｘ、Ｙ）ｑ＃ＰＫ於ける容量λｍと
同じ容量λｎを有するタイムスロットＴｇｏ、Ｉｔを求
めなければならない。

デクレメンタ（１０３）がゼロを遇ぎる度毎に、複数の
カウンタ（１１８）、（１１４）は−緒に増加させられ
なければならない。

カウンタ（１１３）は、デクレメン！（１０３）Ｋλｍ
＋１が入るのを制御する。

カウンタ（１１４）は情報λｍの転送を制御し、ローカ
ルバス（８）に沿い、ＡＮＤグー）（１１０）、（１１
１）ｔ−横切って中ユーイング回路（９）に向ける。

カウンタ（１１３）　ハフレーム終了パルスＦＬ１によ
ってゼロにリセットされ、カウンタ（１１４）は、この
カウンタ（１１３’）が１になるとゼａｌｉリセットさ
れる。

２ｍ１藷、（Ｘ＊　Ｙ）ｑと同時に＠鴨″なるインジケ
ータはメツセージに含オれる。

第６図において、バ×アクｉスコントローラによって受
信され九メツ竜−ジは、並列にキューイング回路（２Ｇ
）Ｋ印加される。メツセージ中の−Ｗ１、′ｐ”、ｎｌ
ｋるデータは、言い換鼻るとサンプル語、パケット、タ
イムスロットの数を特徴付けるインジケータは、ＡＮＤ
ゲー）（１８）及び入力アドレスレコーダ（２００）に
よって検出される。もし＠Ｗ＃又Ｆｉ＠ｐ’、が１であ
るとすると、デコーダは、ムＮＤゲー）２０１１・１１
２０１、、％”２０１ＨＯ５ちの一つをオープン−い２
０２１．１い２０２Ｎにアクセスする。

これらのキューイング回路は、並列入力と直列出力とを
有する−。サンプル曙Ｗｍは、アドレスｎに応じ、２ｍ
が伝送され九シクエンナ（２０７）の靜発時に、１１？
二−イング關路に導かれる。

キューイング回路２０２　ｌ、　　ソ　　　１．１２０
２Ｎは、直列にその内容を！ルチプンクナに伝送する。

これらの囲路は、複数のゲーＨＩＯ４１１１％２０゛４
　　％０２０４Ｎから来る信号）ｎｌによって起動される。

これらの信号は、パルスＦｏ１　ｔｓの間ワイヤ（２０
ｊ）によｐりはツクＨＯから来るのである。

複数のゲート（２０４、）は、アドレスレコーダ（２０
ｇ）Ｋよって選択される。このアドレスレコーダ（２０
６）は、ビット数デクレメンタ（２０３）によって制御
される。このデクレメンタ（２０３）がゼロになる度毎
にカウンタ（２１３）が増加する。

テーブル（２１２）は、以下のものを含む。

−ｍ−混成フレーム出力タイムスロットの容量又は長さ
λｎ０これらは永久的なデータであって、出力多重化ハ
イウェイの構成を記述する。

−一一通信フニーズ中に、容量１ｍ４Ｃ等しい容量ｎの
タイムインターバルＴ８ｏ、ｎを！イク四ブ瞠セッーｒ
　（１）が見い出すことので龜るようにするステータス
ビットＣｊ　ｏ　ビットＣｕは、Ｔ８゜、ｎが捕Ｉ！さ
れると１に設定され、通備終了時にアリ−になると、ゼ
ロにリセットされる。

カウンタ（２１３）は、テーブル（２１２）がタイムス
ロットの不規則なリズムで進むようにする。

第７図のブロックダイヤグラムは、入力及び出力Ａケラ
トプロセス回路を示す。

入力パケットは、ＨＤＬＣ回路Ｃ８０２）の回［７を介
して、パルス？玉、Δの間のクロックリズムＨ１におい
て到達する。受信側ＨＤＬＣ回路（３０２）は、通常の
ように連続的２進データの流れのパケットの決定と、直
列−並列変換の役目とを果す。受信側ＨＤＬＣ回路によ
って形成され友バケツ・ト紘、入力パケットＦＩＦＯス
タック（３１１）に沿い、到達リズムに送られる。

一旦完全なパケットが受信されると、ＨＤＬＣ回路がこ
の事実をマイクロブ四セッサ（１）Ｋ伝える。そして、
このｉイクロプロセッサは、パケットＰｍ１その長さλ
ｍ１多重化ハイウェイアドレス（Ｘ、Ｙ）ｑ及びメモリ
ー（！ｌ　１　り中の出力パケットチャンネル番号ｎを
貯える。

Ｐｎ＊）　　（Ｘ＊　Ｙ）　ｑｓ　２　ｍｌ”及びイン
ジケータＰの各項目を有するメツセージが準備されると
、マイクはプロセッサが転送回路（３０５）にこの事実
を知らせ、この回路がグー）（３０４）を通してＦｌ、
Δの間キューイング回路（９）にメツセージが転送され
るようにする。この期間ｙｌ。

Δにあってｐ−カルパス（８）はフリーである。

パスアクセスコントローラによって受信されたメツセー
ジは、中ユーイング回路（２９）に印加される。グー）
（１９）の状態はインジケータ［Ｆ］に依存するが、こ
のグー）（１９）を２通してパケットキューイング回路
（３０１）にメツセージが印加される。

マイク四プロ七ツサは、このキューイング回路のパケッ
ト長λｍを読み１１ｊＬ）、次にパケッ）Ｐｍ及び出力
パケットチャンネル番号ｎを読み、更に相応する出力パ
ケットを形成する。そして、この出力パケットは、出力
パケットＦＩＦＯ（４１１）中に位置する。

Ｆｏ、Δの閏のＨＯレートにおいて、タイムペース（１
５）から生じるパケットは、ＨＤＬＣ回路Ｃ４０２＞Ｋ
伝えられ、これＫよシ、パケットがＦＩＦＯ（４１１）
から取シ出され、ＨＤＬＣ手１ＲＫ従って回線（１７）
Ｋ沿いｉルチプレクサ（１３）Ｋ伝送される。

【図面の簡単な説明】

第１図（Ａ）　Ｆｉ、混成フレームを示す図、第１図（
Ｂ）及び（Ｃ）は、双方向混成フレーム多重化ハイウェ
イの二方向を示す図、第２図−は、本発明に使用される
非同期式時分割交換システムとじてのマルチグ費セッサ
システムを示す図、第３図は、ｊｌｚ図の非同期式時分
割交換システムの交換ステージ曹ンを示す図、第４図は
、第３図の交換ステージ曹ンの端末交換装置を示すプ曹
ツク図、第５図は、第４図の端末交換装置中に含まれる
入力サンプル語処理回路のブロック図、＃Ｉ６図は、Ｊ
ＩＩＪ図の端末交換装置中に含まれる出力サンプル語処
理装置のブロック図、第７図は、第４図の蝋末交換装置
中に含まれる入力及び出力パケット処理回路のプ■ツク
図である。特許出願人　　ミンエル　ドボール同　　　　ジャンポール　クインキ

Claims

【特許請求の範囲】１、タイムスロット部分とパケットチャンネル部分とを
含む混成７レーム中のデジタルデータを搬送する複数の
時分割多重化双方向ハイウェイであつで、可蜜数のビッ
トを有するサンプル語を含む複数のタイムスロットによ
って前記タイムスロット部分が構成されると共に１可・
鍵数のビットを有するパケットの複数のチャンネルによ
って前記パケットチャンネル部分が構成された４のと、
前記双方向ハイウェイに接続及び連係され九複数のデー
タ送受ステージ曹ンと、複数のパスであって前記送受ス
テージ璽ンを互いに接続し、選択的に発信側双方向ハイ
ウェイを着信側双方向ノ・イクエイに発信及び着信送受
ステムシ璽ンを通して相互接続するものと、各々の伝送
ステージ冒ンにおいて混成フレームのタイムスロット部
分のナングｋｌｌ及び＃混成フレームのパケットチャン
ネル部分のパケットをメツセージに変換する手段であっ
て、該メツセージは各々のタイムスロットのサンプルＩ
ＮＫ対応して該サンプル語、ビット番号、着信ハイウェ
イのアドレス、皺着信ハイウェイの混成フレーム中の一
タイムス窒ットの番号及びサンプル語をマーキングする
第１のデータ種別インジケータを有すると共に１各々の
パケットチャンネルのバケツ）Ｋ対応して皺パケット、
ビット番号、着信ハイウェイのナトレス、該着信ハイウ
ェイの混成７レーム中のパケットチャンネルの番号及び
パケットをマーキングするａＸのデータ種別インジケー
タを有するものと、前記メツセージを前記発信側ハイウ
ェイから前艷着信側ハイウェイに伝送する手段と、各々
の受信ステージ璽ンにおいて前記メツセージからサンプ
ル曙及びパケットのビット番号、着信ハイウェイのアド
レス、タイム−スロット及びパケットチャンネルの番号
そして第１及び第２のデータインジケータを除去する手
段と、タイムスロット及びパケットチャンネルの番号と
嬉１及び第２のデータインジケータを記憶する手段と、
前記タイムスロット及びパケット番号とデータインジケ
ータに応じてサンプル語及びパケットを着信側ハイウェ
イの混成フレームに挿入する手段とを有する非同期式の
多重サービスデジタルネットワーク用時分割多重化交換
網。２．４１１許請求の範１ｉｊｌ１１項記載の時分割多重
化交換網であって、混成フレームのタイムスロット中の
サンプル語及び発信側ハイウェイの混成フレームのパケ
ットチャンネル中のパケットをメツセージに変換する手
段が、交換さるべきサンプル語を含むタイムスロットの
番号又は交換さるべ龜パケットを含むパケットチャンネ
ルのビット番号から成る一群の情報を貯蔵する手段と、
前記着信側ハイウェイの混成シレーム中のタイムスロッ
ト又はパケットチャンネルのアドレス及び着信側ハイウ
ェイのアドレスと、前記ビット番号のデクレメンタと、
サンプル語又はパケットのピッ）ｔ［ＦＩＫ入れる並列
−直列コンバータと、前記デクレメンタによって前記コ
ンバータの並列出力をコント四−ルする手段と、前記サ
ンプル曙又はパケットに前記−詳の情報を加える手段と
を有するもの。