JPS58140840A - ボ−レ−トコントロ−ル装置 - Google Patents
ボ−レ−トコントロ−ル装置Info
- Publication number
- JPS58140840A JPS58140840A JP57021134A JP2113482A JPS58140840A JP S58140840 A JPS58140840 A JP S58140840A JP 57021134 A JP57021134 A JP 57021134A JP 2113482 A JP2113482 A JP 2113482A JP S58140840 A JPS58140840 A JP S58140840A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- baud rate
- register
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、１ｃ１グラマプルタイマ（以下２丁Ｍと略
称する）を用いたボーレートコントロール麺蝋Ｋｌｌす
る。
称する）を用いたボーレートコントロール麺蝋Ｋｌｌす
る。
９１、ｔハ、マイクロプロセッサＭＰＵから送られてく
るパラレルデータ信号音シリアルデータ信号に変換して
、ＯＲτ等のシリアル人出力ＩＩ！ＫＸ！！つた９、あ
るいは逆Ｋ、入出力機器から人力されたシリアル信号ｔ
パラレル信号に変換するシリアルエ１０インターフェー
スにおいては、信号転送時のボーレート（転送速ｆ）の
設定が、一般に、フリップフロップからなるカウンタを
用いたクロック分周回路によって行なわれている。
るパラレルデータ信号音シリアルデータ信号に変換して
、ＯＲτ等のシリアル人出力ＩＩ！ＫＸ！！つた９、あ
るいは逆Ｋ、入出力機器から人力されたシリアル信号ｔ
パラレル信号に変換するシリアルエ１０インターフェー
スにおいては、信号転送時のボーレート（転送速ｆ）の
設定が、一般に、フリップフロップからなるカウンタを
用いたクロック分周回路によって行なわれている。
しかして、このシリアルエ１０インターフェースでは、
接続される人出力機鯵の機種に応じてボーレート會変更
させる必要がめる。
接続される人出力機鯵の機種に応じてボーレート會変更
させる必要がめる。
この場合のボーレートの変Ｉｌ！！は、従来、クロック
分周回路の出力音ジャンパ端子に接続しておいて、シリ
アルＸ 、／ Ｏインターフェースに接続すれるジャン
パｍ子をハード的に切り換えることによって行なわりて
いた。
分周回路の出力音ジャンパ端子に接続しておいて、シリ
アルＸ 、／ Ｏインターフェースに接続すれるジャン
パｍ子をハード的に切り換えることによって行なわりて
いた。
ところで、ボーレートとしてα埃在およそ１１０〜１９
２００ＢＦＢ （ビット／秒）機器の比駅的広い範囲
内で一轟な遍１１Ｉｉが選択され、菅崩されている。
２００ＢＦＢ （ビット／秒）機器の比駅的広い範囲
内で一轟な遍１１Ｉｉが選択され、菅崩されている。
従って、上記範囲内の任意のボーレートを選択できるよ
うにするＫは、りａツク分周回路が複雑かつ増大なもの
になってしまうとと４に、ジャンパ端子の数も多くしな
けれはならず、取り付けらｎるボードの面積も増大され
てしまうという不都合かめる。着た、入出力ｍ（転）に
応じてボーレートを変徒するのに、Ｉｎちいちジャンパ
ー子會ハード的に切り換えるのでは砲めてｒｋｉ銅でる
る。
うにするＫは、りａツク分周回路が複雑かつ増大なもの
になってしまうとと４に、ジャンパ端子の数も多くしな
けれはならず、取り付けらｎるボードの面積も増大され
てしまうという不都合かめる。着た、入出力ｍ（転）に
応じてボーレートを変徒するのに、Ｉｎちいちジャンパ
ー子會ハード的に切り換えるのでは砲めてｒｋｉ銅でる
る。
そこで、この発明扛、マイクロプロセッサなどからの指
令に応じて、内部のレジスタによりイネーブル信号を分
周し７ｔす、あるいはイネーブル信号ｔカウントしてり
ａツク信号ｔサンプリングし、任意の周波数の信号會出
力できるようなＰＴＭＩ用いることによって、シリアル
エ１０インターフェース等におけるボーレート會過！設
定できるように丁Ｊ）Ｃとを１的とする。
令に応じて、内部のレジスタによりイネーブル信号を分
周し７ｔす、あるいはイネーブル信号ｔカウントしてり
ａツク信号ｔサンプリングし、任意の周波数の信号會出
力できるようなＰＴＭＩ用いることによって、シリアル
エ１０インターフェース等におけるボーレート會過！設
定できるように丁Ｊ）Ｃとを１的とする。
以下１図向會用いてこの尭明會説明する。
亦ｔＶａ、−ガとして、シリアルＩ１０インターフニー
ｊＩＫｔＩＰけるボーレー）ｔｉ’？Ｍｌ用ｉて設定す
るための１路のブロック構成を示す。
ｊＩＫｔＩＰけるボーレー）ｔｉ’？Ｍｌ用ｉて設定す
るための１路のブロック構成を示す。
実２１１ｉｉｉｆＩｌ′ｔｓニ、Ｐ Ｔ Ｍ ｌ ト”
イク’ ７ ｏ ＊ ッｔ （以下ＭＰＵと略称する
）２とが、アドレスラインム。〜ム、とデータバスＤ、
〜Ｄ！とにより接続されている。また、ＭＰＵ２には、
こｒ＆を動作させるソフトウェア勢が格納されているメ
モリ３が接続されている。
イク’ ７ ｏ ＊ ッｔ （以下ＭＰＵと略称する
）２とが、アドレスラインム。〜ム、とデータバスＤ、
〜Ｄ！とにより接続されている。また、ＭＰＵ２には、
こｒ＆を動作させるソフトウェア勢が格納されているメ
モリ３が接続されている。
ＭＰＵ２から出力されるバイナリ信号が、デコーダ４に
よってデフードされることによりチップセレクト信号が
形成され、Ｌ８エチップ内のＰＴＭ １を構成する領域
かチップセレクト信号によって選択される。
よってデフードされることによりチップセレクト信号が
形成され、Ｌ８エチップ内のＰＴＭ １を構成する領域
かチップセレクト信号によって選択される。
ＰＴＭｌにはチップ外部からイネーブル信号φ。
が入力されるように接続されており、チップセレクトさ
れると、イネーブル信号−８にょってＰＴＭＩか使用可
能状態にされる。ま皮、ＰＴＭＩにαクロックｑｉ号φ
。が入力されるようにされている。
れると、イネーブル信号−８にょってＰＴＭＩか使用可
能状態にされる。ま皮、ＰＴＭＩにαクロックｑｉ号φ
。が入力されるようにされている。
ＰＴＭｌのゲート端子Ｇｉ力和つレベルに固定サレると
、端子０１および１０ゲートか開かれてクロック信号φ
。およびイネーブル信号φ、かＰＴＭＩ内に人って来る
Ｏ ＰＴＭＩの内部には、複数個のレジスタが内蔵されてお
？、ＭＰＵ２から出力きｔ１７ｔアドレヌ信号ム０〜ム
−によって、いすねかのレジスタが選択される。
、端子０１および１０ゲートか開かれてクロック信号φ
。およびイネーブル信号φ、かＰＴＭＩ内に人って来る
Ｏ ＰＴＭＩの内部には、複数個のレジスタが内蔵されてお
？、ＭＰＵ２から出力きｔ１７ｔアドレヌ信号ム０〜ム
−によって、いすねかのレジスタが選択される。
すると、選択されたレジスタの内容（初期設定）Ｋ応じ
て、上記イネーブル信号φ、か直接分周さｔて１ａ轟な
ｍ＊数の信号が出力端子０１より出力される。あるいは
、レジスタの初期設定に応じて、イネーブル信号φ、ｔ
カウントしてクロック信号φ。會サンプリングすること
によって、出力端子０１から４ＩＡなｊ＃波数の信号が
出力される。つまｔ）、ＭＰＵ２がメモリ３に格納され
ているソフトウェアに従って、データバスＤ、〜Ｄ１會
介して、ＰＴＭＩ内部のレジスタをイニシャライズする
と。
て、上記イネーブル信号φ、か直接分周さｔて１ａ轟な
ｍ＊数の信号が出力端子０１より出力される。あるいは
、レジスタの初期設定に応じて、イネーブル信号φ、ｔ
カウントしてクロック信号φ。會サンプリングすること
によって、出力端子０１から４ＩＡなｊ＃波数の信号が
出力される。つまｔ）、ＭＰＵ２がメモリ３に格納され
ているソフトウェアに従って、データバスＤ、〜Ｄ１會
介して、ＰＴＭＩ内部のレジスタをイニシャライズする
と。
イネーブル信号φ、か人って米るｇＫレジヌタの設定線
から１つずつ試算して行き、レジスタかゼロになると、
クロック信号φ。會サンプリンダする。こ／１４Ｃよっ
て、出力ｇＩ号−８Ｕ、かハイレベル′＊７ｔはロウレ
ベルに貧化させられる。なお、ヤロになったレジスタｔ
ｌｆＰＴＭ内ＩＳＯバッファにより栴び元の初期設定値
が書き込まれる。このような動作１繰り返すことによっ
て、１９２００Ｈｇのような過当な周波数の出力信号φ
。、か出力される。
から１つずつ試算して行き、レジスタかゼロになると、
クロック信号φ。會サンプリンダする。こ／１４Ｃよっ
て、出力ｇＩ号−８Ｕ、かハイレベル′＊７ｔはロウレ
ベルに貧化させられる。なお、ヤロになったレジスタｔ
ｌｆＰＴＭ内ＩＳＯバッファにより栴び元の初期設定値
が書き込まれる。このような動作１繰り返すことによっ
て、１９２００Ｈｇのような過当な周波数の出力信号φ
。、か出力される。
上記出力信号φ。ｕ ｔ Ｑ）Ｊ’ｌｌ波数にメモリ３
に格納されているソフトウェアｔｔ’更して、ＰＴＭ内
部のレジスタの初期設定１ｉ１′に変えるととくより任
意の周波数にさせることかできる。
に格納されているソフトウェアｔｔ’更して、ＰＴＭ内
部のレジスタの初期設定１ｉ１′に変えるととくより任
意の周波数にさせることかできる。
一万、ＰＴＭＩの出力信号φ。ｕｔ”、シリアルＩ１０
インターフェース５Ｋｆ５られる。シリアルエ１０イン
ターフェース５には、ＭＰＵＺからデータバスｋｆｒし
てパラレルデータ信号ａ、 ％（１，が入力されるよう
にされており、このデータ信号ｄ・〜６１は上記信号φ
。Ｕｔによって一つずつシリアルにＯＲＴなどの入出力
機器６に転送さｊ１勉示か行なわ負る。
インターフェース５Ｋｆ５られる。シリアルエ１０イン
ターフェース５には、ＭＰＵＺからデータバスｋｆｒし
てパラレルデータ信号ａ、 ％（１，が入力されるよう
にされており、このデータ信号ｄ・〜６１は上記信号φ
。Ｕｔによって一つずつシリアルにＯＲＴなどの入出力
機器６に転送さｊ１勉示か行なわ負る。
すなわち、ＰＴＭＩの出力信号φ。、が、シリアルエ１
０インターフェース５と入出力機器６との間のデータ転
送の鍬の転送信号となり、出力信号φ。Ｕｔの）１１１
１１１数かボーレートと場れる。
０インターフェース５と入出力機器６との間のデータ転
送の鍬の転送信号となり、出力信号φ。Ｕｔの）１１１
１１１数かボーレートと場れる。
１７ｔ、上記シリアルエ１０インターフェース５内にも
％ＭＰＵ２ Ｋよってイニシャライズされるレジスタが
内蔵されている。インターフェース５はこのレジスタの
初期設定に応じて、上記信号φ。ｕｔｔ−そのまま使用
して、あるいは信号φ。ｕｔｔＮ、ｔＩＩｉｌ／１６と
か１／６４柑屓に分周して祷ら７１７ｔ（１号のタイ建
ングによってデータｄ・〜ｅＬ１１人出力機ｌＩ６に転
送できるようＫＪｆｉている。
％ＭＰＵ２ Ｋよってイニシャライズされるレジスタが
内蔵されている。インターフェース５はこのレジスタの
初期設定に応じて、上記信号φ。ｕｔｔ−そのまま使用
して、あるいは信号φ。ｕｔｔＮ、ｔＩＩｉｌ／１６と
か１／６４柑屓に分周して祷ら７１７ｔ（１号のタイ建
ングによってデータｄ・〜ｅＬ１１人出力機ｌＩ６に転
送できるようＫＪｆｉている。
この発ＩＪｌｊは以上ＩＱ明し几ように構成されている
ので、メモリ内部に格納されているソフトウェアＶ変従
して、ＰＴＭ内部のレジスタの初期設定値を変えること
によって、イネーブル信号またはクロック信号に過当な
Ｗｓ波数まで９鵬し九信号會出力させることかで自る。
ので、メモリ内部に格納されているソフトウェアＶ変従
して、ＰＴＭ内部のレジスタの初期設定値を変えること
によって、イネーブル信号またはクロック信号に過当な
Ｗｓ波数まで９鵬し九信号會出力させることかで自る。
そして、この信号音シリアルＩ１０インターフェース等
圧おいてデータ転送（ｉｆ（１として使って＾るので、
ボーレートの設定がソフトウェアの変更で容易に行なう
ことかできる。つま９、従来のカウンタ１ｒ川込たりΩ
ツク９縄回路のようＫ、ボーレート１ｒ変吏するのに、
山側なジャンパ端子０ハード的な誉絖の切換え１行なう
必要かなくなる。そのため、回路構成が簡単となり、ボ
ード面積も少なくて済む。１７ｔ、広範曲にわたって所
望のボーレート【設定することかできるようになる。
圧おいてデータ転送（ｉｆ（１として使って＾るので、
ボーレートの設定がソフトウェアの変更で容易に行なう
ことかできる。つま９、従来のカウンタ１ｒ川込たりΩ
ツク９縄回路のようＫ、ボーレート１ｒ変吏するのに、
山側なジャンパ端子０ハード的な誉絖の切換え１行なう
必要かなくなる。そのため、回路構成が簡単となり、ボ
ード面積も少なくて済む。１７ｔ、広範曲にわたって所
望のボーレート【設定することかできるようになる。
図面の簡単な＃！１ｔＢＡ
第１図は本発明に係るボーレートコントロール回路の一
実施例會示すブロックＷ＃成図である。
実施例會示すブロックＷ＃成図である。
１・・・プログラマブルタイマモジエール、２・・・マ
イクロプロセツサ、５・・・データ転送平膜（シＩＪ
フルエ１０インターフェース）、６・・・入出力機−１
φ。・・・りａツク信号、φ、・・・イネーブル信号。
イクロプロセツサ、５・・・データ転送平膜（シＩＪ
フルエ１０インターフェース）、６・・・入出力機−１
φ。・・・りａツク信号、φ、・・・イネーブル信号。
代理人 弁理士 薄 １）利 雫
Claims (1)
- 内部に９鳩比決定用のデータがセットされる少なくとも
一つのレジスタを糞し、上記レジスタのセットデータに
対応した分局比ｔもって入カクロツク信考を分周するこ
とによって所望のｊＩｉ１波数の信号音出力するプログ
ラマブルタイマと、このプログラマブルタイマから出力
される信号によってデータ転送のタイばングが制御され
るデータ転送手段とｔ備え、上記レジスタにセットすべ
きデータ會マイクロプロセッサのソフトウェアによって
変史し祷るようにしてなることによって、上記データ転
１ｓＷＰ股におけるボーレートを所望の籠に設定で自る
ようにされていることｔ％像とするボーレートコントロ
ールｉｉｔ値。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021134A JPS58140840A (ja) | 1982-02-15 | 1982-02-15 | ボ−レ−トコントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021134A JPS58140840A (ja) | 1982-02-15 | 1982-02-15 | ボ−レ−トコントロ−ル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58140840A true JPS58140840A (ja) | 1983-08-20 |
Family
ID=12046419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57021134A Pending JPS58140840A (ja) | 1982-02-15 | 1982-02-15 | ボ−レ−トコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58140840A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285360A (ja) * | 1985-10-09 | 1987-04-18 | Mitsubishi Electric Corp | シリアルデ−タ入出力回路 |
| US4853841A (en) * | 1985-10-22 | 1989-08-01 | Dr. Ing. H.C.F. Porsche Aktiengesellschaft | Arrangement for the individual adaptation of a serial interface of a data processing system to a data transmission speed of a communication partner |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56760A (en) * | 1979-06-18 | 1981-01-07 | Fujitsu Ltd | Control system for line speed |
-
1982
- 1982-02-15 JP JP57021134A patent/JPS58140840A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56760A (en) * | 1979-06-18 | 1981-01-07 | Fujitsu Ltd | Control system for line speed |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285360A (ja) * | 1985-10-09 | 1987-04-18 | Mitsubishi Electric Corp | シリアルデ−タ入出力回路 |
| US4853841A (en) * | 1985-10-22 | 1989-08-01 | Dr. Ing. H.C.F. Porsche Aktiengesellschaft | Arrangement for the individual adaptation of a serial interface of a data processing system to a data transmission speed of a communication partner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048673A (en) | Cpu - i/o bus interface for a data processing system | |
| JPS59131979A (ja) | 直列／並列アクセスメモリを使用するビデオデイスプレイ装置 | |
| RU2001126575A (ru) | Гибкий интерфейс и способ его применения | |
| JPH0214349A (ja) | インターフェイス手段を有する集積回路 | |
| US4047246A (en) | I/O bus transceiver for a data processing system | |
| JPS5724005A (en) | Digital signal processor | |
| JPS58140840A (ja) | ボ−レ−トコントロ−ル装置 | |
| WO1988009017A1 (en) | Method and apparatus for data transfer | |
| US5329484A (en) | Semiconductor memory circuit, semiconductor memory module using the same, and acoustic signal reproducing system | |
| US4040032A (en) | Peripheral device controller for a data processing system | |
| JPS5941336B2 (ja) | バツフアメモリ装置 | |
| JPS58218230A (ja) | 遅延時間選定回路 | |
| JP3384213B2 (ja) | メモリアクセス装置 | |
| US5297100A (en) | Address control system for a RAM in a digital audio set | |
| SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
| SU1571786A1 (ru) | Датчик испытательных текстов | |
| JPH04326446A (ja) | インターフェース回路 | |
| JPH0542756B2 (ja) | ||
| SU1095397A1 (ru) | Преобразователь двоичного сигнала в балансный п тиуровневый сигнал | |
| KR100353816B1 (ko) | 통신용 수신 장치 | |
| JPS60117847A (ja) | デ−タ制御回路 | |
| JPS59163621A (ja) | デイジタル信号出力方式 | |
| JPS60130913A (ja) | アナログメモリ回路 | |
| JPH03942B2 (ja) | ||
| JPS58107936A (ja) | 複合バス回路 |