JPS60130913A - アナログメモリ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は１チツプの集積回路として実現される電気的ア
ナログメモ９回路に関する。

画像信号や音声信号の処理を行なう装置等では実時間で
実行できない処理を行なう場合にアナログ量を記憶する
必要が生じる。

しかし、アナログ量を記憶するアナログメモリとして実
用化されている。ものは、画像蓄積管や磁気テープ等非
電気的なものはか夛でめシ、電気回路の中に組み入れて
使用しにくい。このため、アナログ量を電気的に記憶す
るためには、電荷転送素子等を利用したアナＤり遅＃を
素子が代用されるが、ごく短時間の記憶しかできず、装
置ｔ−構成するうえでの大きな制限となってきた。

一方、近年の集積回路の発達は、非常に多くの素子を１
チツプに集積することを可能にしてお如、アナログ信号
とディジタル信号を相互変換する回路とディジタルメモ
リを１チツプに塔載することも困難ではない。

本発明は以上のことに艦み、近年の集積回路の高集積性
を利用して、１チツプ上でアナ四グ信号とディジタル１
ぎ号の相互変換回路と、ディジタルメモリを組み合わせ
、外部からみた時は記憶時間に制限がなく、使用方法も
簡単な電気的なアナログメモリとして動作する素子を提
供することを目的とする。

本発明によればＡＤ変換器と、データ入力端子が前記Ａ
Ｄ変換器の出力に接続されたＲＡＭと、入力端子が前記
ＲＡＭのデータ出力端子に接続されたＤＡ変換器と、デ
ータの読み出し時と書き込み時に連続して変化するアド
レス信号を前記ＲＡＭのアドレス入力端子に加えるアド
レス発生回路を１チツプに塔載したことを特徴とするア
ナログメモリ回路が得られる。

以下本発明を１実施例を表わす第１図に従って説明する
。

第１図に於て、１はＡＤ変換回路であシ、２はＲＡＭで
あシ３はＤＡＡ換回路であシ、４はアドレス発生回路で
ある。ＡＤ変換回路１の入力は入力端子５に接続されて
お多出力はｌＲＡＭ２のデータ入力線６に接続されてい
る。ＤＡＡ換回路３の入力はＲＡＭ２のデータ出力線７
に接続され出力は出力端子８に接続されている。アドレ
ス発生回路４は信号線１２ｔ−通じてアドレス信号をＲ
ＡＭ２のアドレス入力線に加える。またアドレス発生回
路４は変換開始信号を信号１１１ｉ！９ｔ−通してＡＤ
変換回路１に加え、また信号線１ｏを通してＡＤ変換回
回路から変換終了信号を受ける。また、アドレス発生回
路４は信号線１１全通して書き込み可能信号をＲＡＭ２
に加え、また信号＃１３ｔ−通して出力可能信号をＤＡ
Ａ換回路３に加える。

第１図の回路は次のように動作する。データ書き込み時
に於ては、まず端子１４からアドレス発生回路４に書き
込み開始信号が加えられる。アドレス発生回路４はこの
信号を受けると信号線１３にＤＡ変換器の出力を不可能
状態にする信号を出力し、また端子１６に現在チップが
読み出し不可能状態であることを示す信号を出力する。

同時にアドレス信号発生のためのアドレスカウンタをリ
セットする。

次に信号線９を通して変換開始信号をＡＤ変換回路１に
加える。ＡＤ変換回路１はこの信号を受けると、入力端
子５上のアナログ信号をデジタル信号に変換し、ＲＡＭ
２のデータ人力６に加えた段階で、信号線１０を通して
変換終了信号をアドレス発生回路に加える。すると、ア
ドレス発生回路はアドレスカウンタの内容を信号線１２
ｔ−通してＲＡＭ２のアドレス入力に加えた状態で、信
号線１１全通して、ＲＡＭ２に書き込み可能信号を加え
る。こうしてデータ人力６上の信号がＲＡＭ２の最初の
アドレスに書き込まれる。

次にアドレス発生回路は信号線１１上の書き込み可能信
号を再び不可能状態にした後に、アドレスカウンタの内
容を増加させ、また信号ｍ９ｔ−通してＡＤ変換回路１
に変換開始信号を加える。

ＡＤ変換回路１は次の標本化時点における端子５上の入
力信号をディジタル信号に変換しデータ入力線６に加え
、信号線１０上に変換終了信号を出す。データ入力線６
上のデータは最初のデータと全く同様にしてＲＡＭＺ上
の次のアドレスに曹キ込まれる。アドレスカウンタの内
容はまた増加される。

以上が繰シ返されて、入力信号が次々とデジタル信号に
変換され、ＲＡＭ２に書き込まれる。アドレスカウンタ
が一定の値に達して、データがＲＡＭ２全体に書き込ま
れると、アドレス発生回路４は、それ以上信号線９に変
換開始信号を出さなくなシ書き込み動作ｔ−怜止して、
端子１６に回路が読み出し可能であること金示す信号を
出す。

データの銃み出し時は、まず端子１５から読み出し開始
信号が加えられる。アドレス発生回路４はこの信号を受
けると、内部のアドレスカラ／りをリセットし、信号線
１３にＤＡ変変換絡路３出力を可能状態にする信号を出
す。その彼、ＲＡＭ２の全ての内容を呼び出すまでアド
レスカウンタの内容を一定時間間隔で増加させながら信
号線１２を通してＲＡＭ２のアドレス入力に加える。こ
うすると出力端子８にはアナログ信号が得られる。

この際に、アドレスカウンタを増加させる時間間隔に４
１き込み時のサンプリング間隔と同じにすれば、書き込
んだ信号と同じ信号が得られ、また変えることで時間軸
を伸縮した波形も得られる。また、必要に応じて外部に
端子を設けこの時間間隔を制御できるようにしても良い
。

以上のようにして第１図の回路は外部端子からみるとア
ナログメモリ回路として働く。尚、端子１６に読み出し
可能状態を示すことや、信号線１３を通して出力を不可
能状態にすることは必ずしも必要ではなく、これらは必
要に応じて設ければ良い。また、第１図の例では曹き込
み時にＡＤ変換回路とアドレス発生回路を同調させるの
に、変換開始信号と変換終了信号を用いたが、これは両
方の回路で同じクロックを使用して同期させることで省
くこともできる。

以上述べた如く、本発明によれば記憶時間に制限がなく
、使用方法も簡単な１チツプのアナログメモリ素子が得
られ、音声記憶装置等の信号処理装置に対し大きな効果
がある。

【図面の簡単な説明】

第１図は本発明の１実施例を示すブロック図。 図に於て、１はＡＤ変換回路である。２はＲＡＭである
。３はＤＡ変換回路である。４はアドレス発生回路であ
る。５はアナログ信号入力端子である。６はＲＡＭのデ
ータ入力線である。７は部Ｍのデータ出力線である。８
はアナログ信号出力端子である。９，１０，１１，１２
．１３は信号線であシ、９には変換開始信号が、１０に
は変換終了信号が、１１にはＲＡＭの書き込み可能信号
が、１２にはＲＡＭのアドレス信号１３には出力可能信
号がそれぞれ出力される。１４は書き込み開始指示端子
である。１５は読み出し開始指示端子である。 １６は読み出し可能表示端子である。

Claims (1)

【特許請求の範囲】
1. ＡＤ変換器と、データ入力端子が前記ＡＤ変換器の出力
   に接続されたランダムアクセスメモリ（以下ＲＡＭと称
   する）と、入力端子が前記ＲＡＭのデータ出力端子に接
   続されたＤＡ変換器と、データの読み出し時と書き込み
   時に連続して変化するアドレス信号を前記ＲＡＭのアド
   レス入力端子に加えるアドレス発生回路を１チツプに塔
   載した仁とを特徴とするアナログメモリ回路。