JPS5814155B2 - ミルモ−タノソクドセツテイソウチ - Google Patents

Description

【発明の詳細な説明】 この発明は、製鉄圧延プラントにおけるミル駆動用モー
タの制御回路において、モータの速度設定を全て静止化
された回路により、高速、安定かつ安価な速度設定を行
なうようにしたミルモータの速度設定装置に関する。

第１図は従来の速度設定装置を示すもので、電圧一周波
数変換器（以下、Ｖ／Ｆコンバータと云う）１は入力電
圧Ｖｉに比例した周波数を発生し、制御人力Ｆが与えら
れると、この設定装置によりパルスモータ３が制御され
るものであり、このパルスモータ３の回転速度を加速す
るための信号をモータ駆動回路２よりパルスモータ３に
出力する。

また、制御入力ＲがＶ／Ｐコンバータ１に与えられると
、逆に前記パルスモーク３の回転速度を減速するための
信号をモータ駆動回路２に出力する。

このモータ駆動回路２は上記加速または減速信号を受け
、パルス出力にてパルスモータ３を駆動する。

パルスモータ３の回転運動は減速ギャ４，スリップ機構
５を介してポテンショメータ６の摺動子に伝達され、こ
の摺動子のｂ点には、ポテンショメータ６に印加される
電圧ＶＲによりその位置に対応した電圧が得られるよう
になっている。

また、Ｖ／Ｆコンバーク１に制御入力Ｓが与えられると
、Ｖ／Ｆコンバータにて発生パルスは停止し、パルスモ
ータ３により伝達される一連の回転運動は停止する。

このようにして、設定される電圧はミルモータの速度設
定回路における基準信号として用いられる。

ところで、このような従来の速度設定装置では、機械的
な回転運動、すなわち、減速ギャ４，スリップ機械５，
上限リミットスイッチ７，下限リミットスイッチ８など
の運動に頼るため、下記のごとき欠点がある。

（１）寿命が短かい （２）応答速度が遅い （３）大きなスペースが必要である （４）分解能が悪い などである。

この発明は、上記従来の欠点を除去するためになされた
もので、機械的な回転運動や移動運動に頼ることなく、
全て静止化された回路により高速、安定かつ安価なミル
モータの速度設定装置を提供するものである。

次に、図面を参照してこの発明のミルモータの速度設定
装置の実施例について説明すれば、第２図はその一実施
例の原理を示すブロック図であり、１１はＶ／Ｆコンバ
ータである。

このＶ／Ｆコンバータ１１はその入力側に導入される電
気信号Ｖｉに比例した周波数のパルスを発生し、このパ
ルスを第１のゲート１２および第２のゲート１３に送出
するようになっている。

第１のゲート１２は信号Ｆにて制御され、この信号Ｆが
導入されているとき、Ｖ／Ｆコンバータ，１１の出力側
よりのパルスを第３のゲート１４に送出するようになっ
ている。

この第３のゲート１４は信号Ｓおよび後述する第１の検
出回路１８により制御されるようになっている。

また、第２のゲート１３には信号Ｒが導入されるように
なっており、この信号Ｒにより匍脚されるようになって
いる。

そして、この第２のゲート１３の出力は第４のゲート１
５に導入されるようになっており、この第４のゲート１
５には上記信・号Ｓも導入されるようになっているとと
もに、第２の検出回路１９の出力により匍ｊ御されるよ
うになっている。

第３のゲート１４および第４のゲート１５の出力側から
送出されるパルス列、すなわち、Ｖ／Ｆコンバータ１１
の出力側より発生されるパルスは可逆カウンタ１６に導
入され、そこで計数されるようになっている。

可逆カウンタ１６の出力は第１の検出回路１８，第２の
検出回路１９およびＤ／Ａ変換回路１７（デイジタルー
アナグ口変換回路）に送出されるようになっており、こ
の可逆カウンタ１６の出力が予め設定した値Ｔと等しく
なったとき、第１の検出回路１８より上記第３のゲート
１４に閉信号を与えるようになっている。

同様にして、可逆カウンタ１６の出力が予め設定した値
Ｂ゜に等しくなったとき、第２の検出回路１９より第４
のゲート１５に閉信号を与えるようになっている。

上記Ｄ／Ａ変換回路１１はＶＲを基準電圧とし、可逆カ
ウンタ１６にて計数されたパルス数に比例したアナログ
出力ＶＯＵＴを出力するようになっている。

次に、以上のように構成されたこの発明のミルモータの
速度設定装置の動作について説明すると、Ｖ／Ｆコンバ
ータ１１は入力信号Ｖｉの大きさに比例した周波数のパ
ルスを発生し、その出力は第１のゲート回路１２および
第２のゲート回路１３に送出される。

いま、第１のゲート回路１２に制御信号Ｆを与えると、
第１のゲート１２はゲートを開き、■↑コンバータ１１
からのパルスはこの第１のゲート１２および第３のゲー
ト１４を通して可逆カウンタ１６に導入される。

これにより、可逆カウンタ１６は加算カウントを開始す
る。

逆に、制御信号Ｒを第２のゲート１３に与えれば、上記
と同様にして、この第２のゲート１３はケートを開き，
Ｖ／Ｆコンバータ１１からのパルスはこの第２のゲート
１３および第４のゲート１５を通して可逆カウンタ１６
に導入される。

これにより、今度は可逆カウンタ１６が減算カウントす
る。

このようにして、可逆カウンタ１６によって加算するよ
うに計数された場合、計数されたパルスの数は、Ｄ／Ａ
変換回路１７にてアナログ出力ＶＯＵＴに変換され、制
御信号Ｆが与えられた場合、この発明の速度設定装置に
て制御されるミルモータの回転速度が加速となるような
出力ＶＯＵＴを出力する。

また、逆に可逆カウンタ１６によって、減算するように
計数された場合（制御信号Ｒが第２のゲート１３に印加
された場合）、ミルモータの回転速度が減速となるよう
な出力ＶＯＵＴが出力される，さらに、ミルモータを一
定速度で運動する場合には、信号Ｓを第３のゲート１４
および第４のゲート１５に与える。

すると、この第３のゲート１４および第４のゲート１５
はそのゲートを閉じ、Ｖ／Ｆコンバータ１１からのパル
スは可逆カウンタ１６に導入されなくなり、可逆カウン
タ１６は計数した値を安定に保ち、その安定した値に応
じて、Ｄ／Ａ変換回路１７の出力側よりアナログ信号が
出力され、ミルモータが一定の速度で運転制御される。

また、上記可逆カウンタ１６が加算している場合に、上
記第１の検出回路１８は、可逆カウンタ１６の計数値が
予め定められた値Ｔになったら、第３のゲート１４が閉
じる信号をこの第３のゲートに送出し、可逆カウンタ１
６へのパルスの導入を阻止する。

同様に、可逆カウンタ１６が減算している場合において
、可逆カウンタ１６の計数値が予め設定された値Ｂに達
すると、第２の検出回路１９はそれを検出して、第４の
ゲート１５にそのゲートが自動的に閉じる信号を送出す
る。

したがって、第３のゲート１４が自動的に閉じられた状
態では、制御信号Ｆを第１のゲート１２に与えても、第
３のゲート１４が閉じているので、可逆カウンタ１６に
はＶ／Ｆコンバータ１１からのパルスが導入されない。

同様にして、第４のゲート１５が閉じられた状態では、
制御信号Ｒを第２のゲート１３に加えても、第４のゲー
ト１５は閉じているので、Ｖ／Ｆコンバータ１１の出力
パルスは可逆カウンタ１６には導入されない。

上記それぞれのゲート閉信号は互いに逆方向の制御信号
を印加することにより解除される。

すなわち、第１の検出回路１８および第２の検出回路１
９はそれぞれ第１図にて示した上限リミットスイッチ７
および下限リミットスイッチ８の役割を果しているもの
である。

さて、第３図は、第２図のこの発明の原理に基づいて構
成されたこの発明の他の実施例の構成を示すブロック図
であり、この第３図において、第２図と同一部分は同一
符号を付して述べることとすると、この第３図では、Ｖ
／Ｆコンバータ１１，第１のゲート１２，第２のゲート
１３，第３のゲート１４，第４のゲート１５，可逆カウ
ンタ１６，Ｄ／Ａ変換器１７，第１の検出器１８，第２
の検出器１９の部分の構成関係は第２図の場合とほとん
ど同一であるので、その説明を省略する。

ただし、第２図では制御信号Ｆ，Ｒ，Ｓは外部より印加
されているが、この第３図では、制御信号Ｆ，Ｒ，Ｓは
自動的に制御されるようになっている。

２０は減算回路であり、可逆カウンタ１６の動作安定を
増すための回路である。

この減算回路２０には可逆カウンタ１６の出力が導入さ
れるようになっている。

可逆カウンタ１６および減算回路２０には、予めデイジ
タルバイアスＫが加えられるようになっており、このバ
イアス量Ｋは減算回路２０にて減算されるようになって
いる。

減算回路２０の出力は第１の検出回路１８，第２の検出
回路１９，比較回路２１およびＤ／Ａ変換回路１７に送
出するようになっている。

比較回路２１にはバツファメモリ２２の出力が導入され
るようになっており、比較回路２１の出力は上記第１の
ゲート１２および第２のゲート１３に送出するようにな
っている。

バツファメモリ２２には数量設定器２３の出力および信
号ＲＩが導入されるようになっている。

この第３図の実施例の動作について、第４図を併用して
述べると、いま、必要とする可逆カウンタ１６の容量を
Ｎカウントとすると、可逆カウンタ１６はＯからＮカウ
ント、すなわち、実線Ａにおける点Ｐ２ と点Ｑ２の間
を往復することになる。

したがって、可逆カウンタ１６に必要最小限のＮカウン
ト分のみの容量をもたせた場合、可逆カウンタ１６本来
の動作上、この可逆カウンタ１６は実線Ａと同一折線上
を動作する。

すなわち、点Ｐ２と点Ｑ１の間、点Ｑ２とＰ３の間には
いずれの場合にも、１カウント分の差しかなく、可逆カ
ウンタ１６が点Ｐ２ または点Ｑ２で静止している状態
では、誤信号により点Ｐ２が点Ｑ１ に、点Ｑ２が点Ｐ
３にジャンプするおそれがあり、非常に危険である。

そこで、点線Ｂのごとく、可逆カウンタ１６に余裕をも
たせ、予めデイジタルバイアスＫを与えて、０点をＰ点
に移し、実際にはＰ点とＱ点の間で可逆カウントすれば
、下限値Ｐ点で静止中に誤って減算信号が印加されても
カウント値はＰ２点がＰ点に向って減算されるのみでＱ
１点へのジャンプは行なわない。

同様にＱ２点で静止中に誤って印加される加算信号によ
るＱ２点からＰ３へのジャンプも防止出来、前記のごと
き不安定性を取り除くことができる。

また、数量設定器２３で予めミルモータの速度に相当す
る数値を設定し、これを信号ＲＩにてバツファメモリ２
２の内容を読み、比較回路２１に与えると、比較回路２
１はこの設定値と上記減算回路２０より出力される値、
すなわち、可逆カウンタ１６の計数値より一定値に減算
した値との大小を比較し、設定値が大きい場合は第１の
ゲート開指命を出力する。

逆に、計数値の方が大きい場合には、第２のゲート１３
に開指令を出力する。

また、両者が等しい場合には、第３のゲート１４，第４
のゲート１５が同時に閉じる信号を比較回路２１より出
力し、Ｄ／Ａ変換回路１７に与えられる信号が常に設定
器２３にて設定される値に等しくなるようにこの両ゲー
ト回路１４．１５を自動的に制御する。

以上のように、この発明によれば、従来機械的な回転運
動や移動運動を利用してミルモータの速度制御を行なっ
ていた部分を静止化した回路にて行なうようにしたので
、従来の欠点を除去できるとともに、高速、安定でしか
も安価にできるばかりか、保守も容易となり、さらに、
電力消費量も少ないなどの多くの利点を有するミルモー
タの速度設定装置を得ることができるものである。

【図面の簡単な説明】

第１図は従来のミルモータの速度設定装置のブロック図
、第２図はこの発明のミルモータの速度設定装置の原理
的構成を示すブロック図、第３図はこの発明のミルモー
タの速度設定装置の他の実施例の構成を示すブロック図
、第４図は第３図のミルモータの速度設定装置の動作を
説明するための図である。 １１・・・・・・Ｖ／Ｆコンバータ、１２・・・・・・
第１のゲート、１３・・・・・・第２のゲート、１４・
・・・・・第３のゲート、１５・・・・・・第４のゲー
ト、１Ｇ・・・・・・可逆カウンタ、１７・・・・・・
Ｄ／Ａ変換回路、１８・・・・・・第１の検出回路、１
９・・・・・・第２の検出回路、２０・・・・・・減算
回路、２１・・・・・・比較回路、２２・・・・・・バ
ツファメモリ、２３・・・・・・数量設定器。 なお、図中同一符号は同一部分または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ パルス発生器または電圧−周波数変換器、被制御対
   象のミルモータの回転速度を上げる場合に上記パルス発
   生器または電圧一周波数変換器で得られたパルスを通過
   させる第１のゲート、上記ミルモータの回転速度を下げ
   る場合に上記パルスを通過させる第２のゲート、上記第
   １あるいは第２のゲートを通過したパルスを計数すると
   ともに予め所定のデイジタルバイアス量が加えられてい
   る可逆カウンタ、この可逆カウンタの計数値より上記デ
   イジタルバイアス量を減算する減算回路、上記第１のゲ
   ートがパルスを通過する場合において上記減算回路の出
   力が第１の所定量になるとそれを検出して、上記第１の
   ゲートを閉じさせる第１の検出回路、上記第２のゲート
   がパルスを通過する場合において、上記減算回路の出力
   が第２の所定量になると、それを検出して上記第２のゲ
   ートを閉じさせる第２の検出回路、上記減算回路の出力
   をアナログ量に変換するＤ／Ａ変換回路、上記ミルモー
   タの回転速度に相当する数量を設定する数量設定器、こ
   の数量設定器で設定された上記数量を記憶するバツファ
   メモリ、このバツファメモリにより記憶された上記数量
   と上記減算回路の出力とを比較する比較回路、上記第１
   のゲートと可逆カウンタ間および上記第２のゲートと可
   逆カウンタ間にそれぞれ設けられ、上記比較回路により
   比較した結果が上記減算回路の出力と上記数量と等しい
   場合に上記比較回路の出力でゲートが閉じられる第３お
   よび第４のゲートを備えてなるミルモータの速度設定装
   置。