JPS581434B2

JPS581434B2 - ラスタスキヤンシキドツトキヤラクタデイスプレイソウチ

Info

Publication number: JPS581434B2
Application number: JP49095172A
Authority: JP
Inventors: 横山昭道
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1974-08-20
Filing date: 1974-08-20
Publication date: 1983-01-11
Also published as: JPS5122331A

Description

【発明の詳細な説明】この発明は、外部メモリの表示用記憶領域および画面表
示のフォーマットの指定が可能なラスクスキャン式ドッ
トキャラクタディスプレイ装置に関し、特に、その用途
に対応して、外部メモリの所望の表示用記憶領域を連続
的に読み出しかつ指定されたフォーマットに従う表示が
可能であるキャラクタディスプレイ装置を提案するもの
である。

従来のキャラクタディスプレイ装置は、通常表示可能な
最大桁数分のメモリを表示バツファとして有しており、
フォーマットすなわち画面において表示データの占める
位置の操作は、桁または行単位で移動するカーソルを用
いて行っていた。

したがつで、このような場合には、データの挿入の度毎
にカーソル操作を行うという煩わしさは避けられない。

さらに、表示バツファを表示可能な最大桁数分だけ用意
することは、特定の用途の表示に際しては好適であるが
、他の用途に転用しようとすると多くの場合に表示容量
（表示桁数および行数）の過不足を生じる。

また、表示バツファとしては、価格上の観点からシフト
レジスタを用いることが多いが、この場合には表示容量
が増えるに従って、アクセスタイムも増大するので、使
用上も不利である。

そこでこの発明のディスプレイ装置は、操作性の向上と
表示用バツファメモリの節約とによって、従来の装置の
欠点を解消させることを目的とする。

すなわち、この発明のディスプレイ装置は、表示用バツ
ファとしては、ラインバソファと称する１行分の最大可
能桁数をもつシフトレジスタのみを有し、また表示デー
タの収容にはＤＭＡ（ダイレクト・メモリ・アクセス）
機能をもつ外部メモリの使用を前提として、ディスプレ
イ装置には、外部メモリの表示用記憶領域と、画面表示
のためにその表示容量（表示桁および行数）とフォーマ
ット（表示データの画面上に占める位置）とを指定する
ことができる機能だけを備えている。

そして、このように構成することにより、データ表示の
ための編集操作を容易にし、かつ表示データを収容する
ための外部メモリの容量を必要最少限のものに節約し、
さらに外部メモリのアドレスを画面上のフォーマットと
関係なく連続したアドレスでアクセスできるようにした
ことを特徴とする。

次に、図面を参照しながら、この発明のディスプレイ装
置について、詳細に説明する。

第１図は、この発明の装置の主要部を示すブロック図で
ある。

図面において、１は表示開始アドレス・レジスタで、表
示データ用バツファとして用いる外部メモリの最初のア
ドレスを指定するためのレジスタである。

２はカーソルアドレス・レジスタで、表示画面にカーソ
ルマークを表示するためのレジスタであり、外部メモリ
が表示データ用バツファとして指定されたアドレスの範
囲内にある時、その該当する画面上の位置へカーソルマ
ークを表示する。

３はアドレス・カウンタで、表示開始アドレス・レジス
ク１により指定されたアドレスから始まって指定された
表示容量分だけインクリメントして、表示データ用外部
メモリを走査するためのものである。

４は桁カウンタで、表示データを外部メモリからライン
バツファ８へ書き込む時は、アドレス・カウンタ３とと
もに外部メモリのクロックサイクルで動き、また表示に
際しては、ディスプレイ装置の走査サイクルで動いてラ
インバツファ８の循環の同期をとる。

この桁カウンタ４の進数（Ｍ桁）は、ラインバツファ８
の桁数に等しくする。

５は行カウンタで、画面表示の行数を示し、画面表示の
最大行数分の進数（Ｎ行）をもつでいる。

６（ａ，ｂ）は桁フォーマット・レジスタおよび表示開
始、終了レジスタであり、ラインバツファ８の桁数と等
しいビット数のシフトレジスタで各ビットは該当するラ
インバツファ８の各桁と対応するようにされでいる。

この桁フォーマット・レジスタ６ａは、該当するビット
が「１」の場合にはラインバツファ８へ外部メモリから
データを移し、「０」の場合にはラインバツファ８ヘス
ペース（Ｓｆ）またはブラック（ＢＬ）を挿入する。

また表示開始、終了レジスタ６ｂは、画面上の表示をス
タートさせる桁と終了させる桁に該当する、ビット「１
」とし、他は「０」とする。

７（ａ，ｂ）は行フォーマット・レジスタおよび表示開
始、終了レジスタで、上記の桁フォーマット・レジスタ
および表示開始、終了レジスタ６（ａ，ｂ）と同じ動作
を、行に関して行うものである。

８はラインバソファで、表示データを１行分（Ｍ桁）収
容することができ、データの書き込みサイクルと表示サ
イクルの異なるクロックパルスで動作する。

すなわち書き込みサイクルでは、外部メモリのクロツク
パルスで動作し、桁フォーマット・レジスタ６ａと表示
開始、終了レジスタ６ｂのコントロールにより１行分の
表示データを書き込む。

また、表示サイクルでは、ディスプレイ装置の走査サイ
クルで動作し、表示に必要な回数だけ循環する。

９はフォーマットコントロール・レジスタで、カーソル
アドレス・レジスタ２とアドレス・カウンタ３とを比較
器（コンパレーク）１０で比較し、その検出されたタイ
ミングを用いて桁および行フォーマット・レジスタ６ａ
，７ａ、表示開始、終了レジスタ６ｂ，７ｂをセットす
る動作を行うためのレジスタである。

１０は比較器で、カーソルアドレス・レジスタ２とアド
レス・カウンタ３とを比較し、書き込みサイクルでは桁
および行フォーマット・レジスタ６ａ，７ａ、表示開始
、終了レジスタ６ｂ，７ｂのセットを行い、また表
示サイクルではカーソルマークの表示のタイミングを検
出する。

１１はタイミング・コントロール部で、装置に必要なタ
イミング・パルスを発生する部分である。

また１２はＤＭＡチャネル、１３は条件セットバスであ
る。

この発明のラスクスキャン式ドットキャラクタディスプ
レイ装置の基本動作を説明すれば、次のとおりである。

この装置では、画面上の行間を走査する期間を書き込み
サイクルと称し、画面上にキャラクタの表示を行ってい
る期間を表示サイクルと称する。

各サイクルの基準（起点）は水平同期パルスであり、書
き込みサイクルでは、クロックパルスには外部メモリの
クロックパルスを用い、また表示サイクルでは、水平走
査の有効区間を桁数と水平方向のドット数で分割したク
ロツクで動作する。

装置の電源投入に際して、すべてのレジスタはクリアさ
れ、またラインバツファ８は、その最大桁数を桁カウン
タ４により表示可能桁数として設定される。

この発明の装置の主要部である桁および行フォーマット
・レジスタ６ａ，７ａと表示開始、終了レジスク６ｂ，
７ｂのセットは、次の操作によって行われる。

（１）まず、表示開始アドレス・レジスタ１をセットす
る。

次にカーソルアドレス・レジスタ２をセットする。

この両レジスタ１と２のアドレスにより、画面上のカー
ソルの位置が決まる。

例えば、表示開始アドレス・レジスタ１に５００とセッ
トし、カーソルアドレス・レジスタ２に５０２とセット
した場合には、カーソル位置は画面上で左端の桁から３
番目というように、両アドレスの差（ただし、表示開始
アドレス≦カーソルアドレスの条件を充す必要があるこ
とはいうまでもない）で表わされる。

（２）次にフォーマットコントロール・レジスタ９をセ
ットする。

このレジスタ９は１桁分４ビットで構成され、データ・
バツファコントロール用としで、桁と行とを指定する。

１番目のビットは、桁フォーマット・レジスタ６ａに対
応し、２番目のビットは、桁表示開始、終了レジスタ６
ｂに対応する。

また３番目のビットは、行フォーマット・レジスタ７ａ
に対応し、４番目のビットは行表示開始、終了レジスタ
７ｂに対応する。

これら４つのビットは、「１」の場合にその対応するレ
ジスタ６ａ，６ｂ，７ａ，７ｂをそれぞれセットする。

（３）フォーマットコントロール・レジスタ９をクリア
する。

この（１）〜（３）の操作についで、さらに詳細に説明
するために、第２図ＡとＢにその関連を示しでいる。

すなわち、第２図Ａには、桁フォーマット・レジスタ６
ａと表示開始、終了レジスタ６ｂと行フォーマット・レ
ジスタ７ａと表示開始、終了レジスタ７ｂとが、表示画
面との関連で示されており、また第２図Ｂには、その場
合の主メモリのアドレスが対応して示されでいる。

第２図Ａの１４は表示画面の表示可能領域であり、これ
にａ１〜ａ８８のようなデータを図示のようなフォーマ
ットで表示する場合には、桁フォーマット・レジスタ６
ａと行フォーマント・レジスタ７ａとによってそれぞれ
対応する桁と行とを「１」にセットし、また桁表示開始
、終了レジスタ６ｂと行表示開始、終了レジスタ７ｂと
によってその開始と終了とにそれぞれ対応する桁および
行とを「１」にセットする。

これにより、表示画面の表示桁と表示行、およびフォー
マットが指定される。

すなわち、表示可能領域１４は、桁フォーマット・レジ
スタ６ａと行フォーマット・レジスタ７ａとの２座標で
表わされ、この２つのレジスタ６ａ，７ａがともに「１
」にセットされている位置へ、データが表示されること
になる。

また桁表示開始、終了レジスタ６ｂと行表示開始、終了
レジスタ７ｂとの関係から、これら４つのレジスタ５ａ
，６ｂ，７ａ，７ｂがすべて「１」にセットされたａ１
の位置から表示が開始されるように、第１図のフォーマ
ットコントロール・レジスタ９によって制御され、ライ
ンバツファ８へのデータの書き込みが開始される。

リードサイクルでのラインバツファ８への書き込みは、
４つのレジスタ６ａ，６ｂ，７ａ，７ｂがすべて「１」
にセットされて開始された後は、２つのレジスタ６ａ，
７ａがともに「１」にセットされている位置に対応する
アドレスだけで行われる。

そして、４つのレジスタがすべて「１」にセットされで
いる桁の位置で１行分の書き込みは終了する。

この場合に、メモリ１５の連続したアドレスから書き込
まれるデータは、桁フォーマット・レジスタ６ａと行フ
ォーマット・レジスタ７ａとがともに「１」にセットさ
れている位置のみで、ラインバツファ８へ移され、それ
以外の位置ではラインバツファ８はスペース（ＳＰ）と
なる。

次の表示サイクルでは、このリードサイクルによって書
き込まれたラインバツファ８のデータにより、キャラク
タジエネレータを使用して、表示画面へ表示する。

このようなリードサイクルと表示サイクルによって、１
行分の表示が行われると、次の１行分についでのリード
と表示のためのサイクルが開始される。

そして、予めセットされた行までの表示が行われる。

これらの動作と装置の主要部との関連を、第１図につい
てさらに詳細に説明すれば、次のとおりである。

外部メモリのアクセスは、ＤＭＡチャネル１２を通しで
、表示開始アドレス・レジスタ１にセツトされたアドレ
スから始められ、表示に必要なデータの記憶されている
アドレスまで、アドレス・カウンタ３によって連続して
行われる。

そして、そのデータは、ラインバツファ８へ書き込まれ
る。

一方、表示画面上の表示位置は、その表示画面の最犬表
示桁数（Ｍ桁）をカウントすることができる桁カウンタ
４と、最大表示行数（Ｎ行）をカウントすることができ
る行カウンタ５との組合せによって決められる。

すなわち、２つのカウンタ４と５は、「１」から始まり
、桁カウンタ４が最大値の「Ｍ」まで進むと、第１行が
終了し、次に桁カウンタ４は「１」に戻り、行カウンタ
５は「２」に進む。

そして、桁カウンタ４が「Ｍ」まで進むと、第２行が終
了して、桁カウンタ４は再び「１」に戻り、行カウンタ
５は「３」に進む。

このような繰返えしは、行カウンタ５が１Ｎ」になるま
で行われ、１表示画面上のすべての表示位置が指示され
る。

この発明のディスプレイ装置では、この桁カウンタ４と
行カウンタ５に対応して、４つのレジスタ６ａ，６ｂ，
７ａ，７ｂが設けられている。

桁カウンタ４に対応して、桁フォーマット・レジスタ６
ａと桁表示開始、終了レジスタ６ｂが設けられており、
第１図の「１」にセットされた桁が、表示画面における
表示容量のうちで実際にデータを表示する位置である。

この場合には、桁フォーマット・レジスタ６ａが「１」
にセットされた第２桁目から第Ｋ桁目までの表示が行わ
れ、しかも第６桁目のように「Ｏ」にセットされた桁に
は表示されない。

同様に、行カウンタ５に対応して、行フォーマット・レ
ジスタ７ａと行表示開始、終了レジスタ７ｂが設けられ
ており、第２行目から第Ｎ行目までのうち、行フォーマ
ット・レジスタ７ａが「１」にセットされた行について
だけ、データの表示を行う。

そして、すでに第２図について説明したように、行フォ
ーマット・レジスタ７ａが「１」にセットされでいる行
の表示に際しでは、桁フォーマット・レジスタ６ａが「
１」にセットされている桁だけを表示できるように、そ
の１行分の桁数を有するラインバツファ８への書き込み
が行われる。

この書き込みのタイミングは、桁カウンタ４と行カウン
タ５との組合せで順次指定される表示画面上の表示位置
に対応するタイミングで、ラインバツファ８へ行われる
。

すなわち、ラインバツファ８への書き込みは、桁および
行フォーマット・レジスタ６ａ，？ａがともに「１」
にセットされでいるタイミングで行われるように、その
ゲートが開かれ、その他の場合には、ゲートは閉じられ
たままになっている。

したがって、ＤＭＡチャネル１２からラインバツファ８
へ連続して送られるデータは、ラインバツファ８のゲー
トが開かれたタイミングだけで順次書き込まれて、所望
のフォーマットによる表示が行われる。

またカーソル表示の場合には、カーソルアドレス・レジ
スタ２へ、そのアドレスをセットしておけば、比較器１
０によりアドレス・カウンタ３との比較を行い、そのタ
イミングを検出することによってカーソルマークを表示
することができる。

以上のように、この発明のディスプレイ装置では、表示
画面の表示容量とフォーマットとを指定するために４つ
のレジスタ６ａ，７ａ，６ｂ，７ｂを使用し、これらを
予めセットしておくことにより、第２図Ｂに示す主メモ
リ１５の連続したアドレスａ１〜ａ８８のデータは、第
２図Ａのようなフォーマットで表示することができる。

第２図Ａのａ３とａ４，ａ８とａ９，ａ１１とａ１２等
は、主メモリ１５のアドレスは連続しているが、画面上
では離れた位置に表示されている。

したがって、フォーマットを整えるためのスペース（Ｓ
Ｐ）コードのパッキングは、必要最少限におさえること
ができ、また外部メモリの桁数も従来の方式による場合
に比べて少なくすませることができる。

そして、このような比較的簡単な構成により、操作性が
容易で各種の用途に適するディスプレイ装置が得られる
ので、その利用範囲を著しく拡大することができるとい
う優れた効果が達成される。

【図面の簡単な説明】

第１図はこの発明のディスプレイ装置の主要部を示すブ
ロック図、第２図Ａは桁フォーマット・レジスタ６ａと
表示開始、終了レジスタ６ｂと行フォーマット・レジス
タ７ａと表示開始、終了レジスタ７ｂと、表示画面との
関連を示し、また第２図Ｂは第２図Ａの場合の主メモリ
のアドレスを対応して示す。図面において、１は表示開始アドレス・レジスク、２は
カーソルアドレス・レジスタ、３はアドレス・カウンタ
、４は桁カウンタ、５は行カウンタ、６ａと６ｂは桁フ
ォーマット・レジスタと桁表示開始、終了レジスタ、７
ａと７ｂは行フォーマット・レジスタと行表示開始、終
了レジスタ、８はラインバンファ、９はフォーマットコ
ントロール・レジスタ、１０は比較器、１１はタイミン
グ・コントロール部、１２はＤＭＡチャネル、１３は条
件セントバス、１４は表示画面の表示可能領域、１５は
主メモリ、をそれぞれ示す。

Claims

【特許請求の範囲】

１表示画面の表示桁数と行数とで決められる表示容量
を任意に指定してセットするための桁および行の表示開
始、終了レジスタと、これらの表示開始、終了レジスタ
にセットされた表示画面内における各表示データの占め
る位置を任意に指定してセットするための桁および行の
フォーマット・レジスタと、画面に表示可能な最大桁数
分の容量を有するラインバソファと、外部メモリのアド
レスを連続してアクセスするアドレスカウンタと、前記
桁および行のフォーマット・レジスタにセットされた表
示位置のみを選択して外部メモリからのデータを前記ラ
インバソファへ書込むフォーマットコントロール・レジ
スタとを備えたことを特徴とするラスクスキャン式ドッ
トキャラクタディスプレイ装置。