JPH0355832B2

JPH0355832B2 -

Info

Publication number: JPH0355832B2
Application number: JP61274263A
Authority: JP
Priority date: 1986-01-17
Filing date: 1986-11-19
Publication date: 1991-08-26
Also published as: US4706074A; AR247050A1; JPS62166391A; BR8606362A

Description

【発明の詳細な説明】Ａ産業上の利用分野本発明はビデオ表示システムに関し、特にデユ
アル・ポート・メモリを用いて実現されるオール
ポイント・アドレサブル機能を備えたビデオ表示
装置に関する。

Ｂ従来技術表示面における特定の位置を可視的に示すため
に、通常、カーソルと呼ばれる可動標識が表示さ
れる。このカーソル表示機能はホスト・システム
や表示論理回路によつて実現されている。安価で
性能の低いシステムでは、カーソルを生成して管
理するためにソフトウエアが用いられている。一
方、高性能を意図したシステムにおいては、ソフ
トウエア・オーバーヘツドを低減するために高価
な論理回路が用いられている。

米国特許第4555772号には、カーソル制御技術
の一例が示されている。この技術は選択されたカ
ーソル位置におけるイメージ・メモリ中のイメー
ジ・データとカーソル・キヤラクタ・データとの
排他的オアを求める回路を用いるものである。

米国特許第4445194号は適用業務プログラム及
び表示アクセス方式プログラムに関連したテキス
ト記憶バツフア及び表示制御回路を有するテキス
ト・プロセツサを示している。プログラムの制御
の下に、プロセツサはテキスト中のカーソル・ア
ドレスを空間的カーソル位置に合わせて或るデー
タを生成し、それをリフレツシユ・バツフアに与
える。そして、このデータに基いて、表示面にお
いてテキスト中の所望の位置にカーソルを表示す
るための表示信号が生成される。

米国特許第3903510号はカーソル行アドレス計
数器とメモリ・アドレス計数器とを組合わせる様
にしてメモリをアドレスしてデータを表示する回
路を示している。

Ｃ発明が解決しようとする問題点前述の様に、ソフトウエア・オーバーヘツドの
低減という観点から、カーソル制御機能は論理回
路を用いせ実現することが望ましいが、従来技術
は比較的高価な論理回路を必要としており、コス
ト高になつている。

本発明は安価な回路構成により所望のカーソル
制御機能を実現することを意図している。

Ｄ問題点を解決するための手段本発明による表示システム用カーソル制御装置
はイメージ・データを記憶する記憶手段を有す
る。記憶手段はホスト・システムによるイメー
ジ・データへのアクセスを可能ならしめる第１の
ポートと、イメージ・データの表示のために表示
手段がイメージ・データにアクセスすることを可
能ならしめる第２のポートとを有する。更に、表
示手段が第２のポートを介して記憶手段のイメー
ジにアクセルするときに、イメージ・データとカ
ーソル・データとを組合わせる様に働き、且つホ
スト・システムが第１のポートを介して記憶手段
のイメージ・データにアクセスするときには、イ
メージ・データからカーソル・データを分離して
おく様に働く手段が設けられている。

Ｅ実施例第１図は本発明による表示システムを示してい
る。この表示システムとホスト・システムとの間
の通信はシステムＩ／Ｏチヤネル１１を介して行
われる。

表示イメージを表わすデータは、ビツト・マツ
プと呼ばれるメモリ１に記憶されている。好まし
い実施例において、メモリ１は米国特許出願第
701328号に開示されている様なビツト・アドレサ
ブル多次元配列（BAMDA）メモリであり、そ
れぞれ1024号のビツトから成る1024本のラインを
記憶する様に構成されている。メモリ１に関して
は、任意のビツト位置を始点として、垂直（下）
方向及び水平（右）方向のいづれかにおける１乃
至16個のビツトをアクセスすることができる。ア
クセスの始点はＸアドレス・レジスタ２及びＹア
ドレス・レジスタ３か線４及び５に生じる10ビツ
トのＸ及びＹ直交座標値により指定される。

マイクロプロセツサ６は汎用レジスタ、演算論
理回路及び制御回路を含む。マイクロプロセツサ
６は高速読取専用メモリに記憶されているマイク
ロ命令に従つて動作する。マイクロプロセツサ６
はメモリ１に関するデータの読取り及び書込みを
含む全ての動作を制御する。又、マイクロプロセ
ツサ６は自己のレジスタ及び論理回路を介して、
メモリ１内にデータやホスト・システムからのデ
ータを論理的に修正する機能を有する。

メモリ１は２つの論理的区域、即ち表示区域７
及び非表示区域８に区分されている。この例で
は、表示区域７は1024個のビツトをそれぞれ含む
768本のデータ・ラインを収容しており、これら
のビツトは全て表示面１０に画素として直接表示
されるものである。非表示区域８は表示区域７と
一体になつている区域であり、1024個のビツトを
それぞれ含む256本のデータ・ラインを収容して
いる。但し、非表示区域８は、走査されて表示面
１０に直接表示されることはない。

メモリ１内のデータはマイクロプロセツサ６の
制御の下にデータ・レジスタ９を介して読み書き
され、且つ必要に応じて修正される。表示面１０
に表示すべきデータは直列化回路１２を介して転
送される。

第１図の表示システムは、マイクロプログラム
の制御の下に、複雑なカーソル・イメージを表示
する様になつているが、それについて詳しく説明
する前に、第２図に示す回路構成による従来のカ
ーソル制御技術について説明する。

第２図に示された従来の表示システムもイメー
ジ・データを記憶するメモリ３４、データ・レジ
スタ２７、表示面３２を有する。メモリ３４は表
示区域２５及び非表示区域２６から成り、アドレ
ス・レジスタ２４の内容に従つてアドレスされ
る。アドレス・レジスタ２４及びデータ・レジス
タ２７はシステムＩ／Ｏチヤネル３５に接続され
ている。

カーソル制御のための構成は、Ｘカーソル位置
レジスタ２８、Ｙカーソル位置レジス２９、カー
ソル制御回路３０、カーソル・パターン・レジス
タ３１を含む。なお、後で説明する様に、本発明
はこれらのハードウエアを用いることなくカーソ
ル制御を行うことを意図している。

カーソル制御回路３０は、線３３を介して転送
される直列ビデオ・データに対してレジスタ３１
からのカーソル・パターンを組合わせるための適
正なタイミングを定めるためにレジスタ２８及び
２９の内容を利用する。組合わせ操作は、直列ビ
デオ・データのスキユーを避ける様に正確に行な
う必要がある。

レジスタ３１はカーソル・パターンを記憶する
のに十分な容量を有するレジスタ若しくはメモリ
である。重要なことは、任意の時点においてビデ
オ・データに挿入するためのパターンを遅延なし
に取り出せることである。

レジスタ２８及び２９には、表示面３２上のカ
ーソルの位置を指定するデータがシステム・ソフ
トウエアによつてロードされる。レジスタ３１と
同様に、レジスタ２８及び２９内のデータも任意
の時点においてカーソル制御回路３０による利用
が可能でなければならない。

次に第３図を参照しながら本発明のカーソル制
御技術について説明する。カーソルの表示のため
には、(a)カーソルの特徴（寸法及び形状）、(b)表
示面上の所望の位置、(c)カーソル・パターンとビ
ツト・マツプ画素との論理的組合わせの種類を措
定する必要がある。

寸法及び形状の措定は、非表示区域８内のカー
ソル・パターン部２２Ａ及び２２Ｂと呼ばれる特
定の区域にビツト・パターンを書込むことによつ
て行われる。カーソル・パターンの変更が必要で
なく、又、メモリ１のための電源が切られない限
りこのカーソル・パターンの書込みは一度行われ
るだけである。カーソル・パターンはシステム
Ｉ／Ｏチヤネル１１を介する書込み動作か又はメ
モリ１内の他の部分からの複写動作によつてカー
ソル・パターン部に書込まれる。カーソルの最大
寸法は、マイクロプロセツサ６により割当てられ
たカーソル・パターン部２２Ａ及び２２Ｂの寸法
によつて制限される。又、水平方向において割当
てることのできる寸法、即ち幅は表示回路の速度
によつて制限される。カーソルの幅はカーソルの
処理を完了するのに必要なメモリ１のメモリ・サ
イクル数に関係している。カーソルの幅が大きす
ぎると、タイミング上の重大な問題が生じる。実
施例では、各カーソル・パターン部は48個のビツ
トをそれぞれ含む64本のラインを収容する様に設
定されている。従つて、48画素の幅と64画素の高
さを有するカーソルが表示面１０に表示される。

カーソルの位置は、非表示区域８内の２つの未
使用の16ビツト・ワードであるＸカーソル位置記
憶部１３及びＹカーソル位置記憶部１４内のデー
タによつて指定される。表示面１０の座標系にお
けるカーソル矩形１５の位置２３（第５図）を指
定するには、メモリ１の非表示区域８内の２つの
記憶部１３及び１４にＸ及びＹ座標値を書込めば
よいのである。

単にカーソルを表示するためには上述の構成で
十分である。カーソルの移動は、単にＸカーソル
位置記憶部１３及びＹカーソル位置記憶部１４の
内容を変更することにより達成される。

カーソル制御動作を良好に実行するために、非
表示区域８内で更に２つの部分が特別の用途のた
めに割当てられる。ライン計数部１６と称する16
ビツト・ワードは、現走査線（ライン）位置ポイ
ンタを保持するために用いられる。ライン計数部
１６は、CRTの水平帰線時間毎に１ずつカウン
トを増し、垂直帰線時間毎にリセツトされる。カ
ーソル保管部１７はカーソルの48個のビツトから
成る１ラインを記憶するために用いられる。

再び第１図を参照すると、この表示システム
は、電子ビームによる表示面の走査と同期してメ
モリ１内の相次ぐデータ・ラインを読取り、それ
を直列化して送り出してビームの輝度を制御する
様に動作する。この動作は通常ビデオ・フオーマ
ツテイング動作と呼ばれ、ライン計数部１６のカ
ウントに従つて実行される。ライン計数部１６は
相次ぐ走査線と同期してカウントを増し、このカ
ウントに応じてメモリ１からのデータ・ラインの
読取りが行われる。従つて、ライン計数器１６の
カウントはＹ座標値を表わす。

カーソルはビデオ・フオーマツテイング動作中
に、マイクロプロセツサ６の制御の下に、前述の
Ｘカーソル位置記憶部１３、Ｙカーソル位置記憶
部１４、カーソル・パターン部２２Ａ及び２２Ｂ
を利用して生成される。即ち、矩形のカーソル・
パターンが、対応する矩形範囲内のイメージ・デ
ータと論理的に組合わされることにより表示面１
０に表示されるのである。この様な操作において
はビームが所望のカーソル位置に到達するとき、
メモリ１の異なつた部分にアクセスしてデータを
組合わせることを迅速に行えることが必要であ
る。そのために、ビツト、アドレサブル多次元配
列メモリがメモリ１として用いられている。

第４図はカーソル・イメージの生成を含むビデ
オ・フオーマツテイング動作の詳細を示す流れ図
である。カーソル制御動作はカーソル・パターン
の各ラインをイメージ・データの対応するライン
と組合わせる前処理フエーズ、組合わせた結果の
データを実際の表示のために用いる表示フエーズ
とに分けて考えることができる。前処理フエーズ
は、バツクグラウンド・フラグがセツトされてい
る状態において実行される様になつており、ステ
ツプ５６，５８，６０，６２，６４，６６，６８
を含む。表示フエーズはバツクグラウンド・フラ
グがセツトされていない状態において実行される
様になつており、ステツプ４２，４４，４６，４
８，５０，５２，５４を含む。

先ず、前処理フエーズについて説明すると、こ
れは、カーソルを表示すべき走査線の１つ前の走
査線に割当てられた時間中に行われる。そのため
に、ライン計数部１６のカウントとＹカーソル位
置記憶部１４の内容との比較を行う。その比較に
より、次の走査線に対応するデータ・ライン１８
（第３図）からカーソルを開始すべきことが分か
ると、カーソルを置くべきデータ・ラインの48個
のビツトから成る部分（データ・ライン部分と称
する）１９を読出し、それをカーソル・パターン
部２２Ａ及び２２Ｂ内のパターン部分２０Ａ及び
２０Ｂと論理的に組合わせ、その結果のパターン
をカーソル保管部１７に記憶する（ステツプ５
６，５８，６０，６２，６４，６６）。データ・
ライン部分１９の先頭ビツト２１はＸカーソル位
置記憶部１４の内容によつて指定される。カーソ
ル・パターン部２２Ａのパターンはアンド操作に
用いられ、カーソル・パターン部２２Ｂのパター
ンは排他的オア操作に用いられる。なお、カーソ
ル・パターン部２２Ａのパターンのビツトを全て
１にすれば、アンド操作を行わなかつたのと同等
になり、又、カーソル・パターン部２２Ｂのパタ
ーンのビツトを全て０にすれば、排他的オア操作
を行わなかつたのと同等になる。この実施例で
は、カーソル・パターンとイメージ・データとの
組合わせを１ライン毎に実行する方式を用いてい
るが、カーソル・パターンの複数のラインあるい
は全ラインを１度に処理する方式を用いることも
可能である。ステツプ・６６の次のステツプ６８
では、バツクグラウンド・フラツグをリセツトす
る。

表示フエーズにおける実質的な走査はステツプ
４８から始まるが、その前に、ステツプ４６では
次の走査線がカーソルの表示に関与するものか否
かの判断を行い、違う場合には、ステツプ４４へ
進んで次の走査線に対応するデータ・ラインを読
出して直列化回路１２へ送る。違の走査線がカー
ソルの表示に関与するものである場合には、ステ
ツプ４８へ進み、水平帰線時間中に、データ・ラ
イン部分１９とカーソル保管部１７のパターンと
を入れ替える。そして、そのカーソル・パターン
を含むデータ・ライン１８全体を直列化回路１２
へロードして、表示面１０への表示を可能ならし
める（ステツプ５０）。この動作は、１メモリ・
サイクル中に行われる。

直列化回路１８へのデータ・ライン１８のロー
デイング後、バツクグラウンド・フラグをセツト
し（ステツプ５２）、次に、前述の入れ替え操作
によりカーソル保管部１７に記憶しておいたデー
タ・ライン部分１９をデータ・ライン１８の元の
位置に戻して、データ・ライン１８を復元する。

カーソル保管部１７のカーソル・パターンとデ
ータ・ライン部分１９との入れ替え及びその後の
復元動作中、ホスト・システムがメモリ１をアク
セスすることは禁止されるので、カーソルはホス
ト・システムには見えず、完全に表示装置側の論
理手段によつてカーソルの制御が行われる。

カーソル表示のための前述の動作は、走査線が
カーソル矩形から外れるまで繰り返し行われ、そ
の後は、ステツプ４２，４６，４４だけの繰り返
しによるデータ・ラインだけの表示が行われる。

前述のステツプ５６乃至６８を含む前処理フエ
ーズは、実際にカーソル・パターンを表示する１
つ前の走査線に関する時間中にバツクグラウン
ド・モードで行われ、１水平走査時間の90％を占
める。そして残りの10％の水平帰線時間中に、デ
ータの入れ替えが行われる。

Ｆ発明の効果本発明は下記の如き特徴を有し、コスト及びシ
ステム・オーバーヘツドを低く抑えながら、カー
ソル制御を効率よく達成する。

(a) データ・ライン部分は一時的にカーソル・パ
ターンによつて置換されるだけで、直ぐに復元
されるので、イメージ・データの完全性が常に
維持される。従つて、イメージ・データの更新
の際にビツト・マツプからカーソル・パターン
を除去することを必要とした従来技術に比して
システム・オーバーヘツドに低減される。

(b) カーソルの位置は単にＸ及びＹカーソル位置
記憶部分の内容を書き換えることにより変更可
能である。

(c) カーソルの表示の前処理はバツクグラウン
ド・モードで実行される。

(d) カーソル・パターンは１時に１ラインずつ非
常に短い時間だけ表示区域７に存在する。従つ
て、ホスト・システムにとつては、カーソルが
ビツト・マツプの外部で生成される様に見え
る。

【図面の簡単な説明】

第１図は本発明による表示システムのブロツク
図、第２図は従来の表示システムのブロツク図、
第３図は本発明に従つてカーソル表示の制御に用
いられる種々の部分を非表示区域に含むメモリの
概略図、第４図はカーソル表示のための動作シー
ケンスを示す流れ図、第５図はカーソル矩形を含
む表示面を示す図である。１……メモリ、２……Ｘアドレス・レジスタ、
３……Ｙアドレス・レジスタ、６……マイクロプ
ロセツサ、７……表示区域、８……非表示区域、
９……データ・レジスタ、１０……表示面、１２
……直列化回路、１３……Ｘカーソル位置記憶
部、１４……Ｙカーソル位置記憶部、１６……ラ
イン計数部、１７……カーソル保管部、２２Ａ及
び２２Ｂ……カーソル・パターン部。

Claims

【特許請求の範囲】１ホスト・システムに接続されており且つイメ
ージを表示する表示手段を有する表示システムの
ためのカーソル制御装置であつて、イメージ・データを記憶し、該イメージ・デー
タに対する上記ホスト・システムによるアクセス
を可能ならしめる第１のポートと、該イメージ・
データに対する上記表示手段によるアクセスを可
能ならしめる第２のポートとを有する記憶手段
と、上記第２のポートを介するアクセス中に上記イ
メージ・データにカーソル・データを組合わせ、
且つ上記第１のポートを介するアクセス中には上
記イメージ・データから上記カーソル・データを
分離しておく手段とを有するカーソル制御装置。２上記記憶手段が上記イメージ・データを記憶
する区域とは別に上記カーソル・データを記憶す
る区域を有する特許請求の範囲第１項記載のカー
ソル制御装置。