JPS58143583A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58143583A JPS58143583A JP57025916A JP2591682A JPS58143583A JP S58143583 A JPS58143583 A JP S58143583A JP 57025916 A JP57025916 A JP 57025916A JP 2591682 A JP2591682 A JP 2591682A JP S58143583 A JPS58143583 A JP S58143583A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- inverter
- present
- semiconductor device
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する分野〕
本発明はＧａＡｓ集積１ｇｌ路に適する半導体装置に関
する。
する。
ＧａＡｓ ｄｉ界効果トランジスタ（ＦｊｉＴ）を用い
て第積回Ｍ （ＩＣ）が最近注目されている。その大き
な理由は、Ｓｌを用いたＩＣ，ＩＪＩよりトランジスタ
のスイッチング時間（ｌｐｄ）が短いからである。−Ｉ
Ｃにはシ曹トキーゲートｌｌＦＭ’ｒ（ＭｌｇＦＩＴ）
を使うものと、接金ゲートＪｌｌ ＦＩＴ（ＪＦｉｌＴ
）を使うものとがめる０そして、それぞれにゲート電圧
がＯｖの時鴫流が流れるタイプ（ノーマリ・オン１１）
と電流が流れないタイプ（ノーマリ・オフ１１）がある
。
て第積回Ｍ （ＩＣ）が最近注目されている。その大き
な理由は、Ｓｌを用いたＩＣ，ＩＪＩよりトランジスタ
のスイッチング時間（ｌｐｄ）が短いからである。−Ｉ
Ｃにはシ曹トキーゲートｌｌＦＭ’ｒ（ＭｌｇＦＩＴ）
を使うものと、接金ゲートＪｌｌ ＦＩＴ（ＪＦｉｌＴ
）を使うものとがめる０そして、それぞれにゲート電圧
がＯｖの時鴫流が流れるタイプ（ノーマリ・オン１１）
と電流が流れないタイプ（ノーマリ・オフ１１）がある
。
消費電力（Ｐ、 ）の点から判断すると＋ＩｋＪのタイ
プＩＣ，ＬｇＩ化に適している０ さて、 ＩＣの性能指数と、して一般にｒｓ貴４力遅延
時間４９ （Ｐｄ、１ｐｄ）がある。そしてこのＰｄ、
ｌｐｄ横は他のパ）メータとの間に。
プＩＣ，ＬｇＩ化に適している０ さて、 ＩＣの性能指数と、して一般にｒｓ貴４力遅延
時間４９ （Ｐｄ、１ｐｄ）がある。そしてこのＰｄ、
ｌｐｄ横は他のパ）メータとの間に。
Ｐｄ、ｔｐｄｏｃ（負荷容量）×（論理振幅）Ｘ（ｄｄ
ｌｊ蝋圧）（１）なる関係がある。従って、ｍ費越カ一
定のもとてＩＣの高適化をはかるには負荷容１１ （Ｃ
Ｌ）、論理振幅（ΔＶ）、電源電圧（ｖＤＤ）を小さく
することが公費となる。このうちＶＤＤはＩＣＯ回Ｍ構
成にＡ保なく決めることができるが、ＣＬ、ΔＶは使用
する素子にＬり異なる。
ｌｊ蝋圧）（１）なる関係がある。従って、ｍ費越カ一
定のもとてＩＣの高適化をはかるには負荷容１１ （Ｃ
Ｌ）、論理振幅（ΔＶ）、電源電圧（ｖＤＤ）を小さく
することが公費となる。このうちＶＤＤはＩＣＯ回Ｍ構
成にＡ保なく決めることができるが、ＣＬ、ΔＶは使用
する素子にＬり異なる。
ノーマリオフ ｐｉ ＧａＡａ ＩＣＫ注目すると、そ
こで使われる？ＨＴは前述０ようにＭＭ８Ｆｉ！ＴとＪ
ＦｇＴテある。この２つのＦＩＴ Ｏ差は接曾Ｏ拡畝−
ｆα（Ｖｂ＋）の差、すなわちＭＩＩＩＦＩＴ ’ｔ’
は約０．７Ｖ、 ＪＦｇＴは約１．２ Ｖである。この
差がＣＬおよびΔＶにどう関係しでいるかを与ると次の
ようになる。ｆずΔＶは、−ルベルのりちＬＯＷレベル
をほぼＯｖとすると、Ｈｌ（ＩＮレベルはノーマリオｙ
１１ｘｃでは次段のゲートによりクランプされるため、
結果的にＶｂｉで規定さ７する。すなわち、ΔＶはほぼ
Ｖｂｌであゐと考えてよい。久にＣＬについて考えるＯ
寄生容量がな−とすると、ＣＬは次段のゲート人力容量
に他ならない。ゲート人力容量Ｃ１はグートノ（イアス
依存性があり、一般にゲートバイアスがＯｖの時の容量
をＣＯとすると、不純物一度（へ）が均一である場合、
第１久近似として、単位面積あたり、 となる。Ｃｏは、 である。ここでｑは電荷量、Ｃは一電率である。
こで使われる？ＨＴは前述０ようにＭＭ８Ｆｉ！ＴとＪ
ＦｇＴテある。この２つのＦＩＴ Ｏ差は接曾Ｏ拡畝−
ｆα（Ｖｂ＋）の差、すなわちＭＩＩＩＦＩＴ ’ｔ’
は約０．７Ｖ、 ＪＦｇＴは約１．２ Ｖである。この
差がＣＬおよびΔＶにどう関係しでいるかを与ると次の
ようになる。ｆずΔＶは、−ルベルのりちＬＯＷレベル
をほぼＯｖとすると、Ｈｌ（ＩＮレベルはノーマリオｙ
１１ｘｃでは次段のゲートによりクランプされるため、
結果的にＶｂｉで規定さ７する。すなわち、ΔＶはほぼ
Ｖｂｌであゐと考えてよい。久にＣＬについて考えるＯ
寄生容量がな−とすると、ＣＬは次段のゲート人力容量
に他ならない。ゲート人力容量Ｃ１はグートノ（イアス
依存性があり、一般にゲートバイアスがＯｖの時の容量
をＣＯとすると、不純物一度（へ）が均一である場合、
第１久近似として、単位面積あたり、 となる。Ｃｏは、 である。ここでｑは電荷量、Ｃは一電率である。
い＊＊荷容＊ＣＬを―珊振幅（ΔＶ）間の平均人力８緻
と考えると。
と考えると。
として計算で舞６゜ノーマリオフＩＣではΔｖ：Ｖｂ＋
であるから、（２） （４）式より。
であるから、（２） （４）式より。
となる）（３）（５）式から同一面積のＭ１８ＦＥＴと
Ｊｉｉ’１ＴＯＣＬ比は、 となる。従って性能指数比は、 ４１．３０ ・・ ・ （力 となる。このようにＪＰｌｉＴを使ったＩＣではｊｉＬ
ｆＩｇ量は小さくなる反面、論ｍｍ幅が大きくなり、Ｐ
ｄｔｐｄ積がＭｌｇＦｌｉＴを使う九ＩＣより大きくな
ってしまう欠点がある。
Ｊｉｉ’１ＴＯＣＬ比は、 となる。従って性能指数比は、 ４１．３０ ・・ ・ （力 となる。このようにＪＰｌｉＴを使ったＩＣではｊｉＬ
ｆＩｇ量は小さくなる反面、論ｍｍ幅が大きくなり、Ｐ
ｄｔｐｄ積がＭｌｇＦｌｉＴを使う九ＩＣより大きくな
ってしまう欠点がある。
本発明の目的はＭｌｇＦｌｉＴを使ったＩＣと同等ある
いはそれ以上＾遮かつ低消費罐力の７−マリオフ＠ Ｇ
ａＡ易ＩＣをＪＰｌｉＴでＩＩ構するための半導体装置
を提供する−のである。
いはそれ以上＾遮かつ低消費罐力の７−マリオフ＠ Ｇ
ａＡ易ＩＣをＪＰｌｉＴでＩＩ構するための半導体装置
を提供する−のである。
Ｃ＊＊Ｏ＠畳〕
＋艶１４４によるノー１リオ７櫃ＵａＡｉ Ｉ Ｃの基
本回−を４１図に示−ｔｏこｎは負荷にノーマリオン臘
ド訂を用いたＭ ｄ （ンバータの例である。（ａ）は
通常のＶＩＪ Ｗインバータ、（ｂ）は本発明のＶＤａ
イ／パータである。その相異は人力ゲートと並列にシ曹
トキークランプダイオード０１を挿入した点である。こ
のインバータでは人力鑞圧がシ層トキダイオードによる
クランプ電圧（〜０．７Ｖ）を越えると、前！Ｉｋから
の九鑞鴫流はこのシ■トキーダイオードｕｌを流れて、
−圧は〜０．７Ｖに固定される。従って、ドライバＪＰ
！ａＴでは順方向ＩＥＩ５１はほとんど流れることはな
い。
本回−を４１図に示−ｔｏこｎは負荷にノーマリオン臘
ド訂を用いたＭ ｄ （ンバータの例である。（ａ）は
通常のＶＩＪ Ｗインバータ、（ｂ）は本発明のＶＤａ
イ／パータである。その相異は人力ゲートと並列にシ曹
トキークランプダイオード０１を挿入した点である。こ
のインバータでは人力鑞圧がシ層トキダイオードによる
クランプ電圧（〜０．７Ｖ）を越えると、前！Ｉｋから
の九鑞鴫流はこのシ■トキーダイオードｕｌを流れて、
−圧は〜０．７Ｖに固定される。従って、ドライバＪＰ
！ａＴでは順方向ＩＥＩ５１はほとんど流れることはな
い。
このインバータの性能指数を考えてみる。ａｆｋ４伽慟
（ΔＶ）はＪＦＩｉＡＴを使っていてもシ■トキーダイ
オードのクラ７プ効乗によりＭ漏８ ？ｊｉ！Ｔを用い
たＩＣと同じ０．７ｖとなる。一方、負＃容１（ＣＬ）
は４２図に小すようにＪｒｌＴαυの接合容ｔＣ１とク
ランプダイオードの接台容量Ｃ２との並列容量となる。
（ΔＶ）はＪＦＩｉＡＴを使っていてもシ■トキーダイ
オードのクラ７プ効乗によりＭ漏８ ？ｊｉ！Ｔを用い
たＩＣと同じ０．７ｖとなる。一方、負＃容１（ＣＬ）
は４２図に小すようにＪｒｌＴαυの接合容ｔＣ１とク
ランプダイオードの接台容量Ｃ２との並列容量となる。
ＣＩ。
Ｃ２はでれでれ前述の（２）〜（４）式を使って。
Ｃ１＝２Ｃｏ’・β ・・・・・（９）となる
。ここでｃｏ、Ｖｂｉ、はＪＦＷＴの０バイアスｄ量と
拡欽鑞位であり、 Ｃｏ’、Ｖｂｉ’はシートキーダイ
オードのＯバイアス容量と拡敵４位である。またβ′は
ＪＦＩＴ Ｋ対するシ璽トキダイオードの殖合面積の比
である。
。ここでｃｏ、Ｖｂｉ、はＪＦＷＴの０バイアスｄ量と
拡欽鑞位であり、 Ｃｏ’、Ｖｂｉ’はシートキーダイ
オードのＯバイアス容量と拡敵４位である。またβ′は
ＪＦＩＴ Ｋ対するシ璽トキダイオードの殖合面積の比
である。
再びＭｉ！８１ＦｉｉＴとＪＦｉａＴＯＩｌ積が同じで
あるとし〔ＭＩｌｉＦｉｉＴ ＩＣと本発明のＩＣの性
能指数の比を求ゎてみる。論理振幅（ΔＶ）は同じであ
るρ・ら、七〇差はＣＬのみとなるっ本発明のＩＣのＣ
ＬとＭＥＳＦｌｉＴのＣＬＯ比は（３） 、 ｉ８１
、 ＋９）式より、（ となる。
あるとし〔ＭＩｌｉＦｉｉＴ ＩＣと本発明のＩＣの性
能指数の比を求ゎてみる。論理振幅（ΔＶ）は同じであ
るρ・ら、七〇差はＣＬのみとなるっ本発明のＩＣのＣ
ＬとＭＥＳＦｌｉＴのＣＬＯ比は（３） 、 ｉ８１
、 ＋９）式より、（ となる。
訛ってもしβを０．１５以−ＦＫｊｌべば、 ＭＥ８Ｆ
ＲＴを用いたＩｃと同等あるいはそれ以下のＰｄｔｐ−
積をもつｆＩＩＩａ運、低ｔｆ４費蝋力ＩＣが本発明に
より可能となる０〔発明の実施例〕 本発明によるインバータを縦続殖シして１５Ｒのリング
発振器を製作した。ドライバＪＦＩ！ＴＱυのゲート長
は１．２ ａ ｍ、ゲート幅は’ｌＪｔｔｍで−ＷＬＩ
Ｌ圧は＋〇、１６Ｖであり比。負荷はデプレッ７震ンモ
ードのＪＦｉｉｆＴ［ｌＪであり、ゲート長は１．２μ
ｍ、ゲート幅は１０μｍで１ａ値′域圧は−０，４７Ｖ
であった。また、クラップダイオードのシ冒トキー接合
耐積は２×２μｍ２でβ１直は０．１６であった。一方
、同じチップ上にクランプされてないＪＦＷＴを使った
１５Ｒす／グ発振−をも製作した。それぞれのリング発
振４の特性からインバータ１段あたシの消費−力・ｊｌ
！延時開時間積を算出したところ、本発明のインバータ
の場合には３７ ｆＪ 、クランプダイオードのないイ
ンバータの場合には６４ｆＪと本発明のインバータの方
がスイッチ７グエネルギーを約４０優も節酌で色ること
が実証できた。
ＲＴを用いたＩｃと同等あるいはそれ以下のＰｄｔｐ−
積をもつｆＩＩＩａ運、低ｔｆ４費蝋力ＩＣが本発明に
より可能となる０〔発明の実施例〕 本発明によるインバータを縦続殖シして１５Ｒのリング
発振器を製作した。ドライバＪＦＩ！ＴＱυのゲート長
は１．２ ａ ｍ、ゲート幅は’ｌＪｔｔｍで−ＷＬＩ
Ｌ圧は＋〇、１６Ｖであり比。負荷はデプレッ７震ンモ
ードのＪＦｉｉｆＴ［ｌＪであり、ゲート長は１．２μ
ｍ、ゲート幅は１０μｍで１ａ値′域圧は−０，４７Ｖ
であった。また、クラップダイオードのシ冒トキー接合
耐積は２×２μｍ２でβ１直は０．１６であった。一方
、同じチップ上にクランプされてないＪＦＷＴを使った
１５Ｒす／グ発振−をも製作した。それぞれのリング発
振４の特性からインバータ１段あたシの消費−力・ｊｌ
！延時開時間積を算出したところ、本発明のインバータ
の場合には３７ ｆＪ 、クランプダイオードのないイ
ンバータの場合には６４ｆＪと本発明のインバータの方
がスイッチ７グエネルギーを約４０優も節酌で色ること
が実証できた。
第１図はＪＦＷＴを用いた従来のＶｌＣ型イノバータ構
成と、シートキークランプダイオード七つけた本発明に
よるＶＤｌｔ＆インバータの横ｔ＆をボす図、第２図は
本発明のインバータにお・ける接合８ｔを示す図である
。 ｌＯ・シ冒トキダイオード、 １１−・・Ｊ Ｆ ｇ
’Ｉ’、１２・負荷ＦＩＴ ０
成と、シートキークランプダイオード七つけた本発明に
よるＶＤｌｔ＆インバータの横ｔ＆をボす図、第２図は
本発明のインバータにお・ける接合８ｔを示す図である
。 ｌＯ・シ冒トキダイオード、 １１−・・Ｊ Ｆ ｇ
’Ｉ’、１２・負荷ＦＩＴ ０
Claims (1)
- ゲート・ソース間にシ習ト午−接合ダイオードを並列接
続し九ＰＮ＠合臘゛鑵界効果トランジスタを使って＃晟
することを＠＊とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025916A JPS58143583A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025916A JPS58143583A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58143583A true JPS58143583A (ja) | 1983-08-26 |
Family
ID=12179097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57025916A Pending JPS58143583A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143583A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112645A (ja) * | 1982-12-17 | 1984-06-29 | Fujitsu Ltd | 半導体装置 |
| JPS60134459A (ja) * | 1983-12-22 | 1985-07-17 | Nec Corp | ＧａＡｓ集積回路 |
| JPH0496149U (ja) * | 1990-10-11 | 1992-08-20 |
-
1982
- 1982-02-22 JP JP57025916A patent/JPS58143583A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112645A (ja) * | 1982-12-17 | 1984-06-29 | Fujitsu Ltd | 半導体装置 |
| JPS60134459A (ja) * | 1983-12-22 | 1985-07-17 | Nec Corp | ＧａＡｓ集積回路 |
| JPH0496149U (ja) * | 1990-10-11 | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4798974A (en) | Integrated circuit comprising a latch-up protection circuit in complementary MOS-circuitry technology | |
| JPH0758289A (ja) | 半導体装置 | |
| US4028564A (en) | Compensated monolithic integrated current source | |
| JP2928285B2 (ja) | 集積可能なアクティブダイオード | |
| GB1438232A (en) | Semiconductor protective elements | |
| KR940006258A (ko) | 반도체장치 및 고체촬상장치의 수평레지스터 | |
| US4496849A (en) | Power transistor protection from substrate injection | |
| US4873668A (en) | Integrated circuit in complementary circuit technology comprising a substrate bias generator | |
| JPS58143583A (ja) | 半導体装置 | |
| GB1268095A (en) | Integrated circuit | |
| KR970072376A (ko) | 절연기판상의 반도체 장치 및 그 보호 회로 | |
| EP0771033A2 (en) | Semiconductor integrated circuit with differential circuit | |
| KR960043522A (ko) | 전원변동에 안정된 반도체 메모리 장치 | |
| JP3499578B2 (ja) | 半導体集積回路 | |
| KR0165986B1 (ko) | BiCMOS 논리 회로 | |
| KR970007378A (ko) | 반도체 메모리 장치의 전원 전압 검출 회로 | |
| US6631059B1 (en) | ESD protection circuit | |
| JPS5950224B2 (ja) | 半導体装置 | |
| SU1598156A1 (ru) | Логический элемент на бипол рных и МОП-транзисторах | |
| JPH04105357A (ja) | 半導体集積回路 | |
| JP3187997B2 (ja) | 半導体装置 | |
| JPH01273346A (ja) | 半導体装置 | |
| KR950000978Y1 (ko) | 반도체 집적회로의 잡음방지회로 | |
| JPS5852869A (ja) | 半導体装置 | |
| TW442950B (en) | Circuit structure for avoiding latch-up phenomenon |