JPS58143629A - イニシヤライズ回路 - Google Patents
イニシヤライズ回路Info
- Publication number
- JPS58143629A JPS58143629A JP2555782A JP2555782A JPS58143629A JP S58143629 A JPS58143629 A JP S58143629A JP 2555782 A JP2555782 A JP 2555782A JP 2555782 A JP2555782 A JP 2555782A JP S58143629 A JPS58143629 A JP S58143629A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- circuit
- resistor
- initializing circuit
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電源投入時の回路の初期状態を決定するイニ
シャライズ回路に関するものである。
シャライズ回路に関するものである。
従来の抵抗とコンデンサを用いたイニシャライズ回路を
第１図に示す。
第１図に示す。
第１図において、１は基準電位（接地電位）、２はコン
デンす、墨はインバータ回路、４はイニシャライス出力
、５は抵抗（プルダウン抵抗）、６は一次電源を示す。
デンす、墨はインバータ回路、４はイニシャライス出力
、５は抵抗（プルダウン抵抗）、６は一次電源を示す。
以上の構成において、電源ラインに雑音が重畳した場合
には、リセット回路が働いてしまい、せっかく般定した
モードが解除される可能性があり、特に集積回路上に上
記素子を構成する場合には多大な面積を必要としていた
。
には、リセット回路が働いてしまい、せっかく般定した
モードが解除される可能性があり、特に集積回路上に上
記素子を構成する場合には多大な面積を必要としていた
。
この発明は、これらの欠点を解消するためのもので、構
成が簡単で、誤動作のないイニシャライズ回路を提供す
るものである。
成が簡単で、誤動作のないイニシャライズ回路を提供す
るものである。
以下この発明の実施例について第２図に示し説明する。
なお以下の説明では、比較素子なＭＭＯｓｙｍτで行な
う。
う。
第２ｗＪにおいて、７は抵抗で第１図に示すものと同一
機能を有するものであり、８は比較素子（ＭＭＯＪｉ−
１１１１Ｃ’！’）である、９は一次電池のｚ源電位、
１０は昇圧二次電位である。
機能を有するものであり、８は比較素子（ＭＭＯＪｉ−
１１１１Ｃ’！’）である、９は一次電池のｚ源電位、
１０は昇圧二次電位である。
電源投入直後は、９．１０は一次電位にあり、８の比較
素子は、カットオフ状態である。次に、昇圧回路によっ
て、二次電位が発生し始めると、上記比較素子の、ゲー
ト電位とソース電位に電位屋が生じ、その電位差が、ロ
ジックレベルを越えると、比較素子はオン状態となり、
次段のインバータ回路のゲーｈは「ｘＪ」レベルとなり
、制御１６号が出力される。
素子は、カットオフ状態である。次に、昇圧回路によっ
て、二次電位が発生し始めると、上記比較素子の、ゲー
ト電位とソース電位に電位屋が生じ、その電位差が、ロ
ジックレベルを越えると、比較素子はオン状態となり、
次段のインバータ回路のゲーｈは「ｘＪ」レベルとなり
、制御１６号が出力される。
なお、以上の説明では、比較素子を１Ｍ０８７８丁で説
明したが、この発明は、これに限らず、ＰＭＯ８Ｆ罵Ｔ
、ＰＮＰ）ツンジスタ、ＮＰＭ）ランジスタ等、各種ス
イッチング素子でも使用できる。
明したが、この発明は、これに限らず、ＰＭＯ８Ｆ罵Ｔ
、ＰＮＰ）ツンジスタ、ＮＰＭ）ランジスタ等、各種ス
イッチング素子でも使用できる。
以上のように、この発明は、抵抗とコンデンサによる回
路でなく、比較素子による構成されたものであり、この
様にすることより、構成が簡単で、ＩＡ動作がなく、特
に集ＷＩＩ＠路上に構成した場合には、チップサイズに
影響をあたえずに、すぐれたＭ ！ａ ｔあげる利点を
有するものである。
路でなく、比較素子による構成されたものであり、この
様にすることより、構成が簡単で、ＩＡ動作がなく、特
に集ＷＩＩ＠路上に構成した場合には、チップサイズに
影響をあたえずに、すぐれたＭ ！ａ ｔあげる利点を
有するものである。
Ｍ１２は、従来のイニシャライズ回路の構成例である。
嬉２図は、本発明による、イニシャライズ回路の一実施
例である。 １・・・・・・基準電位（接地電位） ２・・・・・・コンデンサー ５・・・・・・インバータ＠路 ４・・・・・・イニシャライズ出力 ５・・・・・・抵抗（プルダウン抵抗）６・・・・・・
−次電源電位 ７・・・・・・抵抗（プルアップ抵抗）８・・・・・・
比較素子（ＮＭＯ８ＦＥＴ）９・・・・・・−次電源電
位 １０・・・昇圧二次電源電位 以 上
例である。 １・・・・・・基準電位（接地電位） ２・・・・・・コンデンサー ５・・・・・・インバータ＠路 ４・・・・・・イニシャライズ出力 ５・・・・・・抵抗（プルダウン抵抗）６・・・・・・
−次電源電位 ７・・・・・・抵抗（プルアップ抵抗）８・・・・・・
比較素子（ＮＭＯ８ＦＥＴ）９・・・・・・−次電源電
位 １０・・・昇圧二次電源電位 以 上
Claims (1)
- 電源投入時の＠賂の初期状態を決定するイニシャライズ
回路において、−次電池を昇圧手段によって昇圧した二
次電位と、該−次電池の電位とを比較判定し、制御信号
を得ることを特徴とするイニシャライズ−路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2555782A JPS58143629A (ja) | 1982-02-19 | 1982-02-19 | イニシヤライズ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2555782A JPS58143629A (ja) | 1982-02-19 | 1982-02-19 | イニシヤライズ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58143629A true JPS58143629A (ja) | 1983-08-26 |
Family
ID=12169242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2555782A Pending JPS58143629A (ja) | 1982-02-19 | 1982-02-19 | イニシヤライズ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143629A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645223A (en) * | 1987-06-12 | 1989-01-10 | Sgs Thomson Microelectronics | Power supply circuit for integrated circuit using mos technology |
| JPH03211848A (ja) * | 1990-01-17 | 1991-09-17 | Nec Corp | Ｔａｂインナーリードのバンプ形成用ポンチ |
-
1982
- 1982-02-19 JP JP2555782A patent/JPS58143629A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645223A (en) * | 1987-06-12 | 1989-01-10 | Sgs Thomson Microelectronics | Power supply circuit for integrated circuit using mos technology |
| JPH03211848A (ja) * | 1990-01-17 | 1991-09-17 | Nec Corp | Ｔａｂインナーリードのバンプ形成用ポンチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| JPS58140649A (ja) | 電圧検出回路 | |
| JPH01132213A (ja) | リセット信号発生回路 | |
| JP2005117619A (ja) | 半導体素子の高電圧スイッチ回路 | |
| KR920005479A (ko) | Mos드라이버회로 | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| JPH03283182A (ja) | 半導体昇圧回路 | |
| EP0343872A2 (en) | CMOS power-on reset circuit | |
| JP2970054B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| JPS6334487B2 (ja) | ||
| JP3110360B2 (ja) | パワーオンリセット回路 | |
| JPS5979327A (ja) | パワ−オンリセツト回路 | |
| JPS6016982Y2 (ja) | リセット回路 | |
| JP2798510B2 (ja) | 半導体集積回路 | |
| KR20010061464A (ko) | 메모리 칩의 파워업 리세트 회로 | |
| JPH0726748Y2 (ja) | リセット回路 | |
| JPS599458Y2 (ja) | 電子回路駆動装置 | |
| JP2926852B2 (ja) | 半導体メモリ | |
| JP2648040B2 (ja) | 基板電位供給回路 | |
| SU1034190A1 (ru) | Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани | |
| JPH02230818A (ja) | 半導体装置のための出力回路 | |
| JPH06112792A (ja) | リセット回路 | |
| JPH03282808A (ja) | リセット回路 | |
| JPS59187837U (ja) | リセツト装置 |