JPS58145154A - 電界効果形半導体装置 - Google Patents
電界効果形半導体装置Info
- Publication number
- JPS58145154A JPS58145154A JP57027115A JP2711582A JPS58145154A JP S58145154 A JPS58145154 A JP S58145154A JP 57027115 A JP57027115 A JP 57027115A JP 2711582 A JP2711582 A JP 2711582A JP S58145154 A JPS58145154 A JP S58145154A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- layer
- resistivity
- inp
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電界効果形半導体装置に関し、さらに詳しくけ
化合物干導体結晶を用いた電界効果トランジスタ、特に
表面チャネルによるエンノ１ンスメント型絶縁ゲート電
界効果トランジスタに関するものである。
化合物干導体結晶を用いた電界効果トランジスタ、特に
表面チャネルによるエンノ１ンスメント型絶縁ゲート電
界効果トランジスタに関するものである。
シリコンに比べてＧａＡｓやＩｎＰ等の■−Ｖ族化合物
半導体は電子の＃傾度が大きいために超高速スイッチン
グ素子、マイクロ波素子の材料として注目され、ショッ
トキーゲート形及び絶縁ゲート形電界効果トランジスタ
（ＭＩＳＦＥＴ）の研究開発が盛んに進められている。
半導体は電子の＃傾度が大きいために超高速スイッチン
グ素子、マイクロ波素子の材料として注目され、ショッ
トキーゲート形及び絶縁ゲート形電界効果トランジスタ
（ＭＩＳＦＥＴ）の研究開発が盛んに進められている。
特に、ＩｎＰの場合には絶縁物との界面での伝導帯下端
近くの界面準位密度が小きいために、比較的容易にＮ−
チャネル・エンハンスメント型のＭＩＳＩＴが形成され
ることが知られており、今までにＰ形ＩｎＰｉ晶及びＦ
ｅ ＋Ｃｒで袖偵した高抵抗ＩｎＰ結晶上の各種絶縁
膜を用いたＭＩＳＦＥＴがいくつか報告されている１、
しかしながら、ＦｅやＣｒｆ添加して補償した高抵抗Ｉ
ｎＰ結晶を用いたものは、Ｐ形ＩｎＰ Ｍ晶を使用した
場合に比べて浮遊容量が小さく、ゲート閾値電圧も小さ
くとれるためすぐれた点を有しているが、発明者が詳細
な検討を行ったところ、例えば第１図に示すように、ド
レイン電流−電圧特性に大きなヒステリシス・ループが
観測され、またチャネル積載ではＣｒやＦｅに基づく深
い準位がイオン化して多量の空間電荷を形成するために
電子の移ＭＬＩＪ度が小さく、さらにソース・ドレイン
部のｎ＋層との界面では上記空間電荷が電子注入に対し
て障壁を形成するために実効的なコンタクト抵抗が太き
くなる等の欠点が見出された。従って、従来のようにＦ
ｅやＣｒで補償した高抵抗ＩｎＰ結晶を用いたＭＩＳＦ
ＥＴでは出現性良く良好なｆｌｐ特性及び大きい相互コ
ンダクタンス（ｇｍ）ｋイ０ることが困難である。
近くの界面準位密度が小きいために、比較的容易にＮ−
チャネル・エンハンスメント型のＭＩＳＩＴが形成され
ることが知られており、今までにＰ形ＩｎＰｉ晶及びＦ
ｅ ＋Ｃｒで袖偵した高抵抗ＩｎＰ結晶上の各種絶縁
膜を用いたＭＩＳＦＥＴがいくつか報告されている１、
しかしながら、ＦｅやＣｒｆ添加して補償した高抵抗Ｉ
ｎＰ結晶を用いたものは、Ｐ形ＩｎＰ Ｍ晶を使用した
場合に比べて浮遊容量が小さく、ゲート閾値電圧も小さ
くとれるためすぐれた点を有しているが、発明者が詳細
な検討を行ったところ、例えば第１図に示すように、ド
レイン電流−電圧特性に大きなヒステリシス・ループが
観測され、またチャネル積載ではＣｒやＦｅに基づく深
い準位がイオン化して多量の空間電荷を形成するために
電子の移ＭＬＩＪ度が小さく、さらにソース・ドレイン
部のｎ＋層との界面では上記空間電荷が電子注入に対し
て障壁を形成するために実効的なコンタクト抵抗が太き
くなる等の欠点が見出された。従って、従来のようにＦ
ｅやＣｒで補償した高抵抗ＩｎＰ結晶を用いたＭＩＳＦ
ＥＴでは出現性良く良好なｆｌｐ特性及び大きい相互コ
ンダクタンス（ｇｍ）ｋイ０ることが困難である。
本発明の目的は前記従来の欠点全除去せしめた電界効果
半導体装置を提供することにある。
半導体装置を提供することにある。
本発明によれば、ＦｅおよびＣｒ′ｆ：添加せずに作製
された抵抗率が１０３０・ｍ以上の化合物半導体結晶全
チャネルとすること全特徴とする電界効果半導体装置が
得られる。
された抵抗率が１０３０・ｍ以上の化合物半導体結晶全
チャネルとすること全特徴とする電界効果半導体装置が
得られる。
前記本発明によれば前記従来のようなヒステリシス・ル
ープのない艮好な静特性がイ４Ｉられ、また空間電荷に
よる電子移動度低下を軽減して、再現性良く大きい電子
移動度及びｇｍが得られる電界効果半導体装置が実現さ
れる。
ープのない艮好な静特性がイ４Ｉられ、また空間電荷に
よる電子移動度低下を軽減して、再現性良く大きい電子
移動度及びｇｍが得られる電界効果半導体装置が実現さ
れる。
以下、本発明をＩｎＰＭ晶を用いた場合全実施例として
旺卸ｌに説明する。第２図はエンノ・ンスメント型ＭＩ
ＳＦＥＴの構造を示す図で作製プロセスは以下の通りで
ある。
旺卸ｌに説明する。第２図はエンノ・ンスメント型ＭＩ
ＳＦＥＴの構造を示す図で作製プロセスは以下の通りで
ある。
アンドープの高抵抗ＩｎＰ結晶（抵抗率１０６〜１０８
Ω・ｃｍ）２１上に、通常の気相成長法によｐ ｎ”
ＩｎＰエピタキシャル層（Ｓドープ、キャリア密度〜１
０Ｉ８ｔｙｎ−” ） ２２を厚み０４μｍ程度成長す
る。次に、ソース・ドレイン積載となるｎ＋層を残して
、ｎ″一層をエツチング除去し、ナヤネル領域となるア
ンドーグの高抵抗ＩｎＰ結晶表面を露出させる。ソース
電極２３及びドレイン電惨２４をＡ ｕ −Ｇ ｅ ／
Ｎ ｉアロイで形成した後ＣＶＤ装置により成長温度
３５０℃で５ｉ０２膜２’５′ｆｃ約８０ＯＡ形成し、
さらにＡＩＡ着によシゲート′市極２６全形成する。
Ω・ｃｍ）２１上に、通常の気相成長法によｐ ｎ”
ＩｎＰエピタキシャル層（Ｓドープ、キャリア密度〜１
０Ｉ８ｔｙｎ−” ） ２２を厚み０４μｍ程度成長す
る。次に、ソース・ドレイン積載となるｎ＋層を残して
、ｎ″一層をエツチング除去し、ナヤネル領域となるア
ンドーグの高抵抗ＩｎＰ結晶表面を露出させる。ソース
電極２３及びドレイン電惨２４をＡ ｕ −Ｇ ｅ ／
Ｎ ｉアロイで形成した後ＣＶＤ装置により成長温度
３５０℃で５ｉ０２膜２’５′ｆｃ約８０ＯＡ形成し、
さらにＡＩＡ着によシゲート′市極２６全形成する。
抵抗率１０８Ω・ＯｎのアンドープＩｎＰ鮎晶を用い、
以上の様なプロセスで作製したチャネル長１μ’Ｉｎ
ｓチャネル幅３００μｍのＭＩＳＦＥＴのドレイン電流
−電圧特性は第３図に示すようにヒステリシス・ループ
はほとんど観測されず良好な−す％性全示した。
以上の様なプロセスで作製したチャネル長１μ’Ｉｎ
ｓチャネル幅３００μｍのＭＩＳＦＥＴのドレイン電流
−電圧特性は第３図に示すようにヒステリシス・ループ
はほとんど観測されず良好な−す％性全示した。
同一条件で、Ｆｅを添加した抵抗率１０８Ω・ｍのＩｎ
Ｐ結晶（Ｆｅドープ結晶）上に作製したＭＩＳＦＥＴ″
では静特性に紀１図に示した梯な大きなヒステリシス・
ループが観測され、またアンドープ粕晶上のＭＩＳＦＥ
Ｔと比較した場合、同一ゲート電圧時のドレイン飽和電
流（ＩＤＳＳ）が３０〜４０チ小さく、妊らにｇｍも同
程度に小さな値であった。さらに、Ｆｅドープ結晶上の
ＭＩＳＦＥＴではドレイン電圧を５ｖ程度或いはそれ以
上の値にすると第４図のごとく、ドレイン電圧の小姑な
領域でのドレイン電流が大幅に減少して電流−電圧特性
が飽和特性を示さず、実効的にソース・ドレイン抵抗が
増加した様な特性を示したが、本発明によるＭＩＳＦＥ
Ｔでは第５図に示すように上記異常現象は観測されず１
５Ｖ程度の大きなドレイン電圧を印加した場合でも良好
な静特性が得られた。８らに、移動度に対する本発明の
効果を明らかにするために棹々の抵抗率のアンドープお
よびＦｅドープの結晶を用いて比較検討した。第６図は
抵抗率と実効電子移ｍＪ度の関係を示すもので、図中ａ
の範囲は本発明によるＭＩＳＦＥＴで得られた実効電子
移動度（μａｆｆ）の値全示したものであり、ｂの範囲
は従来のＦｅドープ結晶上のＭＩＳＦＥＴで得られたμ
ｅｆｆの値を示したものであるが、図から明らかなよう
に、本発明によるＭＩＳＦＥＴでは広い抵抗率の範囲で
、従来のＦｅドープＩｎＰ結晶上のＭＩＳＦＥＴに比べ
て大きなμｅｆｆが得られ、特に、基板として望ましい
高抵抗の領域はど、本発明による効果が顕著であること
が容易に理解できよう。
Ｐ結晶（Ｆｅドープ結晶）上に作製したＭＩＳＦＥＴ″
では静特性に紀１図に示した梯な大きなヒステリシス・
ループが観測され、またアンドープ粕晶上のＭＩＳＦＥ
Ｔと比較した場合、同一ゲート電圧時のドレイン飽和電
流（ＩＤＳＳ）が３０〜４０チ小さく、妊らにｇｍも同
程度に小さな値であった。さらに、Ｆｅドープ結晶上の
ＭＩＳＦＥＴではドレイン電圧を５ｖ程度或いはそれ以
上の値にすると第４図のごとく、ドレイン電圧の小姑な
領域でのドレイン電流が大幅に減少して電流−電圧特性
が飽和特性を示さず、実効的にソース・ドレイン抵抗が
増加した様な特性を示したが、本発明によるＭＩＳＦＥ
Ｔでは第５図に示すように上記異常現象は観測されず１
５Ｖ程度の大きなドレイン電圧を印加した場合でも良好
な静特性が得られた。８らに、移動度に対する本発明の
効果を明らかにするために棹々の抵抗率のアンドープお
よびＦｅドープの結晶を用いて比較検討した。第６図は
抵抗率と実効電子移ｍＪ度の関係を示すもので、図中ａ
の範囲は本発明によるＭＩＳＦＥＴで得られた実効電子
移動度（μａｆｆ）の値全示したものであり、ｂの範囲
は従来のＦｅドープ結晶上のＭＩＳＦＥＴで得られたμ
ｅｆｆの値を示したものであるが、図から明らかなよう
に、本発明によるＭＩＳＦＥＴでは広い抵抗率の範囲で
、従来のＦｅドープＩｎＰ結晶上のＭＩＳＦＥＴに比べ
て大きなμｅｆｆが得られ、特に、基板として望ましい
高抵抗の領域はど、本発明による効果が顕著であること
が容易に理解できよう。
尚、基板結晶全そのままチャネル領域として用いる場合
には、結晶内音光れる電流が顕著でないためには該結晶
の抵抗率は１０６Ω・ｍ程度以上必要であるが、かかる
高抵抗基板上に成長層れた結晶）ｆｌｉｋチャンネル領
域として用いることを考えると、該成長層の抵抗率は１
０３Ω・ｍ以上であることが必要である３、 以上の様に、本発明によるＩｎＰＭＩＳＦＥＴでは従来
のＭＩＳＦＥＴに比べ、ヒステリシス拳ループのない艮
好な静特性が得られるとともにμｅｆｆ及びｇｍも大き
なものが得られ、さらにＦｅ等の不純物に基づく深い準
位のイオン化による空間電荷のためにμｅｆｆが低下す
ることもなく、特に低温ではきわめて大きなμｏｆｆの
増加が期待でき、本発明は極めて意義の太きいものであ
る。
には、結晶内音光れる電流が顕著でないためには該結晶
の抵抗率は１０６Ω・ｍ程度以上必要であるが、かかる
高抵抗基板上に成長層れた結晶）ｆｌｉｋチャンネル領
域として用いることを考えると、該成長層の抵抗率は１
０３Ω・ｍ以上であることが必要である３、 以上の様に、本発明によるＩｎＰＭＩＳＦＥＴでは従来
のＭＩＳＦＥＴに比べ、ヒステリシス拳ループのない艮
好な静特性が得られるとともにμｅｆｆ及びｇｍも大き
なものが得られ、さらにＦｅ等の不純物に基づく深い準
位のイオン化による空間電荷のためにμｅｆｆが低下す
ることもなく、特に低温ではきわめて大きなμｏｆｆの
増加が期待でき、本発明は極めて意義の太きいものであ
る。
本実施例ではＩｎＰの場合について述べたが、本発明に
よるＭＩＳＦＥＴは他の化合物半導体結晶を用いた場合
でも、もちろん有効である。
よるＭＩＳＦＥＴは他の化合物半導体結晶を用いた場合
でも、もちろん有効である。
以上説明したごとく、本発明によるＭＩＳＦＥＴでは艮
好なＮ−チャネルエンハンスメント型の動作が得られ、
個別マイクロ波素子、スイッチング素子のみならず、Ｉ
Ｃ及びオプトエレクトロニクス関係へも応用が期待でき
る。
好なＮ−チャネルエンハンスメント型の動作が得られ、
個別マイクロ波素子、スイッチング素子のみならず、Ｉ
Ｃ及びオプトエレクトロニクス関係へも応用が期待でき
る。
第１図及び第４図はＦｅドープ高抵抗ＩｎＰ ｋ用いた
ＭＩＳＦＥＴの１ＪＬ流−電圧特性、第２図はＭＩＳＦ
ＥＴの構造図、第３図及び第５図は本発明によるＭＩＳ
ＦＥＴの電流−電圧特性、第６図は本発明によるＭＩＳ
ＦＥＴと従来のＦｅドープ粕晶を用いたＭＩＳＦＥＴの
場合について実効電子移動度のＩｎＰ Ｍ晶抵抗率依存
性を比較した図である。 ２１・・・高抵抗ＩｎＰＭ晶 ２２− ｎ＋ｌｎＰ 結晶 ２３・・・ソース電極 ２４・・・ドレイン電極 ２５ ゲートｓｉｏ□膜 ２６・・・ゲート電極 才 １ 図 電圧 （Ｖ） オ ２ 図 す３ 図 電 圧ＣＶ）
ＭＩＳＦＥＴの１ＪＬ流−電圧特性、第２図はＭＩＳＦ
ＥＴの構造図、第３図及び第５図は本発明によるＭＩＳ
ＦＥＴの電流−電圧特性、第６図は本発明によるＭＩＳ
ＦＥＴと従来のＦｅドープ粕晶を用いたＭＩＳＦＥＴの
場合について実効電子移動度のＩｎＰ Ｍ晶抵抗率依存
性を比較した図である。 ２１・・・高抵抗ＩｎＰＭ晶 ２２− ｎ＋ｌｎＰ 結晶 ２３・・・ソース電極 ２４・・・ドレイン電極 ２５ ゲートｓｉｏ□膜 ２６・・・ゲート電極 才 １ 図 電圧 （Ｖ） オ ２ 図 す３ 図 電 圧ＣＶ）
Claims (1)
- ＦｅおよびＣｒｆ添加せずに作製された抵抗率が１０３
０・ｃｍＪＵ上の化合物干導体結晶をチャネルとするこ
とを特徴とする電界効果形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027115A JPS58145154A (ja) | 1982-02-22 | 1982-02-22 | 電界効果形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027115A JPS58145154A (ja) | 1982-02-22 | 1982-02-22 | 電界効果形半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58145154A true JPS58145154A (ja) | 1983-08-29 |
Family
ID=12212064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57027115A Pending JPS58145154A (ja) | 1982-02-22 | 1982-02-22 | 電界効果形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283671A (ja) * | 1986-05-16 | 1987-12-09 | エイ・ティ・アンド・ティ・コーポレーション | デバイスの製造方法 |
-
1982
- 1982-02-22 JP JP57027115A patent/JPS58145154A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283671A (ja) * | 1986-05-16 | 1987-12-09 | エイ・ティ・アンド・ティ・コーポレーション | デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140391A (en) | Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer | |
| JPH0435904B2 (ja) | ||
| JP3117563B2 (ja) | ダイヤモンド薄膜電界効果トランジスタ | |
| JP2018078146A (ja) | 半導体装置 | |
| JPS58158967A (ja) | シリコン薄膜トランジスタ | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JPS58145154A (ja) | 電界効果形半導体装置 | |
| JP6851804B2 (ja) | 半導体装置 | |
| JP3169066B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS631072A (ja) | 薄膜電界効果トランジスタ | |
| EP0283878A1 (en) | Field effect transistor | |
| JPH0544194B2 (ja) | ||
| JP3090451B2 (ja) | 半導体装置 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| JPH01125985A (ja) | 半導体装置 | |
| JPS62156877A (ja) | シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS59208878A (ja) | 深いデイプレツシヨンモ−ドで作動する電界効果トランジスタ | |
| JP3246067B2 (ja) | 電界効果型トランジスタ用ウエハ及びトランジスタ | |
| JPH0563946B2 (ja) | ||
| JPH03156974A (ja) | 化合物半導体絶縁ゲート型電界効果トランジスタ | |
| JPH06151464A (ja) | 電界効果トランジスタ | |
| JPS61156889A (ja) | 半導体装置 | |
| JPS62136077A (ja) | 半導体装置 | |
| JPH01162378A (ja) | 半導体装置 | |
| JPH06163893A (ja) | ダイヤモンド半導体電界効果トランジスタの製造方法 |