JPS5814632A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPS5814632A JPS5814632A JP11338381A JP11338381A JPS5814632A JP S5814632 A JPS5814632 A JP S5814632A JP 11338381 A JP11338381 A JP 11338381A JP 11338381 A JP11338381 A JP 11338381A JP S5814632 A JPS5814632 A JP S5814632A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- signal
- phase comparator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、周波数変調（以下、ＦＭ変調とい暴
う）された信号を受信し、復調するに用いられる受信装
置に関し、その目的とするところは、選局回路部及び周
波数変調信号の復調（以下、ＦＭ復調という）回路部を
夫々フェイズ・ロックド・ループ（以下、ＰＬＬという
）回路を用いて構成し、この２つのＰＬＬ回路の間で電
圧制御発振器（以下、ｖＣＯという）を共用せしめるよ
うにして回路構成を簡略化することにある。
置に関し、その目的とするところは、選局回路部及び周
波数変調信号の復調（以下、ＦＭ復調という）回路部を
夫々フェイズ・ロックド・ループ（以下、ＰＬＬという
）回路を用いて構成し、この２つのＰＬＬ回路の間で電
圧制御発振器（以下、ｖＣＯという）を共用せしめるよ
うにして回路構成を簡略化することにある。
この発明を適用できる、例えば、ＳＨＦ帯を使用した衛
星放送信号受信用の受信装置は、第１図に示されるよう
に、屋外ユニットｌ及び屋内ユニット２から構成されて
いる。人工衛星からのＦＭ変調された信号は、屋外ユニ
ットを形成するパラボラ・アンテナ等のアンテナ３でと
らえられ、ダウンコ／バータクによってＳＨＦ帯からＵ
ＨＦ帯に周波数変換される。この周波数変換では、レリ
えば、／２ＧＨ２付近の周波数が０．９〜７．７ＧＨ２
に変換される。このようにしてダウンコンバータｔの出
力に得られたＵＨＦ帯の第１中間周波信号は、同軸ケー
ブル等を介して屋内ユニツ）Ｊの選局装置Ｓに供給され
る。選局装置Ｓに関連して選局キー装置６が設けられ、
この選局キー装置６を操作することにより希望の局の信
号が選択されるとともに、選局装置Ｓ内で選択された信
号が所定周波数のＦＭ変調されている第２中間周波信号
に変換される。この第２中間周波信号は、ＦＭ復調回路
７によって復調され、次段の分波回路ｇによって映像信
号と音声信号とに分離され、映像信号は映像回路９に供
給され、また、音声信号は音声復調回路１０を介して音
声回路／／に供給される。
星放送信号受信用の受信装置は、第１図に示されるよう
に、屋外ユニットｌ及び屋内ユニット２から構成されて
いる。人工衛星からのＦＭ変調された信号は、屋外ユニ
ットを形成するパラボラ・アンテナ等のアンテナ３でと
らえられ、ダウンコ／バータクによってＳＨＦ帯からＵ
ＨＦ帯に周波数変換される。この周波数変換では、レリ
えば、／２ＧＨ２付近の周波数が０．９〜７．７ＧＨ２
に変換される。このようにしてダウンコンバータｔの出
力に得られたＵＨＦ帯の第１中間周波信号は、同軸ケー
ブル等を介して屋内ユニツ）Ｊの選局装置Ｓに供給され
る。選局装置Ｓに関連して選局キー装置６が設けられ、
この選局キー装置６を操作することにより希望の局の信
号が選択されるとともに、選局装置Ｓ内で選択された信
号が所定周波数のＦＭ変調されている第２中間周波信号
に変換される。この第２中間周波信号は、ＦＭ復調回路
７によって復調され、次段の分波回路ｇによって映像信
号と音声信号とに分離され、映像信号は映像回路９に供
給され、また、音声信号は音声復調回路１０を介して音
声回路／／に供給される。
上述の選局装置Ｓの一例として、第２図に示される如く
のＰＬＬ回路を用いた周波数シンセサイザ方式のものが
知られている。同図において、入力端子、ｔａからのＦ
Ｍ変調されている第１中間周波信号は、ＡＧＣ付増幅器
１２で一定レベルにされた後、入力同調用の帯域通過フ
ィルタ１３を介して混合器’／ＩＩに供給されて、例え
ば、／３０ＭＨｚの第２中間周波信号となされ、帯域通
過フィルタ／１を介して出力端子５ｂに導出される。こ
の出力端子！ｒｂには、ＦＭ復調回路７が接続される。
のＰＬＬ回路を用いた周波数シンセサイザ方式のものが
知られている。同図において、入力端子、ｔａからのＦ
Ｍ変調されている第１中間周波信号は、ＡＧＣ付増幅器
１２で一定レベルにされた後、入力同調用の帯域通過フ
ィルタ１３を介して混合器’／ＩＩに供給されて、例え
ば、／３０ＭＨｚの第２中間周波信号となされ、帯域通
過フィルタ／１を介して出力端子５ｂに導出される。こ
の出力端子！ｒｂには、ＦＭ復調回路７が接続される。
混合器／ＩＩにはＶＣＯｌＡの出力が供給され、このＶ
ＣＯｌＡの発振周波数に応じて希望の局の信号が受信さ
れるのであるが、このＶＣＯＩＡの発振周波数の制御が
ＶＣＯ／ｌを含むＰＬＬ回路でなされる。このＰＬＬ回
路において、ＶＣＯｌ乙の出力は、信号の逆流を防ぐバ
ッファ増幅器１７を介してプリスケーラ（前置分周器）
ｌｒに供給され、プリスケーラ／ｇの分周出力がプログ
ラマブル・デイバイダ（可変分周器）／９に供給される
。プログラマブル・デイバイダ１９の分周比は、選局キ
ー装置２０の操作によって変化せしめられる。プログラ
マブル・ディバイダ１９の分周出力が位相比較器２１に
供給されて、水晶発振器２２からの基準周波数信号と比
較され、その比較出力が低周波増幅器２３と低域通過フ
ィルタ゛２ダとを介してＶＣＯ／６にその制御電圧とじ
て加えられ、ＰＬＬ回路が形成される。この低域通過フ
ィルタ２ｑの出力は受信しようとする局の信号に対応す
るものであり、入力同調用の帯域通過フィルタ１３の通
過帯域も、この低域通過フィルタ２ｑの出力で切り換え
られて希望の局の信号のみが通過するようにされている
。これは影像（イメージ）周波数信号等による妨害を防
ぐためである。
ＣＯｌＡの発振周波数に応じて希望の局の信号が受信さ
れるのであるが、このＶＣＯＩＡの発振周波数の制御が
ＶＣＯ／ｌを含むＰＬＬ回路でなされる。このＰＬＬ回
路において、ＶＣＯｌ乙の出力は、信号の逆流を防ぐバ
ッファ増幅器１７を介してプリスケーラ（前置分周器）
ｌｒに供給され、プリスケーラ／ｇの分周出力がプログ
ラマブル・デイバイダ（可変分周器）／９に供給される
。プログラマブル・デイバイダ１９の分周比は、選局キ
ー装置２０の操作によって変化せしめられる。プログラ
マブル・ディバイダ１９の分周出力が位相比較器２１に
供給されて、水晶発振器２２からの基準周波数信号と比
較され、その比較出力が低周波増幅器２３と低域通過フ
ィルタ゛２ダとを介してＶＣＯ／６にその制御電圧とじ
て加えられ、ＰＬＬ回路が形成される。この低域通過フ
ィルタ２ｑの出力は受信しようとする局の信号に対応す
るものであり、入力同調用の帯域通過フィルタ１３の通
過帯域も、この低域通過フィルタ２ｑの出力で切り換え
られて希望の局の信号のみが通過するようにされている
。これは影像（イメージ）周波数信号等による妨害を防
ぐためである。
斯かる構成において、選局キー装置コθからの指令によ
ってプログラマブル・デイバイダ１９の分周比が鰻定さ
れ、その分周出力と基準周波数信号とが同一の周波数と
なるようにＶＣＯｌＡの発振周波数がＰＬＬ回路によっ
て制御されて、所望の選局動作がなされる。
ってプログラマブル・デイバイダ１９の分周比が鰻定さ
れ、その分周出力と基準周波数信号とが同一の周波数と
なるようにＶＣＯｌＡの発振周波数がＰＬＬ回路によっ
て制御されて、所望の選局動作がなされる。
また、ＦＭ復調回路りも、第３図に示されるように、Ｐ
ＬＬ回路によって構成することができる。
ＬＬ回路によって構成することができる。
同図において、７ａで示す入力端子に、例えば、上述の
選局装置ＳからのＦＭ変調されている第２中間周波信号
が入力信号として加えられ、これが位相比較器２夕にお
いてｖＣＯ２乙の出力と比較される。ごの比較出力が映
像増幅器２７と低域通過フィルタ２ｇとを介してＶＣＯ
２Ａに制御電圧こに形成されるＰＬＬ回路がロックされ
ている状態では、ＶＣＯｌＡは、ＦＭ変調されている入
力信号の周波数変動に完全に追随して発振する。つまり
、ＶＣＯｌＡに対する制御電圧を低域通過フィルタ２ｇ
の出力から出力端子？ｂに取り出せば、それは入力ＦＭ
変調信号のベースバンド信号であシ、入力信号のＦＭ復
調出力となる。
選局装置ＳからのＦＭ変調されている第２中間周波信号
が入力信号として加えられ、これが位相比較器２夕にお
いてｖＣＯ２乙の出力と比較される。ごの比較出力が映
像増幅器２７と低域通過フィルタ２ｇとを介してＶＣＯ
２Ａに制御電圧こに形成されるＰＬＬ回路がロックされ
ている状態では、ＶＣＯｌＡは、ＦＭ変調されている入
力信号の周波数変動に完全に追随して発振する。つまり
、ＶＣＯｌＡに対する制御電圧を低域通過フィルタ２ｇ
の出力から出力端子？ｂに取り出せば、それは入力ＦＭ
変調信号のベースバンド信号であシ、入力信号のＦＭ復
調出力となる。
上述の第２図及び第３図の夫々に示される構成を組合わ
せることにより、第１図に示される受信装置の選局装置
夕及びＦＭ復調回路７を夫々ＰＬＬ回路を用いて構成し
たものとすることができる１、しかしながら、斯かる構
成は、混合器／４１を使用して周波数変換をしているの
で影像周波数妨害等の対策をとらなければならず、その
ために回路構成が複雑になり、回路の調整が面倒となる
欠点がある。また、ｖＣＯを選局用とＦＭ復調用に２個
必要とし、回路の複雑化及びコストアップを招くことに
なる欠点もある。
せることにより、第１図に示される受信装置の選局装置
夕及びＦＭ復調回路７を夫々ＰＬＬ回路を用いて構成し
たものとすることができる１、しかしながら、斯かる構
成は、混合器／４１を使用して周波数変換をしているの
で影像周波数妨害等の対策をとらなければならず、その
ために回路構成が複雑になり、回路の調整が面倒となる
欠点がある。また、ｖＣＯを選局用とＦＭ復調用に２個
必要とし、回路の複雑化及びコストアップを招くことに
なる欠点もある。
そこでこの発明は、これらの欠点を除去せんとするもの
で、混合器を使用せず、また１個のｖＣＯを備えるだけ
で済む、選局回路部及びＦＭ復調回路部をＰＬＬ回路を
用いて構成した受信装置を提供するものである。
で、混合器を使用せず、また１個のｖＣＯを備えるだけ
で済む、選局回路部及びＦＭ復調回路部をＰＬＬ回路を
用いて構成した受信装置を提供するものである。
以下、この発明を上述の如くのＳＨＦ帯を用いた衛星放
送信号受信用の受信装置に適用した一実施例について第
を図を参照して説明する。同図において、ｔａ’で示す
入力端子に第１図に示される屋外ユニットｔのダウ／コ
ン六−タグからのＦＭ変調されているＵＨＦ帯の第１中
間周波信号が供給され、ＡＧＣ付増幅器コ９を介してＵ
ＨＦＨＦ相位相比較器３０給され、ｖＣＯ３３の出力と
位相比較される。この位相比較器３０よりの比較出力が
映像増幅器３１及び低域通過フィルタ３２を介してＶＣ
Ｏ，？、、？に制御電圧として加えられ、ＦＭ復調用Ｐ
ＬＬ回路が形成されるとともに、低域通過フィルタ３２
の出力がＦＭ復調出力として出力端子？ｂに取り出され
る。ここで、第１中間周波信号は、例えば、ｏ、９〜ｔ
、 ７ＧＨｚの範囲に含まれる周波数の信号を夫々キ
ャリアとするＦＭ変調信号であって、後述する選局用Ｐ
ＬＬ回路で制御された結果のＶＣＯ３３の所定の発振周
波数においてのＦＭ復調動作が行なわれる。
送信号受信用の受信装置に適用した一実施例について第
を図を参照して説明する。同図において、ｔａ’で示す
入力端子に第１図に示される屋外ユニットｔのダウ／コ
ン六−タグからのＦＭ変調されているＵＨＦ帯の第１中
間周波信号が供給され、ＡＧＣ付増幅器コ９を介してＵ
ＨＦＨＦ相位相比較器３０給され、ｖＣＯ３３の出力と
位相比較される。この位相比較器３０よりの比較出力が
映像増幅器３１及び低域通過フィルタ３２を介してＶＣ
Ｏ，？、、？に制御電圧として加えられ、ＦＭ復調用Ｐ
ＬＬ回路が形成されるとともに、低域通過フィルタ３２
の出力がＦＭ復調出力として出力端子？ｂに取り出され
る。ここで、第１中間周波信号は、例えば、ｏ、９〜ｔ
、 ７ＧＨｚの範囲に含まれる周波数の信号を夫々キ
ャリアとするＦＭ変調信号であって、後述する選局用Ｐ
ＬＬ回路で制御された結果のＶＣＯ３３の所定の発振周
波数においてのＦＭ復調動作が行なわれる。
ＶＣＯ３３の出力は、さらに、バッファ増幅器３弘を介
した後、プリスケーラ３５及びプログツプル・ディバイ
ダ３Ａで分周されて低周波位相比較器３７に供給され、
別途この位相比較器３りに供給される水晶発振器３？か
らの基準周波数信号と位相比較される。そして、この位
相比較器３りよりの比較出力が低周波増幅器ｌＩｏ及び
低域通過フィルタｔＩ／を介してｖｃｏ３３に制御電圧
として加えられ、選局用ＰＬＬ回路が形成される。ここ
で、プログラマブル・ディバイダ３６は、選局キー装置
３ｇによってその分周比が受信を希望する局の信号に応
じたものとされ、ｖｃｏ３３の発振周波数が受信を希望
する局の信号に対応した所定のものとなるよう制御され
る。そして、この所定の発振周波数をもって、受信を希
望する局の信号のＦＭ復調動作が上述のＦＭ復調用ＰＬ
Ｌ回路でなされるのである。
した後、プリスケーラ３５及びプログツプル・ディバイ
ダ３Ａで分周されて低周波位相比較器３７に供給され、
別途この位相比較器３りに供給される水晶発振器３？か
らの基準周波数信号と位相比較される。そして、この位
相比較器３りよりの比較出力が低周波増幅器ｌＩｏ及び
低域通過フィルタｔＩ／を介してｖｃｏ３３に制御電圧
として加えられ、選局用ＰＬＬ回路が形成される。ここ
で、プログラマブル・ディバイダ３６は、選局キー装置
３ｇによってその分周比が受信を希望する局の信号に応
じたものとされ、ｖｃｏ３３の発振周波数が受信を希望
する局の信号に対応した所定のものとなるよう制御され
る。そして、この所定の発振周波数をもって、受信を希
望する局の信号のＦＭ復調動作が上述のＦＭ復調用ＰＬ
Ｌ回路でなされるのである。
このように、ＦＭ復調用のＰＬＬ回路と選局用ＰＬＬ回
路とでＶＣＯ３３を共通に用いているので、ＶＣＯ３３
に対しては双方のＰＩ、Ｉ、回路における制御電圧が加
えられるが、例えば、このｖＣ０３３０周波数制御素子
である可変容量ダイオードのアノードとカソードとに上
述の２つの制御電圧が夫々加わるようにすれば、直流的
な相互干渉が生じないようにすることができる。また、
プリスケーラ３Ｓ及びプログラマブル・デイバイダ・３
６によって決定されるＶＣＯ，？、？の発振周波数に対
する分周比は、充分大きな値とされており、これによっ
て低域通過フィルタｔＩ／の出力は、ＦＭ復調用ＰＬＬ
回路の入力ＦＭ変調信号、即ち、入力端子ｙａ’からの
第１中間周波信号の周波数偏移に追随したＶＣＯ，？、
？の発振周波数の変化の影響を受けないようにすること
ができる。このようにして、ＶＣＯ，？、？を含んだ２
つのＰＬＬ回路による選局及びＦＭ復調回路は、選局キ
ー装置３Ｓによって指定される受信希望局の信号に対応
した周波数においてＦＭ復調動作を行ない、出力端子７
ｂに所望の復調信号を得ることができる。
路とでＶＣＯ３３を共通に用いているので、ＶＣＯ３３
に対しては双方のＰＩ、Ｉ、回路における制御電圧が加
えられるが、例えば、このｖＣ０３３０周波数制御素子
である可変容量ダイオードのアノードとカソードとに上
述の２つの制御電圧が夫々加わるようにすれば、直流的
な相互干渉が生じないようにすることができる。また、
プリスケーラ３Ｓ及びプログラマブル・デイバイダ・３
６によって決定されるＶＣＯ，？、？の発振周波数に対
する分周比は、充分大きな値とされており、これによっ
て低域通過フィルタｔＩ／の出力は、ＦＭ復調用ＰＬＬ
回路の入力ＦＭ変調信号、即ち、入力端子ｙａ’からの
第１中間周波信号の周波数偏移に追随したＶＣＯ，？、
？の発振周波数の変化の影響を受けないようにすること
ができる。このようにして、ＶＣＯ，？、？を含んだ２
つのＰＬＬ回路による選局及びＦＭ復調回路は、選局キ
ー装置３Ｓによって指定される受信希望局の信号に対応
した周波数においてＦＭ復調動作を行ない、出力端子７
ｂに所望の復調信号を得ることができる。
上述の一実施例の説明から理解されるように、この発明
によれば、例えば、ＳＨＦ帯を用いたＦＭ変調信号を受
信するにあたり、ＵＨＦ帯とされた第１中間周波信号の
段階で、選局動作及びＦＭ復調動作を行なうので、従来
の如く、第１中間周波信号を第２中間周波信号にするた
めの混合器による周波数変換を必要とせず、影像周波数
妨害等の対策を行なわなくて済む。また、選局用のＰＬ
Ｌ回路とＦＭ復調用のＰＬＬ回路とで１個のｖＣＯを共
用することができる。したがってこの発明によれば、部
品点数の減少、回路構成の大幅な簡略化、調整箇所の減
少等々を実現することができる。
によれば、例えば、ＳＨＦ帯を用いたＦＭ変調信号を受
信するにあたり、ＵＨＦ帯とされた第１中間周波信号の
段階で、選局動作及びＦＭ復調動作を行なうので、従来
の如く、第１中間周波信号を第２中間周波信号にするた
めの混合器による周波数変換を必要とせず、影像周波数
妨害等の対策を行なわなくて済む。また、選局用のＰＬ
Ｌ回路とＦＭ復調用のＰＬＬ回路とで１個のｖＣＯを共
用することができる。したがってこの発明によれば、部
品点数の減少、回路構成の大幅な簡略化、調整箇所の減
少等々を実現することができる。
なお、この発明は、ＳＨＦ帯を用いた衛星放送信号受信
用の受信装置に限らず、他のＦＭ変調された信号の受信
装置に対しても適用することができること勿論である。
用の受信装置に限らず、他のＦＭ変調された信号の受信
装置に対しても適用することができること勿論である。
第１図はこの発明を適用し得るＳＨＦ帯を用いた衛星放
送信号受信用の受信装置の全体の構成を示すブロック図
、第２図は従来の受信装置における選局装置の一例を示
すブロック図、第３図は従来の受信装置におけるＦＭ復
調回路の一例を示すブロック図、第９図はこの発明の一
実施例の構成を示すブロック図である。 ／は屋外ユニット、２は屋内ユニット、３はアンテナ、
すはダウンコ／バータ、３０，３７は位相比較器、３２
、ｑ／は低域通過フィルタ、３３はＶＣｏ、３りはプリ
スケーラ、３６はプログラマブル拳デイバイダ、３ｇは
選局キー装置、３９は水晶発振器である。 第１図 第２図
送信号受信用の受信装置の全体の構成を示すブロック図
、第２図は従来の受信装置における選局装置の一例を示
すブロック図、第３図は従来の受信装置におけるＦＭ復
調回路の一例を示すブロック図、第９図はこの発明の一
実施例の構成を示すブロック図である。 ／は屋外ユニット、２は屋内ユニット、３はアンテナ、
すはダウンコ／バータ、３０，３７は位相比較器、３２
、ｑ／は低域通過フィルタ、３３はＶＣｏ、３りはプリ
スケーラ、３６はプログラマブル拳デイバイダ、３ｇは
選局キー装置、３９は水晶発振器である。 第１図 第２図
Claims (1)
- 周波数変調されている受信信号と電圧制御発振器の出力
とが供給される第１の位相比較器を有し、この第１の位
相比較器の出力が低域通過フィルタを介して復調出力と
して取シ出されるとともに、上記電圧制御発振器に制御
電圧として加えられるようにされて成る周波数変調信号
複数用の第１のフェイズ・ロックド・ループ回路と、可
変分周器で分周された上記受信信号と基準周波数信号と
が供給される第２の位相比較器を有し、この第２の位相
比較器の出力が低域通過フィルタを介して上記電圧制御
発振器に制御電圧として加えられるようにされて成る、
上記第１のフェイズ・ロックド・ループ回路と上記電圧
制御発振器を共用する、受信信号選択用の第２の７エイ
ズ・ロックド・ループ回路とを備え、上記第２の位相比
較器の比較動作が上記受信信号の周波数変調による周波
数偏移の影響を受けないように、上記可変分周器の分周
比を充分大に選定した受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11338381A JPS5814632A (ja) | 1981-07-20 | 1981-07-20 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11338381A JPS5814632A (ja) | 1981-07-20 | 1981-07-20 | 受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5814632A true JPS5814632A (ja) | 1983-01-27 |
Family
ID=14610904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11338381A Pending JPS5814632A (ja) | 1981-07-20 | 1981-07-20 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178719A (ja) * | 1984-02-24 | 1985-09-12 | Nippon Telegr & Teleph Corp <Ntt> | 多チヤネル無線受信機 |
-
1981
- 1981-07-20 JP JP11338381A patent/JPS5814632A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178719A (ja) * | 1984-02-24 | 1985-09-12 | Nippon Telegr & Teleph Corp <Ntt> | 多チヤネル無線受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
| US5079525A (en) | Audio-video modulator system on ic chip | |
| JPH11501471A (ja) | 単一の局部発振器を有する広い周波数範囲のテレビジョン・チューナ | |
| JPH09172584A (ja) | Ｓｉｆ信号処理回路 | |
| EP0066430A2 (en) | Television synchronous receiver | |
| JPS5814632A (ja) | 受信装置 | |
| JPS6221418B2 (ja) | ||
| US6389082B1 (en) | Receiver | |
| JP3052614B2 (ja) | Ｐｌｌ選局装置 | |
| JP2699717B2 (ja) | ダブルコンバージョン受信機用選局装置 | |
| JP2809441B2 (ja) | 衛星放送受信機 | |
| JPH0328624Y2 (ja) | ||
| JPS6136426B2 (ja) | ||
| JPH0514569Y2 (ja) | ||
| JPH0314812Y2 (ja) | ||
| JPH036070Y2 (ja) | ||
| JPH0681066B2 (ja) | 受信装置 | |
| JP2880223B2 (ja) | テレビジョン受信機 | |
| JPS63228818A (ja) | 自動周波数制御回路 | |
| JPS5825730A (ja) | ス−パヘテロダイン回路の構成 | |
| JPS5871736A (ja) | 受信機 | |
| JPH0246129Y2 (ja) | ||
| JPH0722846A (ja) | 周波数変換器 | |
| JPS6136427B2 (ja) | ||
| JPS6363136B2 (ja) |